KR100375801B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100375801B1
KR100375801B1 KR10-2000-0013691A KR20000013691A KR100375801B1 KR 100375801 B1 KR100375801 B1 KR 100375801B1 KR 20000013691 A KR20000013691 A KR 20000013691A KR 100375801 B1 KR100375801 B1 KR 100375801B1
Authority
KR
South Korea
Prior art keywords
fuse
laser
substrate
wavelength
semiconductor device
Prior art date
Application number
KR10-2000-0013691A
Other languages
English (en)
Other versions
KR20000076900A (ko
Inventor
이케가미히로시
사사키게이이치
하야사카노부오
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000076900A publication Critical patent/KR20000076900A/ko
Application granted granted Critical
Publication of KR100375801B1 publication Critical patent/KR100375801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 Si 기판과 인접 영역에 대하여 손상을 주지 않고 상층 배선 영역에 형성된 리던던시 휴즈(redundancy fuse)를 절단할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
Si 기판상의 층간 절연막 중에 형성된 하층 배선과 이 하층 배선의 상층에 비아 금속(via metal)을 통해 접속된 Al과 Cu 등의 상층 금속 배선을 구비하는 반도체 장치에 있어서, 상층 금속 배선과 동일한 배선층에 상기 리던던시 휴즈를 형성한다.
파장이 1000∼1100 nm 이고, 빔 직경이 D인 레이저를 조사하여 휴즈를 절단할 때, 휴즈의 막두께 T 및 폭 W가 T ≤(-0.15(D + 2σ) + 0.46) exp(2W)(여기서, σ는 레이저 중심과 휴즈 중심의 맞춤 정밀도)의 조건을 만족시키도록 설계되어 있으면, Si 기판과 인접 영역에 대하여 손상을 주지 않고 상층 금속 배선과 동일한 배선층에 형성된 휴즈를 절단할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 리던던시 기술에 관한 것으로써, 특히 레이저 수리(laser repair)용 휴즈를 구비하는 반도체 장치에 관한 것이다.
반도체 칩에 탑재되는 소자 수가 증대함에 따라, 불량이 발생되는 셀 엘레먼트를 예비 엘레먼트(spair elements)로 대체함으로써 불량 칩을 구제하는 리던던시 기술을 이용한 반도체 장치가 있다.
예비 엘레먼트로 교체하는 기술에는 그 회로의 점유 면적이 작고, 설계 자유도가 비교적 큰 레이저에 의한 휴즈 절단 방법이 이용되고 있다.
현재, 리던던시 기술에 이용되는 휴즈는 레이저에 의한 절단을 용이하게 하기 위해서 휴즈 막두께가 얇아지는 하층 배선층(lower wiring layer)에 형성되어 있다. 그러나, 다음에 나타낸 바와 같이 상층 배선층(upper wiring layer)에 휴즈를 형성하는 것이 요구되고 있다.
도 1a 및 도 1b는 각각 하층 배선층 및 상층 배선층을 이용하여 휴즈를 절단하는 경우의 휴즈 점유 면적의 상호 관계를 나타내고 있다. 도 1a 및 도 1b에 있어서, 도면 번호 81은 Si 기판, 82는 층간 절연막, 83은 하층 배선, 84는 하층 배선층과 동층에 형성된 휴즈, 85는 상층 배선, 86은 상층 배선층과 동층에 형성된 휴즈를 나타낸다.
도 1a 및 도 1b에 나타낸 바와 같이, 하층 배선(83)과 동층에 휴즈(84)를 형성하면 상층 배선(85)과 동층에 형성한 휴즈(86)의 경우와 비교하여 휴즈(84)의 상부층에 다른 배선을 형성하는 영역이 현저하게 제한되는 것을 알 수 있다.
그러나, 현재의 하층 배선층의 막두께는 약 300 nm 이하인 것에 대하여 상층 배선층의 막두께는 400 nm 내지 1600 nm이며, 상층 배선층에 휴즈를 형성하기 위해서는 이러한 두꺼운 막의 휴즈를 절단할 필요가 생긴다. 휴즈의 후막화(厚膜化)는 휴즈를 절단하는데 필요한 레이저 에너지를 현저하게 증대시켜, Si 기판과 인접하는 휴즈 등을 절단하는 휴즈 이외의 영역에 조사 손상이 증대하는 문제점이 있었다.
또한, 반도체 장치의 미세화 및 고집적화에 따라 휴즈의 미세화도 진행되고 있다. 미세 휴즈에 대응하기 위해서는 단파장의 레이저를 이용하여 레이저 빔의 조절 한계(focusing limit)를 향상시킬 필요가 있다.
그러나, FIG. 2에 나타낸 바와 같이, Si 기판에 대한 레이저 빔의 흡수 계수는 파장이 약 1100 nm 이하의 영역에서 현저하게 증대한다. 즉, 빔 직경의 축소에 따른 단파장화는 휴즈 하부의 Si 기판에 레이저를 조사함으로써 쉽게 손상될 수 있다.
이와 같이, 레이저 파장의 단파장화는 빔 직경의 조절 한계를 향상시키는 장점을 발생시키는 한편, Si 기판에 조사 손상을 주는 임계치 에너지(threshold energy)를 저하시키는 단점을 낳는다. 이들의 장단점을 잘 고려하여, 휴즈를 두꺼운 막 금속층에 형성하기 위하여 가장 적합한 레이저 파장 및 빔 직경에 대하여 휴즈를 설계할 필요가 있으나, 현재 이들의 해법을 찾지 못하고 있다.
상술한 바와 같이, 상부의 배선층에 휴즈를 형성함으로써 휴즈를 후막화한다. 휴즈의 후막화는 휴즈를 절단하는데 필요한 레이저 에너지를 현저하게 증대시켜, Si 기판과 인접하는 휴즈 등, 절단하는 휴즈 이외의 영역에 조사 손상이 커지는 문제점이 있었다.
또한, 레이저 파장의 단파장화는 빔 직경의 조절 한계를 향상시키는 장점이 생기는 한편, Si 기판에 조사 손상을 주는 임계치 에너지를 저하시키는 문제점이 있었다.
본 발명의 목적은 리던던시 기술을 이용한 두꺼운 막의 휴즈의 절단, 또는 파장 1100 nm 이하의 레이저를 이용하는 휴즈의 절단이라도 하부의 Si 기판이나, 예컨대, 절단 대상으로 하는 휴즈 이외의 인접하는 휴즈 등 절단하는 휴즈 이외의 영역에 조사 손상을 줄일 수 있는 반도체 장치를 제공하는 것에 있다.
도 1a 및 도 1b는 하층 배선층 및 상층 배선층을 이용하여 휴즈를 절단하는 경우의 휴즈 점유 면적의 상호 관계를 나타내는 도면.
도 2는 Si에 대한 레이저 흡수 계수의 파장 의존성을 나타내는 특성도.
도 3은 본 발명의 일실시예에 관한 반도체 장치의 구성을 나타내는 단면도.
도 4a 및 도 4b는 도 3의 휴즈를 절단할 때의 공정을 나타내는 공정 단면도.
도 5a 및 도 5b는 Si 기판에 대하여 레이저 조사 손상을 발생시키지 않도록 하는데 필요한 레이저 에너지 조건의 파장 의존성을 나타내는 특성도.
도 6a 및 도 6b는 빔 직경이 각각 2.0 ㎛φ및 1.6 ㎛φ이고, 파장이 1000 nm 내지 1100 nm인 레이저를 이용하여 휴즈를 절단 할 때에 Si 기판에 조사 손상이 생기는 레이저 에너지를 나타내는 도면.
도 7은 특정 막두께의 휴즈를 절단할 때에 최소로 필요한 휴즈 폭을 나타내는 도면.
도 8a 및 도 8b는 휴즈를 절단할 때에 필요한 에너지와 Si 기판에 손상을 주는 에너지의 관계를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
81 : Si 기판
82 : 층간 절연막
83 : 하층 배선
84 : 휴즈
85 : 상층 배선
86 : 휴즈
본 발명은 상기 목적을 달성하기 위해서 이하와 같이 구성되어 있다.
즉, 본 발명의 반도체 장치는 파장이 1000 nm 내지 1100 nm 이고, 빔 직경이 D(㎛)인 레이저를 조사함으로써 절단되는 리던던시용의 휴즈가 최하층의 배선층보다 위에 형성되는 반도체 장치에 있어서, 상기 휴즈의 막두께 T(㎛) 및 폭 W(㎛)가,
의 조건을 만족시키는 것을 특징으로 한다. 여기서, σ(㎛)는 레이저의 중심과 휴즈의 중심의 맞춤 정밀도이다.
또한, 본 발명의 반도체 장치는 파장 600 nm 이하, 빔 직경 D의 레이저를 조사함으로써 절단되는 리던던시용 휴즈를 구비하는 반도체 장치에 있어서, 상기 휴즈의 폭 W가,
의 조건을 만족시키는 것을 특징으로 한다.
상기 휴즈의 막두께 T는 400 nm 이상이 좋고,
바람직하게는 상기 휴즈가 최하층의 배선층 이외에 형성되는 것이 좋으며,
더욱 바람직하게는, 상기 휴즈는 반도체 장치의 최상층 또는 최상층보다 1층 아래의 배선층에 형성되는 것이 좋다.
상기 휴즈는 Al 과 Cu 등의 금속 재료로 형성된 배선층과 동일층에 형성되며, 그 금속 재료와 동일 재료로 형성되어 있는 상기 휴즈는 Al과 Cu 등으로 이루어지는 동층의 금속 배선과 동일 재료로 형성되어 있다.
본 발명은 상기 구성에 의해 다음과 같은 작용 및 효과를 갖는다.
파장이 1000㎚ 내지 1100 nm 이고, 빔 직경이 D인 레이저를 이용하여 절단되는 휴즈의 경우, σ를 레이저 중심과 휴즈 중심의 맞춤 정밀도라 하면, 상기 휴즈 막두께 T와 휴즈 폭 W가,
수학식 1
의 조건을 만족시키도록 휴즈를 형성함으로써 Si 기판과 인접하는 휴즈 등의 절단 휴즈 이외의 영역에 조사 손상을 주지 않고 휴즈를 절단하는 것이 가능해진다.
현재, 리던던시용의 레이저 파장은 1000 nm 내지 1400 nm의 적외광이 이용되고 있으나, 파장이 600 nm 이고, 빔 직경이 D인 레이저를 이용하여 절단되는 휴즈의 경우, 상기 휴즈 막두께 T와 휴즈 폭 W가,
수학식 2
의 조건을 만족시키도록 휴즈를 형성함으로써, Si 기판과 인접하는 휴즈 등의 절단하는 휴즈 이외의 영역에 조사 손상을 주지 않고 휴즈를 절단하는 것이 가능해지며, 빔 조절 한계를 향상시켜, 보다 좁은 피치의 휴즈에 대응하는 것이 가능하게 된다.
현재 추세의 휴즈 막두께는 휴즈를 하층에 형성하고 있기 때문에, 약 300 nm 이하이나, 상술한 관계식을 이용함으로써 막두께가 400 nm 이상인 휴즈를 절단하는 것이 가능하게 된다. 휴즈를 상층에 형성함으로써 휴즈의 영역적 제한성(area penalty)을 삭감하는 것이 가능해진다.
또한, 현재 휴즈는 실리콘 다결정(silicon polycrystal)과 텅스텐 실리사이드(tungsten silicide) 등의 재료를 이용한 하층 배선과 동일 재료의 휴즈로 형성되어 있으나, 본 발명에 의하면, Al과 Cu 등으로 구성된 상층의 휴즈를 절단하는 것이 가능하다.
본 발명의 실시예를 이하에 도면을 참조하여 설명한다.
도 3은 본 발명의 제1 실시예에 관한 반도체 장치의 구성을 나타내는 단면도이다. Si 기판(11)상에 형성된 층간 절연막(12) 중에 하층 배선(13)이 형성되어 있다. 상층 배선(13)의 위쪽에 와이어(14)를 통해 Al과 Cu 등의 상층 배선(15)이 형성되어 있다. 상층 배선(15)과 같은 층에 리던던시용 휴즈(16)가 형성되어 있다.
그리고, 파장이 1000 nm∼1100 nm 이고, 빔 직경이 D(㎛)인 레이저를 조사함으로써 휴즈(16)가 절단되는 경우, 휴즈(16)의 막두께 T(㎛) 및 폭 W(㎛)가,
수학식 1
의 조건을 만족시키도록 형성되어 있다. 여기서, σ(㎛)은 레이저 중심과 휴즈 중심의 맞춤 정밀도이다.
또한, 파장이 600 nm 이하이고, 빔 직경이 D인 레이저를 조사함으로써 휴즈(16)가 절단되는 경우, 휴즈(16)의 폭 W가
수학식 2
W ≥D + 2σ
의 조건을 만족시키도록 형성된다.
수학식 1 또는 수학식 2의 조건을 만족시키도록 휴즈(16)를 형성함으로써 레이저의 조사에 의해 휴즈(16)를 절단할 때, Si 기판(11)과 인접하는 휴즈 및 상층 배선(15) 등의 다른 영역이 레이저의 조사에 의해 손상되는 것을 억제할 수 있다.
다음에, 수학식 1 또는 수학식 2의 조건을 만족시킴으로써, 레이저 조사에 의한 손상을 억제할 수 있는 것을 설명한다.
먼저, 휴즈(16)를 레이저 조사에 의해 절단할 때, 절단에 필요한 에너지와 Si 기판(11)의 조사 손상의 관찰을 행했다. 휴즈(16)의 막두께 T는 400 nm 내지 1600 nm 이고, 휴즈(16)의 폭 W는 0.1 ㎛ 내지 1.5 ㎛의 범위로 평가를 행했다.
절단에 이용하는 레이저는 Nd3+YLF 레이저(파장 1047 nm), Nd3+YAG 레이저(파장 1064 nm), Nd3+YAG 제2 고조파(파장 532 nm), Nd3+제3 고조파(파장 355 nm) 및 Nd3+제4 고조파(파장 266 nm)이며, 어느쪽의 레이저도 펄스 폭은 5∼10 nsec이다. 또한, 휴즈의 절단에 이용하는 장치에 있어서, 절단하는 휴즈의 중심과 레이저 중심의 맞춤 정밀도는 ±0.2 ㎛ 이였다.
도 4a 및 도 4b는 도 3의 휴즈를 절단할 때의 공정을 나타내는 공정 단면도이다. 도 4a에 나타낸 바와 같이, 절단 대상인 휴즈(16)의 위쪽의 층간 절연막(12)에 대하여 레이저를 조사한다. 그리고, 도 4b에 나타낸 바와 같이, 레이저 조사에 의한 열에 의해서 휴즈(16)가 절단된다.
또한, 휴즈의 절단시, 절단후의 휴즈(16)의 전기 저항을 측정함으로써 휴즈(16)의 절단에 필요한 레이저 에너지를 구한다. 이때, 절단후의 저항은 초기저항과 비교하여 6항(桁) 이상 상승할 필요가 있는 것으로 하였다. 또한, Si 기판(11)과 인접하는 상층 배선(15) 및 인접하는 휴즈로의 레이저 조사 손상은 단면 구조를 SEM(Scanning Electron Microscope)에 의해서 관찰함으로써 평가하였다.
도 5a 및 도 5b는 Si 기판에 대하여 레이저 조사 손상을 일으키지 않는데 필요한 레이저 에너지 조건의 파장 의존성을 나타내고 있다. 도 5a에 나타내는 바와 같이, 파장 532 nm, 355 nm 및 266 nm의 단파장 레이저를 이용한 경우에는, Si 기판(11)에 도달하는 레이저 에너지를 0.3 J/㎠ 이하로 억제하는 것이 필요하다는 것을 알았다.
또한, 도 5b에 나타낸 바와 같이, 파장 1064 nm 및 파장 1047 nm의 레이저를 이용한 경우에는, 6.5J/㎠ 까지의 레이저를 조사하여도 Si 기판(11)에 레이저 조사 손상이 생기지 않는 것을 알 수 있다. 이상의 결과는 레이저 파장을 단파장화함으로써, Si 기판(11)이 레이저 조사에 의해 쉽게 손상되는 것을 나타내고 있다.
앞서, 도 2를 이용하여 설명한 바와 같이, Si의 레이저 흡수 계수는 파장이 짧아지는데 따라 현저하게 증대한다. 그 값은 1064 nm에서는 600 ㎝-1, 1047 nm에서는 750 ㎝-1, 532 nm에서는 2 ×104㎝-1, 355 nm에서는 8 ×105㎝-1, 266 nm에서는 1.5 ×106㎝-1이 된다. 즉, 각각의 파장에서 Si 속으로 흡수 깊이는 17 ㎛, 14 ㎛, 0.5 ㎛, 12 nm 및 7 nm가 된다.
파장 1047 nm 및 1064 nm의 레이저 조사에 의해서 Si 기판(11)에 조사 할 수 있는 에너지가 파장 532 nm 이하의 경우와 비교해서 충분히 커지는 것은 Si의 흡수깊이가 단파장의 경우보다도 길어져 레이저 에너지가 Si 기판(11) 중에 널리 분포하기 때문이라고 생각된다.
이번에 사용한 레이저의 펄스 폭은 5∼10nsec이므로, 레이저 조사 시간 중의 Si 기판(11)의 열 확산 길이는 약 1 ㎛가 된다. 이에 대하여 파장 600 nm 이하의 레이저의 흡수 깊이는 1 ㎛ 이하가 되며, 열 확산 길이보다도 짧아지는 것을 알 수 있다. 따라서, 파장 600 nm 이하의 조사에서는 근사적으로 레이저 조사 중에는 깊이 약 1 ㎛의 영역에 레이저 에너지가 축적된다고 생각하여도 좋다. 이에 대하여 파장 1000 nm 내지 1100 nm에서는 레이저 흡수 깊이는 10 ㎛ 내지 20 ㎛가 되며, 흡수 깊이가 열 확산 길이와 비교하여 충분히 길어지기 때문에 레이저 흡수 깊이의 영역에 에너지가 축적되게 된다.
이 경우의 Si 기판(11) 중의 온도 분포는 근사적으로 다음 식과 같이 나타낸다.
여기서, β는 에너지의 축적 깊이(1000 nm∼1100 nm : 10∼20 ㎛, 600 nm 이하 : 1.0 ㎛), F는 레이저 에너지 밀도, R은 반사율, z는 Si 표면으로부터의 깊이, Cv는 체적비 열(constant volume specific heat), △T는 상승 온도이다.
수학식 3에서 파장 600 nm 이하의 레이저로 Si 기판(11)에 손상을 주지않는 0.3J/㎠의 레이저 에너지를 조사하면 Si 표면 온도는 약 1000℃까지 상승할 것으로 예상된다. 또한, 파장 1064 nm 및 1047 nm의 레이저 조사로 손상을 주지않는6.5J/㎠의 에너지 밀도에 있어서도, 약 1000℃ 내지 1400℃ 까지 온도가 상승할 것으로 예상된다. Si의 융점은 1410℃이며 어느쪽의 예상 온도도 융점 이하이므로 Si 기판(11)에 손상을 주지않기 위해서는 레이저 조사 직후의 Si 표면 온도를 융점 이하로 할 필요가 있다.
그런데, 이하에 나타낸 바와 같이 Si 기판(11)에 대한 레이저 조사 손상은 파장 600 nm 이하의 레이저와 파장 1000 nm 내지 1100 nm의 레이저를 이용한 경우가 현저하게 다르다. 파장 1000 nm 내지 1100 nm의 레이저를 이용한 경우 및 파장 600 nm 이하의 레이저를 이용한 경우에 있어서, 휴즈의 절단과 Si 기판(11)에의 손상 관계로부터 얻어지는, Si 기판(11)에 손상을 주지않기 위해서 휴즈의 절단에 필요한 조건에 대해서 설명한다.
(1) 파장 1000 nm∼1100 nm의 레이저를 이용한 경우
도 6a 및 도 6b는 빔 직경이 각각 2.0 ㎛Φ및 1.6 ㎛Φ의 파장 1000 nm 내지 1100 nm의 레이저를 이용하여 휴즈를 절단할 때에 Si 기판에 조사 손상이 일어나는 레이저 에너지를 나타내고 있다. 또한, 도 6a 및 6b에는 막두께 400 nm, 800 nm, 1200 nm 및 1600 nm의 휴즈를 절단하는데 필요한 레이저 에너지도 나타내고 있다.
휴즈의 막두께 불균일성이나 레이저 에너지 안정성을 고려하면, 휴즈 절단 에너지에서 Si 기판(11)에 손상을 주는 에너지까지 적어도 10J/㎠ 이상의 차가 없으면 안된다고 알려져 있다. 즉, 빔 직경 2.0 ㎛Φ의 레이저를 이용하여 막두께 400 nm, 800 nm, 1200 nm, 및 1600 nm의 휴즈를 절단하기 위해서는 휴즈 폭을 각각0.75 ㎛, 1.1 ㎛, 1.3 ㎛ 및 1.4 ㎛ 이상으로 할 필요가 있다. 또한, 빔 직경을 1.6 ㎛ 로 한 경우에는 각각 막두께의 휴즈 폭을 0.45 ㎛, 0.75 ㎛, 0.9 ㎛ 및 1.1 ㎛ 이상으로 할 필요가 있다.
도 7은 특정 막두께 T(㎛)의 휴즈를 절단할 때에 최소로 필요한 휴즈 폭을 W(㎛)로 나타내고 있다. 도 7에서 특정 휴즈 막두께에 대한 최소로 필요한 휴즈 폭의 관계는 편대수 플롯(semilogarithmic plot)에서 거의 직선에 가까운 것을 알 수 있다. 이 직선의 기울기는 2이므로 도 7에서 실선은 다음식과 같이 나타낼 수 있다.
여기서, A는 도 7의 절편(intercept)이며, 빔 직경 1.6 ㎛Φ 및 2.0 ㎛Φ이면, 각각 0.16 ㎛ 및 0.1 ㎛가 된다. 또한, 빔 직경 1.8 ㎛Φ이면, A 는 0.13 ㎛가 되는 것을 알 수 있다. 즉, A(㎛)는 빔 직경 D(㎛) 및 맞춤 정밀도σ(㎛)를 이용하여 아래식과 같이 나타낼 수 있다.
수학식 4 및 수학식 5에서 나타내는 휴즈 폭 W와 막두께 T의 관계를 도 7에 실선으로 나타낸다. 이 실선과 실험 결과의 플롯은 ±10%의 범위에서 잘 일치하고 있다. 따라서, 특정 휴즈 막두께 T의 휴즈를 빔 직경 D의 레이저를 이용하여 절단하는 때에는 다음식을 만족시키는 휴즈 폭 W에 설정함으로써 SI 기판(11)에 손상을주지 않고 휴즈를 절단하는 것이 가능하다.
종래의 휴즈의 막두께는 약 300nm 이하인 것에 대하여, 본 제안의 관계식을 이용하면 파장이 1000 nm 내지 1100 nm 인 레이저를 이용하여 휴즈의 대폭적인 후막화가 가능해지는 동시에, Si 기판(11)과 인접하는 상층 배선(15) 및 휴즈로의 레이저 손상을 억제할 수 있다.
(2) 파장 600 nm 이하의 레이저를 이용하는 경우
도 8a 및 도 8b는 파장이 532 nm, 355 nm, 266 nm인 것에 대하여, 각각 빔 직경이 1.0 ㎛Φ이고, 빔 직경이 0.5 ㎛Φ인 레이저를 이용하여 휴즈를 절단하는 경우에, 휴즈를 절단하는데 필요한 에너지와 Si 기판에 손상을 주는 에너지의 관계를 나타내고 있다.
도 8a 및 도 8b에서, 휴즈를 절단하기 위해서는 수 J/㎠ 이상의 레이저 에너지가 필요하다는 것을 알 수 있다. 한편, 도 5a를 이용하여 설명한 바와 같이, 파장이 600 nm 이하인 레이저를 이용하는 경우에는, Si 기판(11)에 도달하는 레이저 에너지를 0.3J/㎠ 이하로 억제할 필요가 있다. 이와 같이, 단파장 영역의 레이저를 이용하면, 휴즈 절단의 에너지가 Si 기판(11)의 손상 에너지에 비해 충분히 커진다.
따라서, Si 기판(11)에 조사 손상을 주지 않고 휴즈를 절단하기 위해서는 레이저 에너지를 절단하는 휴즈에서 완전히 차단할 필요가 생긴다. 즉, 레이저 중심과 휴즈 중심의 맞춤 정밀도를 σ로 하면, 빔 직경 D의 레이저를 이용하기 위해서필요한 휴즈 폭 W는,
W ≥D + 2σ
이 된다. 이번 평가에 이용한 장치의 맞춤 정밀도는 0.2 ㎛이므로 상기 식에서 빔 직경이 1.0 ㎛ 및 0.5 ㎛ 인 레이저를 이용했을 때에 필요한 휴즈 폭은 각각 1.4 ㎛ 및 0.9 ㎛가 된다.
도 8a 및 도 8b의 실험 결과에서도 빔 직경 1.0 ㎛ 및 0.5 ㎛에서는 각각 휴즈 폭이 1.4 ㎛ 및 0.9 ㎛이상으로 Si 기판(11)에 조사 손상을 주는 레이저 에너지가 현저하게 증대하고, 수학식 7의 결과와 매우 잘 일치하고 있는 것을 알 수 있다.
즉, 파장 600 nm 이하의 레이저를 이용하는 경우에는, 수학식 1의 관계를 만족시키도록 휴즈(16)의 폭을 설정함으로써 Si 기판(11)이나 휴즈(16)에 인접하는 영역에 손상을 주는 일 없이 휴즈(16)를 절단하는 것이 가능해진다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 예컨대, 휴즈는 최상층의 배선층에 형성되어 있으나, 최상층에 형성되는 것에 한정되는 것은 아니다. 단, 하층의 배선층에 휴즈를 형성하면, 휴즈의 상부층에 다른 배선을 형성하는 영역이 현저하게 제한되기 때문에, 최상층 또는 최상층에서 1층 아래의 배선층에 형성하는 것이 바람직하다.
그 밖에 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형하여 실시하는 것이 가능하다.
이상 설명한 바와 같이 본 발명에 의하면 두꺼운 막의 리던던시 기술을 이용한 휴즈의 절단, 또는 파장 1100 nm 이하의 레이저를 이용한 휴즈의 절단이라도 하부의 Si 기판과 절단하는 휴즈 이외 등의 절단하는 휴즈 이외의 영역으로의 조사 손상의 절감을 꾀할 수 있다.

Claims (8)

  1. 파장의 범위가 1000 nm 내지 1100 nm 이며 빔 직경이 D인 레이저를 조사함으로써 절단되는 리던던시용 휴즈를 구비하는 반도체 장치에 있어서,
    상기 휴즈의 막두께 T(㎛) 및 폭 W(㎛)가,
    T ≤(- 0.15(D + 2σ) + 0.46) exp (2W)
    (σ(㎛)는 레이저의 중심과 휴즈의 중심의 맞춤 정밀도)의 조건을 만족시키는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 휴즈의 막두께 T가 400 nm ∼ 1600㎚인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 휴즈가 최하층의 배선층 이외의 배선층에 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 휴즈는 금속 재료로 형성된 배선층과 동일층에 형성되고, 그 금속 재료와 동일 재료로 형성되는 것을 특징으로 하는 반도체 장치.
  5. 파장이 600 nm 이하이고, 빔 직경이 D(㎛)인 레이저를 조사함으로써 절단되는 리던던시용 휴즈를 구비하는 반도체 장치에 있어서,
    상기 휴즈 폭인 W(㎛)가,
    W ≥D + 2σ
    (σ(㎛)는 레이저의 중심과 휴즈의 중심의 맞춤 정밀도)의 조건을 만족시키는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 휴즈의 막두께 T가 400 nm ∼ 1600㎚인 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 휴즈가 최하층의 배선층 이외의 배선층에 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 휴즈가 금속 재료로 형성된 배선층과 동일층에 형성되고, 그 금속 재료와 동일 재료로 형성되는 것을 특징으로 하는 반도체 장치.
KR10-2000-0013691A 1999-03-18 2000-03-17 반도체 장치 KR100375801B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07348799A JP3648399B2 (ja) 1999-03-18 1999-03-18 半導体装置
JP99-073487 1999-03-18

Publications (2)

Publication Number Publication Date
KR20000076900A KR20000076900A (ko) 2000-12-26
KR100375801B1 true KR100375801B1 (ko) 2003-03-15

Family

ID=13519698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0013691A KR100375801B1 (ko) 1999-03-18 2000-03-17 반도체 장치

Country Status (5)

Country Link
US (1) US6376894B1 (ko)
EP (1) EP1037278A3 (ko)
JP (1) JP3648399B2 (ko)
KR (1) KR100375801B1 (ko)
TW (1) TW455914B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907911B2 (ja) * 2000-03-30 2007-04-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE10026926C2 (de) * 2000-05-30 2002-06-20 Infineon Technologies Ag Halbleiteranordnung mit optischer Fuse
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4225708B2 (ja) * 2001-06-12 2009-02-18 株式会社東芝 半導体装置
US6664141B1 (en) * 2001-08-10 2003-12-16 Lsi Logic Corporation Method of forming metal fuses in CMOS processes with copper interconnect
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
US7067897B2 (en) * 2002-02-19 2006-06-27 Kabushiki Kaisha Toshiba Semiconductor device
JP4358502B2 (ja) * 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
KR100749972B1 (ko) 2002-03-12 2007-08-16 하마마츠 포토닉스 가부시키가이샤 가공 대상물 절단 방법
EP3252806B1 (en) 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
AU2003220847A1 (en) 2003-03-12 2004-09-30 Hamamatsu Photonics K.K. Laser beam machining method
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
US7521266B2 (en) * 2005-11-16 2009-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Production and packaging control for repaired integrated circuits
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209499A (ja) * 1983-05-11 1984-11-28 Nec Corp レ−ザビ−ムによる金属配線等の切断方法及びその装置
JP3150322B2 (ja) * 1990-05-18 2001-03-26 株式会社日立製作所 レーザによる配線切断加工方法及びレーザ加工装置
US5675174A (en) * 1993-01-06 1997-10-07 Rohm Co., Ltd. Method for using fuse structure in semiconductor device
JPH08321549A (ja) * 1995-05-24 1996-12-03 Matsushita Electron Corp 半導体装置
JPH10163331A (ja) 1996-12-03 1998-06-19 Texas Instr Japan Ltd 半導体デバイス用フューズおよび半導体デバイス
US6057221A (en) * 1997-04-03 2000-05-02 Massachusetts Institute Of Technology Laser-induced cutting of metal interconnect
JPH10328872A (ja) * 1997-06-03 1998-12-15 Nikon Corp レーザ加工装置及びレーザ加工方法
JP3667507B2 (ja) * 1997-10-27 2005-07-06 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6376894B1 (en) 2002-04-23
EP1037278A2 (en) 2000-09-20
KR20000076900A (ko) 2000-12-26
TW455914B (en) 2001-09-21
EP1037278A3 (en) 2004-08-04
JP3648399B2 (ja) 2005-05-18
EP1037278A9 (en) 2004-10-27
JP2000269345A (ja) 2000-09-29

Similar Documents

Publication Publication Date Title
KR100375801B1 (ko) 반도체 장치
US4826785A (en) Metallic fuse with optically absorptive layer
US5329152A (en) Ablative etch resistant coating for laser personalization of integrated circuits
US4935801A (en) Metallic fuse with optically absorptive layer
KR100771723B1 (ko) 전기적 퓨즈 구조물 및 그 형성 방법
US4853758A (en) Laser-blown links
KR100319655B1 (ko) 퓨즈 구조물 및 그 제조방법
US6423582B1 (en) Use of DAR coating to modulate the efficiency of laser fuse blows
US20070173075A1 (en) Laser-based method and system for processing a multi-material device having conductive link structures
US6562674B1 (en) Semiconductor integrated circuit device and method of producing the same
JP3509049B2 (ja) ヒューズ酸化物の厚さが調整されたヒューズ窓
US5641703A (en) Voltage programmable links for integrated circuits
EP0999592B1 (en) Fuse layout for improved fuse blow process window
KR101306685B1 (ko) 집적 회로의 저항 조율을 위해 전자기 복사선에 의해 유도된 규소의 동소체 또는 비정질 변경
TW444303B (en) Semiconductor device with copper fuse section
US6344679B1 (en) Diode with alterable conductivity and method of making same
US5940727A (en) Technique for producing interconnecting conductive links
CN107026145B (zh) 半导体装置
JPS6193643A (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JP2004103960A (ja) ヒューズの切断方法および半導体集積回路装置
Hooper et al. Analysis and comparison of semiconductor materials processed at IR vs. UV laser wavelengths for DRAM yield enhancement applications
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
JP2005150279A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee