JP2005019620A - ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 - Google Patents

ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 Download PDF

Info

Publication number
JP2005019620A
JP2005019620A JP2003181312A JP2003181312A JP2005019620A JP 2005019620 A JP2005019620 A JP 2005019620A JP 2003181312 A JP2003181312 A JP 2003181312A JP 2003181312 A JP2003181312 A JP 2003181312A JP 2005019620 A JP2005019620 A JP 2005019620A
Authority
JP
Japan
Prior art keywords
fuse
semiconductor device
type semiconductor
laser cutting
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003181312A
Other languages
English (en)
Inventor
Yoshifumi Ota
敬文 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003181312A priority Critical patent/JP2005019620A/ja
Publication of JP2005019620A publication Critical patent/JP2005019620A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】レーザカット時の熱影響を受け難い新規なヒューズ型半導体装置及びその製造方法並びにレーザカット方法の提供。
【解決手段】半導体基板10上に凸状体24を設け、その凸状体上にヒューズ20の溶断部22を形成し、そのヒューズ20の凸状体24部分を中心にレーザー光を照射してそのヒューズを溶断する。これによって、その溶断熱が凸状体24で緩衝されて直接半導体基板10側に伝わらなくなるため、レーザーカット時の半導体基板10や他の素子側への熱影響を抑制できる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体メモリやLSI等の半導体装置に係り、特に情報の記憶や回路の切替え等のために利用されるヒューズ型半導体装置及びその製造方法並びにレーザーカット方法に関するものである。
【0002】
【従来の技術】
近年の半導体メモリの高集積化に伴って素子パターンも微細化し、製造工程における欠陥が生じ易くなってきている。このため、従来では、例えば特許文献1等に示すように、正規の記憶素子(回路)に加えて予め救済用の冗長記憶素子(回路)を同一半導体基板上に形成すると共に、同時にこれらを切り替えるヒューズを設け、このヒューズを適宜溶断して欠陥回路を冗長回路に切り替えることで半導体メモリの歩留まりの向上を図っている。
【0003】
また、半導体メモリには、例えば、特許文献2等に示すように、セルの一部にヒューズを入れ、このヒューズを溶断することにより、情報の記録を行うプログラマブルROMが多くの分野で多用されてきている。
一方、特許文献3に示すように、互いに異なる機能を持ったLSIであっても、多くは共通した回路を有し、一部の回路のみが異なっているケースが多い。この場合、それぞれのLSIを別個に製作するよりも予め全ての回路を備えたLSIを作成し、その後で不要となる回路に接続されたヒューズを溶断することで費用を低く抑えるといった方法も採用されている。
【0004】
そして、このように多くの半導体装置に備えられるヒューズは、従来ポリシリコンが用いられてきたが、最近では導電性に優れたAlヒューズが主流となってきており、しかも、そのヒューズカット方法も従来の過電流による溶断から図6に示すように高出力レーザーを用いたレーザーカット方法に替わりつつある。
すなわち、図6は従来のヒューズのレーザーカット方法の一例を示したものであり、半導体基板10上に形成されたAlヒューズ20上を下地酸化膜12と保護膜16で覆うと共に、その保護膜16をエッチングして開口部14を設け、この開口部14からAlヒューズ20の溶断部分22に高出力のレーザー光を照射することでそのAlヒューズ10を加熱溶断するようにしている。
【0005】
他方、従来のように過電流によってヒューズを溶断する方法にあっては、その溶断を確実に行うと共に、他の素子へのその過電流による悪影響を抑制することが重要である。そのため、例えば、以下の特許文献4,5では、基板上に段差を設けると共にその段差上にヒューズを形成し、その段差上でヒューズを局部的に薄くすることで過電流による溶断を容易とすると同時に溶断箇所をコントロールするようにした方法も提案されている。
【0006】
【特許文献1】
特開昭59−154038号公報
【特許文献2】
特開平5−242691号公報
【特許文献3】
特開平8−335674号公報
【特許文献4】
特公昭57−33638号公報
【特許文献5】
特開平5−21604号公報
【0007】
【発明が解決しようとする課題】
ところで、このように開口部14からAlヒューズ20の溶断部分22にレーザー光を照射してそのAlヒューズ10を加熱溶断する方法では、短時間で確実なレーザーカットを実行するためには高出力のレーザー光を使用する必要があるが、そのレーザー光の出力が強すぎると、その熱によりその下部の半導体基板10側や他の素子等に悪影響を及ぼすことがある。
【0008】
特に、近年の多層構造半導体装置のように、そのAlヒューズ10の下層に他の素子が存在しているケースではその熱影響によって歩留まりが低下することも考えられる。
そこで、本発明はこのような課題を有効に解決するために案出されたものであり、その目的は、確実なレーザーカットを達成できると共にそのレーザカット時の熱影響を受け難い新規なヒューズ型半導体装置及びその製造方法並びにレーザカット方法を提供するものである。
【0009】
【課題を解決するための手段】
〔発明1〕
上記課題を解決するために発明1のヒューズ型半導体装置は、
半導体基板上に形成された回路又は素子間の電気的切断を行うためのヒューズを備えたヒューズ型半導体装置において、
上記ヒューズの溶断部にレーザーカット用の開口部が形成されると共に、その開口部底部の半導体基板上に凸状体が形成されてその凸状体上に上記ヒューズの溶断部が形成されていることを特徴とするものである。
【0010】
これによって、その凸状体上のヒューズの溶断部を狙ってレーザー光を照射すれば、その溶断熱が凸状体で緩衝されて直接半導体基板側に伝わらなくなるため、レーザーカット時の半導体基板や他の素子側への熱影響を抑制することができる。また、このように凸状体上にヒューズを形成すれば、その部分でヒューズの厚さが局部的に薄くなるため、低出力レーザーでも確実にレーザカットを行うことが可能となる。
【0011】
〔発明2〕
発明2のヒューズ型半導体装置は、
発明1に記載のヒューズ型半導体装置において、上記凸状体が上記ヒューズの溶断部の長手方向に複数設けられていることを特徴とするものである。
これによって、発明1の効果に加え、レーザーカット可能な箇所が増えるため、より簡単にレーザカットを行うことができる。
【0012】
〔発明3〕
発明3のヒューズ型半導体装置は、
発明1又は2に記載のヒューズ型半導体装置において、上記凸状体が、断熱性の部材から形成されていることを特徴とするものである。
これによって、より効果的に溶断熱を遮断することができるため、レーザーカット時の半導体基板や他の素子側への熱影響を確実に抑制することができる。
【0013】
〔発明4〕
発明4のヒューズ型半導体装置のレーザーカット方法は、
発明1〜3のいずれかに記載のヒューズ型半導体装置のレーザーカット方法において、
上記ヒューズの凸状体部分を中心にその開口部からレーザー光を照射してそのヒューズを溶断するようにしたことを特徴とするものである。
【0014】
これによって、発明1と同様にその溶断熱が凸状体で緩衝されて直接半導体基板側に伝わらなくなるため、レーザーカット時の半導体基板や他の素子側への熱影響を抑制することができ、また、その部分でヒューズの厚さが局部的に薄くなるため、低出力レーザーでも確実にレーザカットを行うことが可能となる。
〔発明5〕
発明1〜3のいずれかに記載のヒューズ型半導体装置の製造方法において、
半導体基板上に、回路又は素子間の電気的切断を行うためのヒューズを形成するに際して、予めそのヒューズの溶断部が位置する部分に凸状体を設けてからその凸状体上にヒューズの溶断部をパターン形成した後、そのヒューズ上を保護膜で覆い、その後、そのヒューズの溶断部上の保護膜をエッチングしてレーザーカット用の開口部を形成するようにしたことを特徴とするものである。
【0015】
これによって、レーザー光がヒューズに確実に到達すると共に、発明1と同様にその溶断熱が凸状体で緩衝されて直接半導体基板側に伝わらなくなるため、半導体基板や他の素子側への熱影響を抑制することができ、また、低出力レーザーでも確実にレーザカットを行うことが可能となる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照しながら詳述する。
図1は本発明に係るヒューズ型半導体装置の実施の一形態を示す拡大断面図、図2はその平面図である。
図中10は半導体基板であり、その半導体基板10上には絶縁膜12aを介してヒューズ20が設けられており、さらにそのヒューズ20上は、SiO等からなる厚さ2000Å〜5000Å程度の下地保護膜12bと、SiN等からなる厚さ1.0〜2.0μm程度の保護膜16によって覆われている。
【0017】
また、このヒューズ20の溶断部(ヒューズカット部)22上には、この保護膜16が局所的に除去された開口部14が形成されており、その溶断部の位置を示すと共に、その上部からレーザーカット用のレーザー光が到達され易いようになっている。
そして、本発明のヒューズ型半導体装置にあっては、このヒューズ20の溶断部22の下部である半導体基板10上にブロック状の凸状体24が設けられている。そのため、この溶断部22は矩形状に盛り上がった状態となっていると共に、図示するようにその凸状体24の角部に位置するヒューズ20の肉厚が局所的に薄くなった状態となっている。
【0018】
従って、このように矩形状に盛り上がった状態となっている溶断部22に対して図示するようにその開口部14からレーザー光を照射すると、その熱によってその溶断部22でヒューズ20がレーザーカット(溶断)されることになるが、この時、溶断時に生じた熱はその下部の凸状体24で緩和されて半導体基板10側へ伝達することになる。
【0019】
これによって、従来のように直接半導体基板10側へ伝熱することがなくなるため、半導体基板10やその近傍の素子等への熱影響を効果的に抑制することができる。
また、このヒューズ20はAlやCu等の導電性金属からなっており、熱伝導性にも優れていることから、ヒューズ20の薄くなっている部分、すなわち、溶断しやすい部分に対して正確にレーザーを照射しなくとも確実にその部分でレーザーカットを行うことが可能となる。
【0020】
また、このことは低いレーザー出力であっても確実に溶断することが可能となるため、さらなる熱影響の低減を図ることも可能となる。
ここで凸状体の材料としては特に限定されるものではないが、半導体基板と相性が良く、かつ耐熱性、断熱性にも優れたもの、例えばポリシリコン等を用いることが望ましい。
【0021】
尚、このような本発明のヒューズ型半導体装置は、特に特別な製造方法を用いなくとも従来公知の製造方法によって容易に製造することができる。
例えば、図1に示すように、先ず、半導体基板10の表面をエッチング等して凸状体24を形成した後、高密度プラズマCVD法等によってその上にSiO等の絶縁膜12aを成膜すると共に、その絶縁膜12a上にスパッタ及びドライエッチング等によってヒューズ10をパターン形成し、その後、その上に同じく高密度プラズマCVD等によってSiO等を堆積させて下地酸化膜12bを成膜する。
【0022】
次に、このようにして下地酸化膜12bが所定厚さ成膜されたなら、その上に同じく高密度プラズマCVD等によってSiNを堆積させて厚さ1.0μm〜2.0μmの保護膜16を成膜する。
その後、この保護膜16上に、ヒューズ20の溶断部22上が部分的に露出するようにマスクしてからドライエッチングを施してその露出した部分の保護用窒化膜12を除去することでレーザー照射用の開口部14を形成することで完成することになる。
【0023】
尚、エッチングに際しては、下地酸化膜12bは除去せずに残しておくことが肝要である。すなわち、このヒューズ20は、その全てがヒューズカットされるわけではなく、その一部あるいは大部分はそのまま素子間又は回路間を連結する導電路として利用されることから、そのまま剥き出しの状態であると腐食してしまうからである。
【0024】
また、本実施の形態では、そのヒューズ20の溶断部22に対して一つの凸状体24を設けた例で説明したが、図3及び図4に示すように、その溶断部22の長手方向に沿って複数設ければ、レーザーカット可能な箇所が増えるため、より簡単にレーザカットを行うことができる。また、図5に示すようにこの凸状体24を平面リング状に形成すれば、縦横あるいは斜めに延びるヒューズ20の溶断部に対しても的確に対応することが可能となる。
【図面の簡単な説明】
【図1】本発明のヒューズ型半導体装置の実施の一形態を示す拡大断面図。
【図2】図1に示すヒューズ型半導体装置の平面図。
【図3】本発明のヒューズ型半導体装置の他の実施の形態を示す拡大断面図。
【図4】図3に示すヒューズ型半導体装置の平面図。
【図5】本発明のヒューズ型半導体装置の他の実施の形態を示す拡大平面図。
【図6】従来のヒューズ型半導体装置に対するレーザカットを示す拡大断面図。
【符号の説明】
10…半導体基板、12a…絶縁膜、12b…下地保護膜、14…開口部、16…保護膜、20…ヒューズ、22…溶断部、24…凸状体。

Claims (5)

  1. 半導体基板上に形成された回路又は素子間の電気的切断を行うためのヒューズを備えたヒューズ型半導体装置において、
    上記ヒューズの溶断部にレーザーカット用の開口部が形成されると共に、その開口部底部の半導体基板上に凸状体が形成されてその凸状体上に上記ヒューズの溶断部が形成されていることを特徴とするヒューズ型半導体装置。
  2. 請求項1に記載のヒューズ型半導体装置において、
    上記凸状体が上記ヒューズの溶断部の長手方向に複数設けられていることを特徴とするヒューズ型半導体装置。
  3. 請求項1又は2に記載のヒューズ型半導体装置において、
    上記凸状体が、断熱性の部材から形成されていることを特徴とするヒューズ型半導体装置。
  4. 請求項1〜3のいずれかに記載のヒューズ型半導体装置のレーザーカット方法において、
    上記ヒューズの凸状体部分を中心にその開口部からレーザー光を照射してそのヒューズを溶断するようにしたことを特徴とするヒューズ型半導体装置のレーザーカット方法。
  5. 請求項1〜3のいずれかに記載のヒューズ型半導体装置の製造方法において、
    半導体基板上に、回路又は素子間の電気的切断を行うためのヒューズを形成するに際して、予めそのヒューズの溶断部が位置する部分に段差を形成してからその段差上にヒューズの溶断部をパターン形成した後、そのヒューズ上を保護膜で覆い、その後、そのヒューズの溶断部上の保護膜をエッチングしてレーザーカット用の開口部を形成するようにしたことを特徴とするヒューズ型半導体装置の製造方法。
JP2003181312A 2003-06-25 2003-06-25 ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 Withdrawn JP2005019620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003181312A JP2005019620A (ja) 2003-06-25 2003-06-25 ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003181312A JP2005019620A (ja) 2003-06-25 2003-06-25 ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法

Publications (1)

Publication Number Publication Date
JP2005019620A true JP2005019620A (ja) 2005-01-20

Family

ID=34182059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003181312A Withdrawn JP2005019620A (ja) 2003-06-25 2003-06-25 ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法

Country Status (1)

Country Link
JP (1) JP2005019620A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US9754877B2 (en) 2015-08-26 2017-09-05 Renesas Electronics Corporation Semiconductor device
US10181440B2 (en) 2015-08-26 2019-01-15 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
EP0303396A1 (en) Improved laser-blown links
EP0083211B1 (en) Semiconductor device with fuse
US7911025B2 (en) Fuse/anti-fuse structure and methods of making and programming same
KR20000052634A (ko) 퓨즈 구조물 및 그 제조방법
EP0720230A2 (en) Fuse structure for an integrated circuit device
JP2006514786A (ja) マイクロヒューズ
JP3774405B2 (ja) 半導体構造のためのヒューズ
KR100297222B1 (ko) 반도체장치및그제조방법
EP1032040A2 (en) Metal wire fuse structure with cavity
US6597013B2 (en) Low current blow trim fuse
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
KR20100044571A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR100299755B1 (ko) 반도체 소자의 리페어용 퓨즈 및 그 형성방법
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
JP2007311372A (ja) 半導体装置及びその製造方法
JP6636823B2 (ja) 半導体装置およびヒューズ切断方法
TWI714713B (zh) 半導體裝置
JP2008047880A (ja) 半導体素子のヒューズボックス及びその形成方法
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
US9196527B2 (en) Fuse structure for high integrated semiconductor device
KR100563513B1 (ko) 레이저 절단 퓨즈용 보호층
JP2004111420A (ja) 半導体装置の製造方法
JP2004335612A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905