JP3774405B2 - 半導体構造のためのヒューズ - Google Patents
半導体構造のためのヒューズ Download PDFInfo
- Publication number
- JP3774405B2 JP3774405B2 JP2001502164A JP2001502164A JP3774405B2 JP 3774405 B2 JP3774405 B2 JP 3774405B2 JP 2001502164 A JP2001502164 A JP 2001502164A JP 2001502164 A JP2001502164 A JP 2001502164A JP 3774405 B2 JP3774405 B2 JP 3774405B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating layer
- fuse
- main surface
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000000034 method Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000015654 memory Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009469 supplementation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
本発明は、互いに実質的に平行に広がる２つの主表面を有する半導体本体を含む半導体構造のためのヒューズに関する。
【０００２】
ヒューズの使用は半導体構造において知られており、特に、半導体メモリにおいて重要性が高まっている。ヒューズは、個々のエレメント（例えば、メモリセルまたはワード線等）が故障した場合に、対応する差換えエレメント、すなわち冗長エレメントに接続するように働く。例えば、半導体メモリのテストの最中にワード線に欠陥が見付かった場合、ヒューズの切断または点火によって、冗長ワード線は欠陥のあるワード線に替わって駆動される。例えば、チップオプションもまた、ヒューズを介して切り替えられ得る。
【０００３】
現在、ヒューズの切断には異なった２つの方法があり、１つ目の方法では、ヒューズはレーザビームの作用により切断され、そのようなタイプはレーザヒューズと呼ばれている。２つ目の方法では、ヒューズは温度上昇の結果として電気的に破壊されることにより切断され、これは本明細書中で電気ヒューズまたはＥ−ヒューズと呼ばれる。
【０００４】
２つの方法のヒューズに共通することは、ヒューズが平面状につくられるのみであることである（例えば、ＵＳ ５ ６６３ ５９０とＵＳ ５ ７３１ ６２４とを参照）。このことは、ヒューズの接点が、半導体構造（すなわち、例えば半導体メモリ）の半導体本体の主表面に実質的に平行に広がる１つの平面に横たわっていること意味する。そのような構造は、概略的に図６に示され、図６は、例えば高濃度にドーピングされたシリコンからなる導電領域３上にそれぞれ配置される第１接点１および第２接点を示す。これらの領域３は、領域３の間の電気的な接続を示すヒューズ４を介して互いに導電的に接続される。このヒューズ４は、例えば、ドーピングされた多結晶シリコンからなり得、または金属からもなり得る。ヒューズ４そのものは、精密に形成され、数μｍから１μｍより短いオーダーの幅を有する。
【０００５】
電流が特定の限度を越えて接点１および２の間を流れた場合、ヒューズ４は、電流の流れにより生じるジュール熱によって破壊される。これは、ヒューズが切断されることを意味する。プログラムされた電圧は、ここでは、チップの動作電圧よりも大きい。プログラムされた電圧のレベルは、他の事項と共に、ヒューズの幅に依存する。
【０００６】
もちろん、ヒューズ４はまた、レーザビームの作用によって切断され得、レーザビームはヒューズ４が半導体構造の表面上に位置する場合にとくに好都合である。
【０００７】
図６からすぐに分かるように、ヒューズは関連する接点１、２とともに、半導体チップ上のわずかではない領域を必要とする。半導体構造の小型化において、このヒューズに必要な領域は邪魔である。これは、複数のヒューズが必要であるということから、半導体メモリにおいて特にあてはまる。
【０００８】
従って、本発明は、プログラミング電圧を低く保つことを可能にし、ヒューズの直径を１μｍよりずっと小さい値にセットされることを可能にするための、必要最小限の領域を特徴とする半導体構造のためのヒューズを提供することを目的とし、さらに、そのようなヒューズの製造方法を提供することを目的とする。
【０００９】
本発明によれば、この目的は、互いに実質的に平行に広がる２つの主表面を有する半導体本体を含む半導体構造のためのヒューズにおいて、２つの主表面の間に向かって延び、半導体本体内のくぼんだスペースに組み込まれたヒューズによって解決される。
【００１０】
従って、全ての既存のヒューズと異なり、本発明におけるヒューズは、図６における平面構造のように配置されない。本発明におけるヒューズは、むしろ、半導体構造の２つの主平面の間に「垂直」方向に提供される。このことだけでも、有用な領域の節約が達成され、ヒューズを有する半導体構造のための実質的に改良されたパッケージング密度が達成され得る。また、ヒューズの直径を容易に１μｍよりはるかに小さく設定でき、これは低いプログラミング電圧を導くことができる。
【００１１】
くぼんだスペースにヒューズを入れることは、今までの平面ヒューズにおいて大きなコストおよびスペースを必要とすることで達成されるのみであり得たさらなる有利な効果（ヒューズが溶解により破壊された場合、蒸気がくぼんだスペースに安全に入れられるために、蒸発した材料による望ましくない短絡回路が生じ得えない）を有する。従って、平面ヒューズが破壊された場合に生じ得る短絡回路を避けるために必要な特別の対策が必要ない。このような平面ヒューズのための対策は、隣接する他のエレメントまたは他のヒューズから、定められた最小の距離を維持すること、またはヒューズ周囲に保護リングを提供することを含む。
【００１２】
本発明におけるヒューズの製造方法は、特に、以下の方法ステップを特徴とする。
【００１３】
例えば窒化シリコンからなる選択的にエッチングされ得る絶縁層が、例えばシリコンからなる半導体基板上に堆積されるステップと、
絶縁層と半導体基板は、次に、異方性に構成され、列状の半導体層が構成後に残る絶縁層下に形成されるステップと、
列状の半導体層は、次に、等方性オーバーエッチングされるステップ（ヒューズの幅および電気特性が、このステップにおいて問題なく設定される）と、
例えば二酸化シリコンからなる誘電体が、気相成長法によって残っている構造に異方性に提供され、それによりくぼんだ領域が形成されるステップ。
【００１４】
この方法で形成されたヒューズは、次に通常の方法で接触され、金属化され、次に不動態化される。接触のために、埋込み層接触が用いられ、これはパッキング密度のさらなる改良に貢献する。
【００１５】
ヒューズそのものは、ドーピングされたまたはドーピングされていないシリコンから有利になる。ヒューズは、数μｍまでの長さと、約０．１から約０．５μｍの直径を有し得る。
【００１６】
半導体本体の端部面において、既に上述したように、ヒューズは例えば埋込み層と接触し、その反対の端部は半導体本体の主表面に近接して配置され、例えばタングステンからなる金属接点が、対応する接触拡散（ｋｏｎｔａｋｔｄｉｆｆｕｓｉｏｎ）とともに提供され得る。そのようなタングステン接点は、次に、例えばアルミニウム、タングステンまたは多結晶シリコンからなる導電体トラックと接続され得る。
【００１７】
本発明は、ここから図面を参照してより詳細に説明される。
【００１８】
図６は最初に既に説明されている。図面で用いられる同じ参照符号は、同様の構成要素を示す。
【００１９】
図１は、シリコンからなるヒューズを示す。ヒューズは、約１〜約２μｍの長さを有し、最も細い位置の直径が約０．１〜約０．２μｍであり、例えばタングステンからなる接点５と半導体本体７内の埋込み層６との間に延びる。ヒューズ４は、ここでは、くぼんだスペース８に配置され、くぼんだスペース８は例えば二酸化シリコンからなる絶縁層９によって囲まれる。アルミニウム、タングステンまたは多結晶シリコンからなる導電体トラック１０はタングステン接点５へ広がっている。
【００２０】
言及された材料以外にも、他の好ましい材料またはそれらの組み合わせもまた用いられ得ることは言うまでもない。従って、例えば、絶縁層９はまた、窒化シリコンから構成され得、または二酸化シリコンおよび窒化シリコンの個別のフィルムから構成され得る。
【００２１】
図１に示すヒューズの製造において、開始時点では、例えば窒化シリコンからなる層上に、半導体基板について選択的にエッチングされ得る例えばシリコンからなる半導体基板が提供される。窒化シリコン層は、シリコン基板の一部のみに窒化シリコン層１１が残るように構成され、次にその一部にヒューズが形成される。エッチングステップが次に続いて、窒化シリコン層１１によってカバーされていないシリコン基板を決められた深さまで掘り下げるように除去する。従って、図２に示す構造が形成され、窒化シリコン層１１はここでは、例えば平面図では丸く、図１の表記を用いて実際の半導体本体７および列形状半導体領域１２から構成される半導体層をカバーし、列形状に形成される。この列形状半導体領域１２は、続くヒューズの基本構造を形成する。
【００２２】
図２の半導体構造は、好適には、窒化シリコン層１１と半導体基板とを異方性に構成することにより形成される。この方法において、窒化シリコン層はマーキングとして用いられ得る。
【００２３】
等方性オーバーエッチングが次に続き、 半導体領域１２が選択的に「薄く」形成される。これは、残っている半導体領域１３の断面積がこのステップで設定されることを意味する。言いかえれば、等方性オーバーエッチングは、結果的にこの方法に起因するヒューズ４の望ましい電気特性の容易な決定を可能にする。
【００２４】
例えば二酸化シリコン層９からなる誘電体を用いて、異方性の補充が次に続く。この誘電体の異方性の補充により、ヒューズ４周りのくぼんだスペース８を形成する。
【００２５】
化学／機械研磨を用いた通常の方法での平面化（ｐｌａｎａｒｉｓｉｅｒｕｎｇ）が次に続き、タングステン接点５および導電体トラック１０（同様に二酸化シリコンからなる絶縁層９に組み込まれる）が準備される。半導体本体７はここでは、接点５および導電体トラック１０に対応する材料で構成される、さらなる接点１５およびさらなる導電体トラック１４とともに提供され得る。導電体トラック１４と一緒に接点１５は、次に、拡散ゾーン１９を介して埋込み層６の突出部１８と低インピーダンスで接続され得、ヒューズ４が両側で接触する。
【００２６】
そのような両側の接触は、図５に概略的に示すように、ヒューズ４が、例えばトランジスタ１６の電極に直接接続されることを適切に不要にし得る。
【００２７】
ヒューズを垂直に構成することにより、本発明は、半導体構造のスペースを有用に取り除くことを可能にする。これは、特にここで目指す高パッキング密度から、半導体メモリにおいて特に有用である。このように、本発明は、ヒューズを全て平面で形成して提供する従来の構造から完全に離れる。本発明は、低コストで垂直構造のヒューズを形成する機会を提供する。
【００２８】
本発明におけるヒューズは、好適に「電気的」に点火される。しかしながら、それはまた、レーザビームの作用によって適切に点火され得る。これは、特に、ヒューズがいくらか半導体構造の主平面１７に「傾いて」提供される場合に有効である。この主平面１７は、半導体本体７の対向する主平面（図示せず）に実質的に平行に広がる。
【図面の簡単な説明】
【図１】 本発明におけるヒューズを介した部分図である。
【図２】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図３】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図４】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図５】 ヒューズとＭＯＳトランジスタとの回路図である。
【図６】 既存の平面ヒューズの平面図である。
本発明は、互いに実質的に平行に広がる２つの主表面を有する半導体本体を含む半導体構造のためのヒューズに関する。
【０００２】
ヒューズの使用は半導体構造において知られており、特に、半導体メモリにおいて重要性が高まっている。ヒューズは、個々のエレメント（例えば、メモリセルまたはワード線等）が故障した場合に、対応する差換えエレメント、すなわち冗長エレメントに接続するように働く。例えば、半導体メモリのテストの最中にワード線に欠陥が見付かった場合、ヒューズの切断または点火によって、冗長ワード線は欠陥のあるワード線に替わって駆動される。例えば、チップオプションもまた、ヒューズを介して切り替えられ得る。
【０００３】
現在、ヒューズの切断には異なった２つの方法があり、１つ目の方法では、ヒューズはレーザビームの作用により切断され、そのようなタイプはレーザヒューズと呼ばれている。２つ目の方法では、ヒューズは温度上昇の結果として電気的に破壊されることにより切断され、これは本明細書中で電気ヒューズまたはＥ−ヒューズと呼ばれる。
【０００４】
２つの方法のヒューズに共通することは、ヒューズが平面状につくられるのみであることである（例えば、ＵＳ ５ ６６３ ５９０とＵＳ ５ ７３１ ６２４とを参照）。このことは、ヒューズの接点が、半導体構造（すなわち、例えば半導体メモリ）の半導体本体の主表面に実質的に平行に広がる１つの平面に横たわっていること意味する。そのような構造は、概略的に図６に示され、図６は、例えば高濃度にドーピングされたシリコンからなる導電領域３上にそれぞれ配置される第１接点１および第２接点を示す。これらの領域３は、領域３の間の電気的な接続を示すヒューズ４を介して互いに導電的に接続される。このヒューズ４は、例えば、ドーピングされた多結晶シリコンからなり得、または金属からもなり得る。ヒューズ４そのものは、精密に形成され、数μｍから１μｍより短いオーダーの幅を有する。
【０００５】
電流が特定の限度を越えて接点１および２の間を流れた場合、ヒューズ４は、電流の流れにより生じるジュール熱によって破壊される。これは、ヒューズが切断されることを意味する。プログラムされた電圧は、ここでは、チップの動作電圧よりも大きい。プログラムされた電圧のレベルは、他の事項と共に、ヒューズの幅に依存する。
【０００６】
もちろん、ヒューズ４はまた、レーザビームの作用によって切断され得、レーザビームはヒューズ４が半導体構造の表面上に位置する場合にとくに好都合である。
【０００７】
図６からすぐに分かるように、ヒューズは関連する接点１、２とともに、半導体チップ上のわずかではない領域を必要とする。半導体構造の小型化において、このヒューズに必要な領域は邪魔である。これは、複数のヒューズが必要であるということから、半導体メモリにおいて特にあてはまる。
【０００８】
従って、本発明は、プログラミング電圧を低く保つことを可能にし、ヒューズの直径を１μｍよりずっと小さい値にセットされることを可能にするための、必要最小限の領域を特徴とする半導体構造のためのヒューズを提供することを目的とし、さらに、そのようなヒューズの製造方法を提供することを目的とする。
【０００９】
本発明によれば、この目的は、互いに実質的に平行に広がる２つの主表面を有する半導体本体を含む半導体構造のためのヒューズにおいて、２つの主表面の間に向かって延び、半導体本体内のくぼんだスペースに組み込まれたヒューズによって解決される。
【００１０】
従って、全ての既存のヒューズと異なり、本発明におけるヒューズは、図６における平面構造のように配置されない。本発明におけるヒューズは、むしろ、半導体構造の２つの主平面の間に「垂直」方向に提供される。このことだけでも、有用な領域の節約が達成され、ヒューズを有する半導体構造のための実質的に改良されたパッケージング密度が達成され得る。また、ヒューズの直径を容易に１μｍよりはるかに小さく設定でき、これは低いプログラミング電圧を導くことができる。
【００１１】
くぼんだスペースにヒューズを入れることは、今までの平面ヒューズにおいて大きなコストおよびスペースを必要とすることで達成されるのみであり得たさらなる有利な効果（ヒューズが溶解により破壊された場合、蒸気がくぼんだスペースに安全に入れられるために、蒸発した材料による望ましくない短絡回路が生じ得えない）を有する。従って、平面ヒューズが破壊された場合に生じ得る短絡回路を避けるために必要な特別の対策が必要ない。このような平面ヒューズのための対策は、隣接する他のエレメントまたは他のヒューズから、定められた最小の距離を維持すること、またはヒューズ周囲に保護リングを提供することを含む。
【００１２】
本発明におけるヒューズの製造方法は、特に、以下の方法ステップを特徴とする。
【００１３】
例えば窒化シリコンからなる選択的にエッチングされ得る絶縁層が、例えばシリコンからなる半導体基板上に堆積されるステップと、
絶縁層と半導体基板は、次に、異方性に構成され、列状の半導体層が構成後に残る絶縁層下に形成されるステップと、
列状の半導体層は、次に、等方性オーバーエッチングされるステップ（ヒューズの幅および電気特性が、このステップにおいて問題なく設定される）と、
例えば二酸化シリコンからなる誘電体が、気相成長法によって残っている構造に異方性に提供され、それによりくぼんだ領域が形成されるステップ。
【００１４】
この方法で形成されたヒューズは、次に通常の方法で接触され、金属化され、次に不動態化される。接触のために、埋込み層接触が用いられ、これはパッキング密度のさらなる改良に貢献する。
【００１５】
ヒューズそのものは、ドーピングされたまたはドーピングされていないシリコンから有利になる。ヒューズは、数μｍまでの長さと、約０．１から約０．５μｍの直径を有し得る。
【００１６】
半導体本体の端部面において、既に上述したように、ヒューズは例えば埋込み層と接触し、その反対の端部は半導体本体の主表面に近接して配置され、例えばタングステンからなる金属接点が、対応する接触拡散（ｋｏｎｔａｋｔｄｉｆｆｕｓｉｏｎ）とともに提供され得る。そのようなタングステン接点は、次に、例えばアルミニウム、タングステンまたは多結晶シリコンからなる導電体トラックと接続され得る。
【００１７】
本発明は、ここから図面を参照してより詳細に説明される。
【００１８】
図６は最初に既に説明されている。図面で用いられる同じ参照符号は、同様の構成要素を示す。
【００１９】
図１は、シリコンからなるヒューズを示す。ヒューズは、約１〜約２μｍの長さを有し、最も細い位置の直径が約０．１〜約０．２μｍであり、例えばタングステンからなる接点５と半導体本体７内の埋込み層６との間に延びる。ヒューズ４は、ここでは、くぼんだスペース８に配置され、くぼんだスペース８は例えば二酸化シリコンからなる絶縁層９によって囲まれる。アルミニウム、タングステンまたは多結晶シリコンからなる導電体トラック１０はタングステン接点５へ広がっている。
【００２０】
言及された材料以外にも、他の好ましい材料またはそれらの組み合わせもまた用いられ得ることは言うまでもない。従って、例えば、絶縁層９はまた、窒化シリコンから構成され得、または二酸化シリコンおよび窒化シリコンの個別のフィルムから構成され得る。
【００２１】
図１に示すヒューズの製造において、開始時点では、例えば窒化シリコンからなる層上に、半導体基板について選択的にエッチングされ得る例えばシリコンからなる半導体基板が提供される。窒化シリコン層は、シリコン基板の一部のみに窒化シリコン層１１が残るように構成され、次にその一部にヒューズが形成される。エッチングステップが次に続いて、窒化シリコン層１１によってカバーされていないシリコン基板を決められた深さまで掘り下げるように除去する。従って、図２に示す構造が形成され、窒化シリコン層１１はここでは、例えば平面図では丸く、図１の表記を用いて実際の半導体本体７および列形状半導体領域１２から構成される半導体層をカバーし、列形状に形成される。この列形状半導体領域１２は、続くヒューズの基本構造を形成する。
【００２２】
図２の半導体構造は、好適には、窒化シリコン層１１と半導体基板とを異方性に構成することにより形成される。この方法において、窒化シリコン層はマーキングとして用いられ得る。
【００２３】
等方性オーバーエッチングが次に続き、 半導体領域１２が選択的に「薄く」形成される。これは、残っている半導体領域１３の断面積がこのステップで設定されることを意味する。言いかえれば、等方性オーバーエッチングは、結果的にこの方法に起因するヒューズ４の望ましい電気特性の容易な決定を可能にする。
【００２４】
例えば二酸化シリコン層９からなる誘電体を用いて、異方性の補充が次に続く。この誘電体の異方性の補充により、ヒューズ４周りのくぼんだスペース８を形成する。
【００２５】
化学／機械研磨を用いた通常の方法での平面化（ｐｌａｎａｒｉｓｉｅｒｕｎｇ）が次に続き、タングステン接点５および導電体トラック１０（同様に二酸化シリコンからなる絶縁層９に組み込まれる）が準備される。半導体本体７はここでは、接点５および導電体トラック１０に対応する材料で構成される、さらなる接点１５およびさらなる導電体トラック１４とともに提供され得る。導電体トラック１４と一緒に接点１５は、次に、拡散ゾーン１９を介して埋込み層６の突出部１８と低インピーダンスで接続され得、ヒューズ４が両側で接触する。
【００２６】
そのような両側の接触は、図５に概略的に示すように、ヒューズ４が、例えばトランジスタ１６の電極に直接接続されることを適切に不要にし得る。
【００２７】
ヒューズを垂直に構成することにより、本発明は、半導体構造のスペースを有用に取り除くことを可能にする。これは、特にここで目指す高パッキング密度から、半導体メモリにおいて特に有用である。このように、本発明は、ヒューズを全て平面で形成して提供する従来の構造から完全に離れる。本発明は、低コストで垂直構造のヒューズを形成する機会を提供する。
【００２８】
本発明におけるヒューズは、好適に「電気的」に点火される。しかしながら、それはまた、レーザビームの作用によって適切に点火され得る。これは、特に、ヒューズがいくらか半導体構造の主平面１７に「傾いて」提供される場合に有効である。この主平面１７は、半導体本体７の対向する主平面（図示せず）に実質的に平行に広がる。
【図面の簡単な説明】
【図１】 本発明におけるヒューズを介した部分図である。
【図２】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図３】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図４】 本発明におけるヒューズの製造方法を示す概略部分図である。
【図５】 ヒューズとＭＯＳトランジスタとの回路図である。
【図６】 既存の平面ヒューズの平面図である。
Claims (8)
- 主表面を有する半導体本体と、
該半導体本体の該主表面上に配置され、かつ、上面を有する絶縁層であって、該絶縁層は、該絶縁層内に形成されたキャビティであって、該半導体本体の該主表面に向かって延びているキャビティを有している、絶縁層と、
該半導体本体の該主表面から該半導体本体の該主表面とは直角をなす該絶縁層の該上面に向かって延びている溶解可能部を有する所定の長さのヒューズであって、該溶解可能部は、該半導体本体に面する第１の端部と該第１の端部に対向する第２の端部とを有している、ヒューズと、
該半導体本体に配置された埋め込み層であって、該溶解可能部の該第１の端部に接触する、埋め込み層と、
該溶解可能部の該第２の端部に配置される金属接点と
を備え、
該ヒューズは、該キャビティに埋め込まれており、該キャビティは、該ヒューズと該絶縁層との間に空隙が設けられるように、該ヒューズの該所定の長さ全体に渡って該半導体本体の該主表面から該絶縁層の該上面に向かって該ヒューズを囲んでいる、半導体構成。 - 前記溶解可能部は、ドーピングされたシリコンとドーピングされていないシリコンとからなる群から選択される材料で構成されている、請求項１に記載の半導体構成。
- 前記溶解可能部は、長さが数μｍ以下であり、直径が約０．１μｍから約０．５μｍである、請求項２に記載の半導体構成。
- 前記金属接点は、タングステンで構成されている、請求項１に記載の半導体構成。
- 前記金属接点を含むインターコネクトを含む、請求項１に記載の半導体構成。
- 前記絶縁層は、二酸化シリコンで構成されている、請求項１の何れかに記載の半導体構成。
- 前記溶解可能部は、前記絶縁層の前記上面に向かって延びている、請求項１に記載の半導体構成。
- 請求項１から７の何れかに記載の半導体構成のヒューズを製造する方法であって、
半導体基板に対して絶縁層が選択的にエッチングされ得るように、該絶縁層が該半導体基板上に堆積されることと、
列形状半導体領域が、残された絶縁層下において残されるように、該絶縁層と該半導体基板とが構成されることと、
薄い半導体領域が残されるように、該半導体領域がエッチングされることと、
該ヒューズと該絶縁層との間に空隙が設けられるように、該薄い半導体領域を囲むキャビティが該絶縁層内に形成されるように、誘電体層が、該残された絶縁層と該半導体基板とに提供されることと
を包含する、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19926107.5 | 1999-06-08 | ||
| DE19926107A DE19926107C1 (de) | 1999-06-08 | 1999-06-08 | Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren |
| PCT/DE2000/001867 WO2000075987A1 (de) | 1999-06-08 | 2000-06-06 | Fuse für halbleiteranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003501835A JP2003501835A (ja) | 2003-01-14 |
| JP3774405B2 true JP3774405B2 (ja) | 2006-05-17 |
Family
ID=7910558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001502164A Expired - Fee Related JP3774405B2 (ja) | 1999-06-08 | 2000-06-06 | 半導体構造のためのヒューズ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6756655B2 (ja) |
| EP (1) | EP1198836B1 (ja) |
| JP (1) | JP3774405B2 (ja) |
| KR (1) | KR100501215B1 (ja) |
| DE (2) | DE19926107C1 (ja) |
| TW (1) | TW447108B (ja) |
| WO (1) | WO2000075987A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10135775B4 (de) * | 2001-07-23 | 2004-02-19 | Infineon Technologies Ag | Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse |
| DE50308874D1 (de) | 2002-03-28 | 2008-02-07 | Infineon Technologies Ag | Method for producing a semiconductor wafer |
| DE10358324A1 (de) * | 2003-12-12 | 2005-07-14 | Infineon Technologies Ag | Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung |
| US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
| US7110313B2 (en) * | 2005-01-04 | 2006-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time electrical fuse programming circuit |
| JP5113064B2 (ja) * | 2005-10-03 | 2013-01-09 | リッテルフューズ，インコーポレイティド | 筐体を形成するキャビティをもったヒューズ |
| JP4964472B2 (ja) | 2006-01-31 | 2012-06-27 | 半導体特許株式会社 | 半導体装置 |
| JP4861060B2 (ja) * | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
| JP2008186846A (ja) | 2007-01-26 | 2008-08-14 | Elpida Memory Inc | 半導体装置及びヒューズ素子の切断方法 |
| US10600902B2 (en) * | 2008-02-13 | 2020-03-24 | Vishay SIliconix, LLC | Self-repairing field effect transisitor |
| KR101037452B1 (ko) * | 2008-10-22 | 2011-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 형성 방법 |
| US8609534B2 (en) | 2010-09-27 | 2013-12-17 | International Business Machines Corporation | Electrical fuse structure and method of fabricating same |
| US8633707B2 (en) | 2011-03-29 | 2014-01-21 | International Business Machines Corporation | Stacked via structure for metal fuse applications |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3863231A (en) * | 1973-07-23 | 1975-01-28 | Nat Res Dev | Read only memory with annular fuse links |
| JPS5833865A (ja) * | 1981-08-24 | 1983-02-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
| KR900006354B1 (ko) * | 1986-08-29 | 1990-08-28 | 페어차일드 세미콘덕터 코퍼레이션 | 수직형 퓨즈 |
| US5059555A (en) * | 1990-08-20 | 1991-10-22 | National Semiconductor Corporation | Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
| US5899736A (en) * | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
| US6242789B1 (en) * | 1999-02-23 | 2001-06-05 | Infineon Technologies North America Corp. | Vertical fuse and method of fabrication |
-
1999
- 1999-06-08 DE DE19926107A patent/DE19926107C1/de not_active Expired - Fee Related
-
2000
- 2000-06-06 WO PCT/DE2000/001867 patent/WO2000075987A1/de active IP Right Grant
- 2000-06-06 DE DE50011761T patent/DE50011761D1/de not_active Expired - Fee Related
- 2000-06-06 KR KR10-2001-7015748A patent/KR100501215B1/ko not_active IP Right Cessation
- 2000-06-06 JP JP2001502164A patent/JP3774405B2/ja not_active Expired - Fee Related
- 2000-06-06 EP EP00945612A patent/EP1198836B1/de not_active Expired - Lifetime
- 2000-06-09 TW TW089111166A patent/TW447108B/zh not_active IP Right Cessation
-
2001
- 2001-12-10 US US10/013,298 patent/US6756655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020035487A (ko) | 2002-05-11 |
| US20020084508A1 (en) | 2002-07-04 |
| KR100501215B1 (ko) | 2005-07-18 |
| JP2003501835A (ja) | 2003-01-14 |
| DE19926107C1 (de) | 2000-11-16 |
| TW447108B (en) | 2001-07-21 |
| EP1198836B1 (de) | 2005-11-30 |
| EP1198836A1 (de) | 2002-04-24 |
| US6756655B2 (en) | 2004-06-29 |
| DE50011761D1 (de) | 2006-01-05 |
| WO2000075987A1 (de) | 2000-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| EP1032039B1 (en) | Vertical fuse and method of fabrication | |
| US7382036B2 (en) | Doped single crystal silicon silicided eFuse | |
| US4460914A (en) | Programmable semiconductor device and method of manufacturing same | |
| US7288804B2 (en) | Electrically programmable π-shaped fuse structures and methods of fabrication thereof | |
| JP3774405B2 (ja) | 半導体構造のためのヒューズ | |
| US7745855B2 (en) | Single crystal fuse on air in bulk silicon | |
| KR100271746B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6252292B1 (en) | Vertical electrical cavity-fuse | |
| US7911025B2 (en) | Fuse/anti-fuse structure and methods of making and programming same | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| US6638845B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2006514786A (ja) | マイクロヒューズ | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| EP0999592A1 (en) | Fuse layout for improved fuse blow process window | |
| JP2002334928A (ja) | 半導体装置およびその製造方法 | |
| JP2007201485A (ja) | 半導体集積回路装置及びその製造方法 | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR100954417B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JP2004111990A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2004071841A (ja) | 半導体装置およびその製造方法 | |
| JP2005228920A (ja) | アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法 | |
| JP2005019620A (ja) | ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |