JP2004071841A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004071841A JP2004071841A JP2002229346A JP2002229346A JP2004071841A JP 2004071841 A JP2004071841 A JP 2004071841A JP 2002229346 A JP2002229346 A JP 2002229346A JP 2002229346 A JP2002229346 A JP 2002229346A JP 2004071841 A JP2004071841 A JP 2004071841A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse wiring
- insulating film
- fuse
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】電気的に断線させるヒューズ配線を、低電流、低電圧、短時間で容易に断線できるように構成する。
【解決手段】所定領域における配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線13として用い、該ヒューズ配線13に達する層間絶縁膜14の開口部15を、ヒューズ配線13上からその周辺領域に渡る領域に設けて、ヒューズ配線13の表面および側面を露出し、さらに露出したヒューズ配線13表面をエッチングして薄膜、微細幅のヒューズ配線13を形成する。
【選択図】 図1
【解決手段】所定領域における配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線13として用い、該ヒューズ配線13に達する層間絶縁膜14の開口部15を、ヒューズ配線13上からその周辺領域に渡る領域に設けて、ヒューズ配線13の表面および側面を露出し、さらに露出したヒューズ配線13表面をエッチングして薄膜、微細幅のヒューズ配線13を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、ヒューズ配線を有する半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置の微細化、高集積化は益々進み、製造歩留まりを高くするのはなかなか困難である。そのため、半導体記憶装置では、いくつかの冗長ビットセルを余分にメモリセルアレイ内に含ませておき、これにより不良ビットセルを置換できるようにしている。これにより、不良ビットセルが発生してもそのチップを不良とせずにすみ、歩留まりの低下を防止している。このような不良ビットセルと冗長ビットセルとの置換は、予め形成しておいたヒューズ配線をレーザ照射によって溶断(レーザブロー)して回路を切り替えるようにしている。
図5は、従来のヒューズ配線構造を示す図であり、図5(a)は平面図、図5(b)は断面図である。
図に示すように、半導体基板1上の絶縁膜2上に、アルミから成るヒューズ配線3が、例えば4.8μmピッチのライン/スペースのパターンで形成されている。ヒューズ配線3表面には、反射防止膜となるTiN/Ti膜4が形成され、それら全面を覆って層間絶縁膜5が形成されている。また、ヒューズ配線3上の所定領域6の層間絶縁膜5はエッチングにより他の部分より薄くなっている。
【0003】
このようなヒューズ配線3を断線させるには、層間絶縁膜5が薄く形成された領域のヒューズ配線3をレーザブローするが、信頼性良くレーザブローするためには、ヒューズ配線3上の層間絶縁膜5の膜厚制御が非常に重要であった。例えば、ヒューズ配線3上の層間絶縁膜5の膜厚が厚すぎると、レーザブロー時にヒューズ配線3の残渣が残る異常ブローを起こして断線不良となり、逆に薄すぎるとBig holeとなり、隣接するヒューズ配線3にまで影響を及ぼす。
しかしながら、層間絶縁膜5の膜厚をエッチングにより薄く制御するのは、工程中のばらつきなどの問題から、大変難しいものであった。また、レーザブロー時に隣接するヒューズ配線3に影響を与えないようにするには、隣接するヒューズ配線3との間隔を確保する必要があり、微細化を制約する要因となるものであった。
【0004】
上記のような問題点を改善するために、近年、電気的に断線させるヒューズ配線が開発されている。このようなヒューズ配線は、一定の電流をヒューズ配線に流して断線させるものであり、上層の層間絶縁膜の膜厚を制御する必要がなく、低融点合金などを用いた材料により、厚み、幅を微細にした細線パターンで形成していた。これにより、断線不良や隣接ヒューズ配線への影響が回避でき、微細化が促進できると共に、チップの製造工程完了後にパッケージされた後でも、ヒューズ配線を断線させてチップを救済することが可能となる。
【0005】
【発明が解決しようとする課題】
上記のような電気的に断線させるヒューズ配線は、容易に断線させる、即ち、小さな電流、低い電圧で短時間で断線させることが重要であり、電力消費の低減化だけでなく、それにより付属装置、電気的接触部材を小型化してさらに微細化を図ることができる。
ヒューズ配線の形成は、通常、工程数を増大して製造を煩雑にしないために、半導体装置内で用いる他の配線部分を形成する工程でできるだけ同時に形成する。このため、材料、厚み、その他、同時形成する配線部分により決定される条件が多く、電気的に断線させる従来のヒューズ配線を、微細細線パターンに形成して、断線に要する時間や電流、電圧の大きさを低減するには、限界があった。
【0006】
この発明は、上記のような問題点を解消するために成されたものであって、電気的に断線させるヒューズ配線を、低電流、低電圧、短時間で容易に断線できる、低電力化、微細化の促進した半導体装置の構造を提供することを目的とする。また、このような半導体装置を、容易に製造することを目的とする。
【0007】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置は、半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた装置構成であって、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡る領域に設け、該ヒューズ配線表面および側面を露出したものである。
【0008】
またこの発明の請求項2に係る半導体装置は、請求項1において、表面が露出した上記ヒューズ配線は、他の上記配線層よりも膜厚を薄くしたものである。
【0009】
またこの発明の請求項3に係る半導体装置は、請求項1または2において、所定の電流を流すことにより加熱するためのヒータ配線を、上記ヒューズ配線の下層に絶縁膜を介して配設したものである。
【0010】
またこの発明の請求項4に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線の所定領域下層の上記絶縁膜に段差を設けたものである。
【0011】
またこの発明の請求項5に係る半導体装置は、請求項4において、上記段差が、上記絶縁膜に設けられたプラグによって形成されたものである。
【0012】
またこの発明の請求項6に係る半導体装置は、請求項4または5において、上記ヒューズ配線上を覆って形成された層間絶縁膜を備え、下層に上記段差が形成された領域の上記ヒューズ配線上の上記層間絶縁膜に、該ヒューズ配線に達する開口部を設けたものである。
【0013】
またこの発明の請求項7に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線と該ヒューズ配線上を覆って形成された層間絶縁膜とを備えた装置構成であって、上記ヒューズ配線の所定領域上層の上記層間絶縁膜に、径寸法が該ヒューズ配線幅よりも大きい開口部を該ヒューズ配線に達するように設けたものである。
【0014】
またこの発明の請求項8に係る半導体装置は、半導体基板上に所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線が、上層配線、下層配線および該上層、下層配線を互いに接続する接続孔で構成され、該接続孔と上記上層、下層配線のそれぞれとの一方あるいは双方の接触部において、該接続孔と該上層、下層配線との配設位置ずれにより接触面積が該接続孔面積より減少したものである。
【0015】
またこの発明の請求項9に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する第1の工程と、該配線層上に層間絶縁膜を形成する第2の工程と、レジストマスクを用いて上記層間絶縁膜の所定領域をエッチングにより開口して上記配線層表面を露出させる第3の工程とを備え、所定の電流を流すことにより電気的に断線させる細線状パターンのヒューズ配線を上記配線層の一部として上記第1の工程にて形成し、上記第3の工程にて上記ヒューズ配線上の上記層間絶縁膜をエッチング除去して該ヒューズ配線表面を露出させたものである。
【0016】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について説明する。
図1は、この発明の実施の形態1によるヒューズ配線構造を示す図であり、図1(a)は平面図、図1(b)は断面図である。
図に示すように、半導体基板11上の絶縁膜12上に、アルミ合金から成るヒューズ配線13が、例えば0.5μmピッチのライン/スペースの微細細線パターンで形成されている。このヒューズ配線13は、図示しないアルミ配線層13aと同時成膜されるが、ヒューズ配線13以外のアルミ配線層13a上には、全面を覆って層間絶縁膜14が形成され、ヒューズ配線13の形成領域の層間絶縁膜14は、開口部15が形成され、ヒューズ配線13が露出されている。また、ヒューズ配線13はアルミ配線層13aより薄い膜厚で形成され、下層にヒータ配線16が配設されている。
【0017】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上に、ヒータ配線16となる導電体層を成膜する。ここでは、例えば高融点金属のタングステンを用い、スパッタ法、あるいはCVD法、蒸着法などにより100nm程度の膜厚で成膜する。この後、レジストマスクを用いて、フッ素系などのエッチングガスによる異方性エッチングを施して導電体層をパターニングし、ヒータ配線16を形成する。
次に、全面にシリコン酸化膜、あるいはシリコン窒化膜、フッ素含有シリコン酸化膜、SOG膜、low−k膜等から成る絶縁膜12を成膜する。ここでは、シリコン酸化膜を例えばシランガスと酸素との混合ガスを用いたCVD法で成膜する。この絶縁膜12は、成膜後にエッチバック法や、CMP法などにより平坦化を施しても良い。
【0018】
次に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガス中でプラズマエッチングを施して上記アルミ合金膜をパターニングし、アルミ配線層13aを形成する。このとき、ヒータ配線16の上層領域で、上記アルミ合金膜による微細細線パターンから成るヒューズ配線13を例えば、幅0.2μm、長さ1.0μm、0.5μmピッチのライン/スペースで同時にパターニングして形成する。なお、この場合、ヒューズ配線13として、幅0.2μmの微細細線パターンを形成したが、0.05〜0.22μm程度の幅で形成するのが望ましい。
【0019】
次に、例えば、シリコン酸化膜から成る層間絶縁膜14を、例えばCVD法により成膜する。この後、レジストマスクを用いて層間絶縁膜14を、例えば、CF系のエッチングガスを用いた異方性エッチングにより除去して、アルミ配線層13aに達して接続孔となる開口部(図示せず)を形成し、同時に、ヒューズ配線13上の層間絶縁膜14を除去して開口部15を形成する。この開口部15は、図1に示すように、ヒューズ配線13上からその周辺領域に渡って開口される。このとき、アルミ配線層13a表面が接続孔底部において完全に露出するように多少のオーバーエッチングを伴うものであるが、ヒューズ配線13上からその周辺領域に渡って開口される開口部15では、ヒューズ配線13よりも層間絶縁膜14の方がエッチングレートが高いため、ヒューズ配線周辺領域の層間絶縁膜14が深くエッチング除去されて、ヒューズ配線13は表面だけでなく側面も露出する。
次に、塩素系のエッチングガスを用いた異方性エッチングにより、ヒューズ配線13を、約200nm程度の膜厚までエッチングにより薄くする。これにより、ヒューズ配線13を同時成膜された他のアルミ配線層13aよりも薄くでき、このとき、ヒューズ配線周辺領域の層間絶縁膜14はさらに深くエッチングされる。
【0020】
このように形成されたヒューズ配線13を断線させる際、例えば、180℃の温度下でヒータ配線16、ヒューズ配線13とも30mAの電流を流すと、約30秒で断線する結果を得た。
【0021】
この実施の形態では、ヒューズ配線13を小さな断面積で形成することができ、従って定電流を流す際のヒューズ電流密度が大きくなるため、容易で高精度にヒューズ配線13を断線することができる。また、ヒューズ配線13が層間絶縁膜14に覆われていないため、さらに断線が容易になる。
また、ヒューズ配線13をアルミ配線層13aと同時成膜し、アルミ配線層13a上の開口部(接続孔)形成時に、ヒューズ配線13を露出するため、製造工程を煩雑にすることなく、容易に製造できて、低電流、低電圧、短時間で容易に高精度に断線できる効果が得られる。
さらに、ヒューズ配線13の下層にヒータ配線16を配設し、ヒューズ配線13を断線させる際、ヒータ配線16に所定の電流を流して上層のヒューズ配線13を加熱するようにするため、ヒューズ配線13がさらに断線しやすくなる。
【0022】
実施の形態2.
上記実施の形態1と同様な構造のヒューズ配線13を、約200nmの膜厚で、パターン幅を0.05〜0.26μmの間で変化させて形成し、室温から400℃の間で温度変化させ、それぞれの条件で断線に要する時間を計測し、その結果を図2に示す。
なお、断線に要する時間TTFは、以下の式で与えられる。
TTF=C・j−2exp(ΔE/kT)
k:ボルツマン定数 8.62E−05(eV/K)
T:評価温度(K)
j:電流密度(A/cm2)
ΔE:活性化エネルギ 0.7(eV)
C:定数 8.31E+06
【0023】
図に示すように、0.05μm幅のパターンでは、室温程度でも10分以内に断線させることができ、幅0.22μm以下なら、100℃以下で全て30秒以内に断線可能であることがわかる。なお、10分以内に断線可能であれば実用に適する。
【0024】
実施の形態3.
次に、この発明の実施の形態3を図について説明する。
図3は、この発明の実施の形態3によるヒューズ配線構造を示す断面図である。
図に示すように、半導体基板11上の層間絶縁膜17に設けられた開口部18にバリアメタル層としてのTiN/Ti膜19を介してタングステン膜20が充填されてタングステンプラグ20が形成されている。層間絶縁膜17上にはアルミ合金から成るヒューズ配線21が、例えば幅0.6μm、長さ1.0μmの細線パターンで形成されている。このヒューズ配線21は、上述したタングステンプラグ20と接続される位置に配設される。また、ヒューズ配線21表面には反射防止膜としてのTiN/Ti膜22が形成され、さらに全面を覆って層間絶縁膜23が形成されている。この層間絶縁膜23に、ヒューズ配線21に達する開口部24が設けられ、この開口部24は、ちょうどタングステンプラグ20形成領域の上層に位置するように配設される。
【0025】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上の全面にシリコン酸化膜、あるいはシリコン窒化膜、SOG膜、low−k膜等から成る層間絶縁膜17を成膜する。ここでは、シリコン酸化膜を例えばTEOSを用いたCVD法で成膜する。
次に、ヒューズ配線21下地に段差を設ける。この段差の形成は、ヒューズ配線形成領域以外で上下配線層を接続するために形成されるタングステンプラグを利用して形成するもので、即ち、ヒューズ配線21の下層では、接続のためではなく、段差ためにタングステンプラグ20を形成する。まず、レジストマスクを用いて開口部18を、例えば幅800nm、長さ500nmで形成し、次いでCVD法により、TiN/Ti膜19を約20nm/8nmの膜厚で、さらにタングステン膜20を約400nmの膜厚で成膜することにより、開口部18を充填し、この後エッチバックしてタングステンプラグ20を形成する。このとき、開口部18の幅は、タングステン膜20の膜厚よりも大きいため、エッチバック後も図に示すようにV字型の段差25が形成された状態となる。なお、段差のためには、開口部18を充填せずに用いるのが有効であるが、ヒューズ配線領域以外で形成されるタングステンプラグとの整合性から、ここではタングステン膜20を充填するものとする。
【0026】
次に、例えば、Cu、Si含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜し、連続してTiN/Ti膜22を約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、ヒューズ配線21を形成する。このとき、ヒューズ配線21は、下地にV字型の段差25が形成されている領域では、局所的にホール26、あるいは空洞や凹部が形成されて断面積が小さくなる。
次に、全面に、例えば、フッ素含有シリコン酸化膜から成る層間絶縁膜23を、例えばHDP(High Density Plasma)法により成膜し、その後、レジストマスクを用いて、例えばCF系などのエッチングガスにより異方性エッチングを施して、ヒューズ配線21表面に達するホール(開口部24)を形成する。このとき、開口部24は下地に段差25が形成されているヒューズ配線21上に開口し、開口部24の径をヒューズ配線21幅よりも大きくする。これにより、開口部24形成のためのエッチングにおいて、開口部24底部でヒューズ配線21全幅がエッチング雰囲気に曝され、ヒューズ配線21上のTiN/Ti膜22もエッチング除去される。
【0027】
このように形成されたヒューズ配線21を断線させる際、例えば、180℃の温度下でヒューズ配線21に60mAの電流を流すと、約1分で断線する結果を得た。
【0028】
この実施の形態では、ヒューズ配線21の下地に段差25を形成するようにしたため、ヒューズ配線21の断面積が局所的に小さくなる領域が形成でき、この領域において、容易で高精度にヒューズ配線21を断線することができる。また、上記段差25の形成を、タングステンプラグ20の形成を利用して行うため、容易に効果的な段差形成が行える。また、段差25領域の上層で、ヒューズ配線21に達する開口部24を形成するため、ヒューズ配線21上のTiN/Ti膜22が除去されるなど、ヒューズ配線21表面もダメージを受け、さらに断線が容易になる。また、このとき、開口部径をヒューズ配線幅よりも大きくするため、ヒューズ配線21表面に効果的にダメージを与えて断線を容易にすることができる。
なお、上記実施の形態では、ヒューズ配線21の下地には、段差25を形成し、上層には開口部24を形成したが、段差25あるいは開口部24のどちらか一方のみを形成しても、ヒューズ配線21を容易に断線させる効果を有する。
【0029】
実施の形態4.
次に、この発明の実施の形態4を図について説明する。
図4は、この発明の実施の形態4によるヒューズ配線構造を示す断面図である。
図に示すように、ヒューズ配線27は、下層配線28とその上層に配された上層配線29と、これら上下配線28、29を互いに接続する接続孔30で構成される。また、下層配線28と接続孔30との位置をずらせて接触部31の面積を減少させている。
【0030】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜し、連続してTiN/Ti膜28aを約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、下層配線28を例えば、幅2μm、全長2μmの矩形パターンで形成する。
次に、全面にシリコン酸化膜、あるいはシリコン窒化膜、SOG膜、low−k膜等から成る層間絶縁膜32を成膜する。ここでは、シリコン酸化膜を例えばTEOSを用いたCVD法で成膜する。その後、レジストマスクを用いて、例えばCF系などのエッチングガスにより異方性エッチングを施して、下層配線28表面に達する接続孔30を形成する。このとき、接続孔30と下層配線28とはずらせて配置し、接触部31において、接触面積が0.01〜0.04μm2となるようにずらし量を、例えば接続孔30の径寸法0.3μmに対し0.15μmずれるように設定して配置する。
【0031】
次に、接続孔30内を埋め込むように、全面に、例えばスパッタ法などにより、バリアメタル層としてTiN/Ti膜33aを約70nm/2nmの膜厚で成膜し、続いて例えばCVD法によりタングステン膜33を約550μmの膜厚で成膜する。この後、CMP法により層間絶縁膜32上のタングステン膜33を除去して接続孔30内のみに残存させる。
次に、層間絶縁膜32上の全面に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により600nm程度の膜厚で成膜し、連続してTiN/Ti膜29aを約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、上層配線29を、接続孔30を介して下層配線28と接続するように、例えば、幅2μm、全長2μmの矩形パターンで形成する。
【0032】
このように形成されたヒューズ配線27を断線させる際、例えば、180℃の温度下でヒューズ配線27に10mAの電流を流すと、約1分で断線する結果を得た。
【0033】
この実施の形態では、ヒューズ配線27の下層配線28と接続孔30との配置をずらし、接触面積を低減したため、この接触部31において容易で高精度にヒューズ配線27を断線することができる。
なお、上記実施の形態では、下層配線28と接続孔30との接触面積を低減させたが、上層配線29と接続孔30との配置をずらせて接触面積を低減させても同様の効果が得られる。また、接続孔30と上層、下層配線28、29の双方の接触部において、位置ずれにより接触面積を低減させてもよく、さらに容易にヒューズ配線27を断線することができる。
【0034】
【発明の効果】
以上のようにこの発明の請求項1に係る半導体装置は、半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた装置構成であって、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡って形成して、該ヒューズ配線表面および側面を露出したため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0035】
またこの発明の請求項2に係る半導体装置は、請求項1において、表面が露出した上記ヒューズ配線は、他の上記配線層よりも膜厚を薄くしたため、ヒューズ配線の断線がさらに容易になる。
【0036】
またこの発明の請求項3に係る半導体装置は、請求項1または2において、所定の電流を流すことにより加熱するためのヒータ配線を、上記ヒューズ配線の下層に絶縁膜を介して配設したため、ヒューズ配線の断線時にヒューズ配線を加熱によりさらに断線しやすくできる。
【0037】
またこの発明の請求項4に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線の所定領域下層の上記絶縁膜に段差を設けたため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0038】
またこの発明の請求項5に係る半導体装置は、請求項4において、上記段差が、上記絶縁膜に設けられたプラグによって形成されたため、容易に効果的な段差が形成でき、ヒューズ配線の断線を容易にできる。
【0039】
またこの発明の請求項6に係る半導体装置は、請求項4または5において、上記ヒューズ配線上を覆って形成された層間絶縁膜を備え、下層に上記段差が形成された領域の上記ヒューズ配線上の上記層間絶縁膜に、該ヒューズ配線に達する開口部を設けたため、ヒューズ配線の断線がさらに容易になる。
【0040】
またこの発明の請求項7に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線と該ヒューズ配線上を覆って形成された層間絶縁膜とを備えた装置構成であって、上記ヒューズ配線の所定領域上層の上記層間絶縁膜に、径寸法が該ヒューズ配線幅よりも大きい開口部を該ヒューズ配線に達するように設けたため、ヒューズ配線表面に効果的にダメージを与え、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0041】
またこの発明の請求項8に係る半導体装置は、半導体基板上に所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線が、上層配線、下層配線および該上層、下層配線を互いに接続する接続孔で構成され、該接続孔と上記上層、下層配線のそれぞれとの一方あるいは双方の接触部において、該接続孔と該上層、下層配線との配設位置ずれにより接触面積が該接続孔面積より減少したため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0042】
またこの発明の請求項9に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する第1の工程と、該配線層上に層間絶縁膜を形成する第2の工程と、レジストマスクを用いて上記層間絶縁膜の所定領域をエッチングにより開口して上記配線層表面を露出させる第3の工程とを備え、所定の電流を流すことにより電気的に断線させる細線状パターンのヒューズ配線を上記配線層の一部として上記第1の工程にて形成し、上記第3の工程にて上記ヒューズ配線上の上記層間絶縁膜をエッチング除去して該ヒューズ配線表面を露出させたため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる半導体装置を、工程数を増大することなく、容易に製造できる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の平面図および断面図である。
【図2】この発明の実施の形態2によるヒューズ配線を断線させる際の測定結果を示す図である。
【図3】この発明の実施の形態3による半導体装置の断面図である。
【図4】この発明の実施の形態4による半導体装置の断面図である。
【図5】従来の半導体装置の平面図および断面図である。
【符号の説明】
11 半導体基板、12 絶縁膜、13 ヒューズ配線、14 層間絶縁膜、15 開口部、16 ヒータ配線、17 層間絶縁膜、
20 タングステンプラグ、21 ヒューズ配線、23 層間絶縁膜、
24 開口部、25 段差、27 ヒューズ配線、28 下層配線、
29 上層配線、30 接続孔、31 接触部。
【発明の属する技術分野】
この発明は、ヒューズ配線を有する半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置の微細化、高集積化は益々進み、製造歩留まりを高くするのはなかなか困難である。そのため、半導体記憶装置では、いくつかの冗長ビットセルを余分にメモリセルアレイ内に含ませておき、これにより不良ビットセルを置換できるようにしている。これにより、不良ビットセルが発生してもそのチップを不良とせずにすみ、歩留まりの低下を防止している。このような不良ビットセルと冗長ビットセルとの置換は、予め形成しておいたヒューズ配線をレーザ照射によって溶断(レーザブロー)して回路を切り替えるようにしている。
図5は、従来のヒューズ配線構造を示す図であり、図5(a)は平面図、図5(b)は断面図である。
図に示すように、半導体基板1上の絶縁膜2上に、アルミから成るヒューズ配線3が、例えば4.8μmピッチのライン/スペースのパターンで形成されている。ヒューズ配線3表面には、反射防止膜となるTiN/Ti膜4が形成され、それら全面を覆って層間絶縁膜5が形成されている。また、ヒューズ配線3上の所定領域6の層間絶縁膜5はエッチングにより他の部分より薄くなっている。
【0003】
このようなヒューズ配線3を断線させるには、層間絶縁膜5が薄く形成された領域のヒューズ配線3をレーザブローするが、信頼性良くレーザブローするためには、ヒューズ配線3上の層間絶縁膜5の膜厚制御が非常に重要であった。例えば、ヒューズ配線3上の層間絶縁膜5の膜厚が厚すぎると、レーザブロー時にヒューズ配線3の残渣が残る異常ブローを起こして断線不良となり、逆に薄すぎるとBig holeとなり、隣接するヒューズ配線3にまで影響を及ぼす。
しかしながら、層間絶縁膜5の膜厚をエッチングにより薄く制御するのは、工程中のばらつきなどの問題から、大変難しいものであった。また、レーザブロー時に隣接するヒューズ配線3に影響を与えないようにするには、隣接するヒューズ配線3との間隔を確保する必要があり、微細化を制約する要因となるものであった。
【0004】
上記のような問題点を改善するために、近年、電気的に断線させるヒューズ配線が開発されている。このようなヒューズ配線は、一定の電流をヒューズ配線に流して断線させるものであり、上層の層間絶縁膜の膜厚を制御する必要がなく、低融点合金などを用いた材料により、厚み、幅を微細にした細線パターンで形成していた。これにより、断線不良や隣接ヒューズ配線への影響が回避でき、微細化が促進できると共に、チップの製造工程完了後にパッケージされた後でも、ヒューズ配線を断線させてチップを救済することが可能となる。
【0005】
【発明が解決しようとする課題】
上記のような電気的に断線させるヒューズ配線は、容易に断線させる、即ち、小さな電流、低い電圧で短時間で断線させることが重要であり、電力消費の低減化だけでなく、それにより付属装置、電気的接触部材を小型化してさらに微細化を図ることができる。
ヒューズ配線の形成は、通常、工程数を増大して製造を煩雑にしないために、半導体装置内で用いる他の配線部分を形成する工程でできるだけ同時に形成する。このため、材料、厚み、その他、同時形成する配線部分により決定される条件が多く、電気的に断線させる従来のヒューズ配線を、微細細線パターンに形成して、断線に要する時間や電流、電圧の大きさを低減するには、限界があった。
【0006】
この発明は、上記のような問題点を解消するために成されたものであって、電気的に断線させるヒューズ配線を、低電流、低電圧、短時間で容易に断線できる、低電力化、微細化の促進した半導体装置の構造を提供することを目的とする。また、このような半導体装置を、容易に製造することを目的とする。
【0007】
【課題を解決するための手段】
この発明の請求項1に係る半導体装置は、半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた装置構成であって、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡る領域に設け、該ヒューズ配線表面および側面を露出したものである。
【0008】
またこの発明の請求項2に係る半導体装置は、請求項1において、表面が露出した上記ヒューズ配線は、他の上記配線層よりも膜厚を薄くしたものである。
【0009】
またこの発明の請求項3に係る半導体装置は、請求項1または2において、所定の電流を流すことにより加熱するためのヒータ配線を、上記ヒューズ配線の下層に絶縁膜を介して配設したものである。
【0010】
またこの発明の請求項4に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線の所定領域下層の上記絶縁膜に段差を設けたものである。
【0011】
またこの発明の請求項5に係る半導体装置は、請求項4において、上記段差が、上記絶縁膜に設けられたプラグによって形成されたものである。
【0012】
またこの発明の請求項6に係る半導体装置は、請求項4または5において、上記ヒューズ配線上を覆って形成された層間絶縁膜を備え、下層に上記段差が形成された領域の上記ヒューズ配線上の上記層間絶縁膜に、該ヒューズ配線に達する開口部を設けたものである。
【0013】
またこの発明の請求項7に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線と該ヒューズ配線上を覆って形成された層間絶縁膜とを備えた装置構成であって、上記ヒューズ配線の所定領域上層の上記層間絶縁膜に、径寸法が該ヒューズ配線幅よりも大きい開口部を該ヒューズ配線に達するように設けたものである。
【0014】
またこの発明の請求項8に係る半導体装置は、半導体基板上に所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線が、上層配線、下層配線および該上層、下層配線を互いに接続する接続孔で構成され、該接続孔と上記上層、下層配線のそれぞれとの一方あるいは双方の接触部において、該接続孔と該上層、下層配線との配設位置ずれにより接触面積が該接続孔面積より減少したものである。
【0015】
またこの発明の請求項9に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する第1の工程と、該配線層上に層間絶縁膜を形成する第2の工程と、レジストマスクを用いて上記層間絶縁膜の所定領域をエッチングにより開口して上記配線層表面を露出させる第3の工程とを備え、所定の電流を流すことにより電気的に断線させる細線状パターンのヒューズ配線を上記配線層の一部として上記第1の工程にて形成し、上記第3の工程にて上記ヒューズ配線上の上記層間絶縁膜をエッチング除去して該ヒューズ配線表面を露出させたものである。
【0016】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について説明する。
図1は、この発明の実施の形態1によるヒューズ配線構造を示す図であり、図1(a)は平面図、図1(b)は断面図である。
図に示すように、半導体基板11上の絶縁膜12上に、アルミ合金から成るヒューズ配線13が、例えば0.5μmピッチのライン/スペースの微細細線パターンで形成されている。このヒューズ配線13は、図示しないアルミ配線層13aと同時成膜されるが、ヒューズ配線13以外のアルミ配線層13a上には、全面を覆って層間絶縁膜14が形成され、ヒューズ配線13の形成領域の層間絶縁膜14は、開口部15が形成され、ヒューズ配線13が露出されている。また、ヒューズ配線13はアルミ配線層13aより薄い膜厚で形成され、下層にヒータ配線16が配設されている。
【0017】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上に、ヒータ配線16となる導電体層を成膜する。ここでは、例えば高融点金属のタングステンを用い、スパッタ法、あるいはCVD法、蒸着法などにより100nm程度の膜厚で成膜する。この後、レジストマスクを用いて、フッ素系などのエッチングガスによる異方性エッチングを施して導電体層をパターニングし、ヒータ配線16を形成する。
次に、全面にシリコン酸化膜、あるいはシリコン窒化膜、フッ素含有シリコン酸化膜、SOG膜、low−k膜等から成る絶縁膜12を成膜する。ここでは、シリコン酸化膜を例えばシランガスと酸素との混合ガスを用いたCVD法で成膜する。この絶縁膜12は、成膜後にエッチバック法や、CMP法などにより平坦化を施しても良い。
【0018】
次に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガス中でプラズマエッチングを施して上記アルミ合金膜をパターニングし、アルミ配線層13aを形成する。このとき、ヒータ配線16の上層領域で、上記アルミ合金膜による微細細線パターンから成るヒューズ配線13を例えば、幅0.2μm、長さ1.0μm、0.5μmピッチのライン/スペースで同時にパターニングして形成する。なお、この場合、ヒューズ配線13として、幅0.2μmの微細細線パターンを形成したが、0.05〜0.22μm程度の幅で形成するのが望ましい。
【0019】
次に、例えば、シリコン酸化膜から成る層間絶縁膜14を、例えばCVD法により成膜する。この後、レジストマスクを用いて層間絶縁膜14を、例えば、CF系のエッチングガスを用いた異方性エッチングにより除去して、アルミ配線層13aに達して接続孔となる開口部(図示せず)を形成し、同時に、ヒューズ配線13上の層間絶縁膜14を除去して開口部15を形成する。この開口部15は、図1に示すように、ヒューズ配線13上からその周辺領域に渡って開口される。このとき、アルミ配線層13a表面が接続孔底部において完全に露出するように多少のオーバーエッチングを伴うものであるが、ヒューズ配線13上からその周辺領域に渡って開口される開口部15では、ヒューズ配線13よりも層間絶縁膜14の方がエッチングレートが高いため、ヒューズ配線周辺領域の層間絶縁膜14が深くエッチング除去されて、ヒューズ配線13は表面だけでなく側面も露出する。
次に、塩素系のエッチングガスを用いた異方性エッチングにより、ヒューズ配線13を、約200nm程度の膜厚までエッチングにより薄くする。これにより、ヒューズ配線13を同時成膜された他のアルミ配線層13aよりも薄くでき、このとき、ヒューズ配線周辺領域の層間絶縁膜14はさらに深くエッチングされる。
【0020】
このように形成されたヒューズ配線13を断線させる際、例えば、180℃の温度下でヒータ配線16、ヒューズ配線13とも30mAの電流を流すと、約30秒で断線する結果を得た。
【0021】
この実施の形態では、ヒューズ配線13を小さな断面積で形成することができ、従って定電流を流す際のヒューズ電流密度が大きくなるため、容易で高精度にヒューズ配線13を断線することができる。また、ヒューズ配線13が層間絶縁膜14に覆われていないため、さらに断線が容易になる。
また、ヒューズ配線13をアルミ配線層13aと同時成膜し、アルミ配線層13a上の開口部(接続孔)形成時に、ヒューズ配線13を露出するため、製造工程を煩雑にすることなく、容易に製造できて、低電流、低電圧、短時間で容易に高精度に断線できる効果が得られる。
さらに、ヒューズ配線13の下層にヒータ配線16を配設し、ヒューズ配線13を断線させる際、ヒータ配線16に所定の電流を流して上層のヒューズ配線13を加熱するようにするため、ヒューズ配線13がさらに断線しやすくなる。
【0022】
実施の形態2.
上記実施の形態1と同様な構造のヒューズ配線13を、約200nmの膜厚で、パターン幅を0.05〜0.26μmの間で変化させて形成し、室温から400℃の間で温度変化させ、それぞれの条件で断線に要する時間を計測し、その結果を図2に示す。
なお、断線に要する時間TTFは、以下の式で与えられる。
TTF=C・j−2exp(ΔE/kT)
k:ボルツマン定数 8.62E−05(eV/K)
T:評価温度(K)
j:電流密度(A/cm2)
ΔE:活性化エネルギ 0.7(eV)
C:定数 8.31E+06
【0023】
図に示すように、0.05μm幅のパターンでは、室温程度でも10分以内に断線させることができ、幅0.22μm以下なら、100℃以下で全て30秒以内に断線可能であることがわかる。なお、10分以内に断線可能であれば実用に適する。
【0024】
実施の形態3.
次に、この発明の実施の形態3を図について説明する。
図3は、この発明の実施の形態3によるヒューズ配線構造を示す断面図である。
図に示すように、半導体基板11上の層間絶縁膜17に設けられた開口部18にバリアメタル層としてのTiN/Ti膜19を介してタングステン膜20が充填されてタングステンプラグ20が形成されている。層間絶縁膜17上にはアルミ合金から成るヒューズ配線21が、例えば幅0.6μm、長さ1.0μmの細線パターンで形成されている。このヒューズ配線21は、上述したタングステンプラグ20と接続される位置に配設される。また、ヒューズ配線21表面には反射防止膜としてのTiN/Ti膜22が形成され、さらに全面を覆って層間絶縁膜23が形成されている。この層間絶縁膜23に、ヒューズ配線21に達する開口部24が設けられ、この開口部24は、ちょうどタングステンプラグ20形成領域の上層に位置するように配設される。
【0025】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上の全面にシリコン酸化膜、あるいはシリコン窒化膜、SOG膜、low−k膜等から成る層間絶縁膜17を成膜する。ここでは、シリコン酸化膜を例えばTEOSを用いたCVD法で成膜する。
次に、ヒューズ配線21下地に段差を設ける。この段差の形成は、ヒューズ配線形成領域以外で上下配線層を接続するために形成されるタングステンプラグを利用して形成するもので、即ち、ヒューズ配線21の下層では、接続のためではなく、段差ためにタングステンプラグ20を形成する。まず、レジストマスクを用いて開口部18を、例えば幅800nm、長さ500nmで形成し、次いでCVD法により、TiN/Ti膜19を約20nm/8nmの膜厚で、さらにタングステン膜20を約400nmの膜厚で成膜することにより、開口部18を充填し、この後エッチバックしてタングステンプラグ20を形成する。このとき、開口部18の幅は、タングステン膜20の膜厚よりも大きいため、エッチバック後も図に示すようにV字型の段差25が形成された状態となる。なお、段差のためには、開口部18を充填せずに用いるのが有効であるが、ヒューズ配線領域以外で形成されるタングステンプラグとの整合性から、ここではタングステン膜20を充填するものとする。
【0026】
次に、例えば、Cu、Si含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜し、連続してTiN/Ti膜22を約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、ヒューズ配線21を形成する。このとき、ヒューズ配線21は、下地にV字型の段差25が形成されている領域では、局所的にホール26、あるいは空洞や凹部が形成されて断面積が小さくなる。
次に、全面に、例えば、フッ素含有シリコン酸化膜から成る層間絶縁膜23を、例えばHDP(High Density Plasma)法により成膜し、その後、レジストマスクを用いて、例えばCF系などのエッチングガスにより異方性エッチングを施して、ヒューズ配線21表面に達するホール(開口部24)を形成する。このとき、開口部24は下地に段差25が形成されているヒューズ配線21上に開口し、開口部24の径をヒューズ配線21幅よりも大きくする。これにより、開口部24形成のためのエッチングにおいて、開口部24底部でヒューズ配線21全幅がエッチング雰囲気に曝され、ヒューズ配線21上のTiN/Ti膜22もエッチング除去される。
【0027】
このように形成されたヒューズ配線21を断線させる際、例えば、180℃の温度下でヒューズ配線21に60mAの電流を流すと、約1分で断線する結果を得た。
【0028】
この実施の形態では、ヒューズ配線21の下地に段差25を形成するようにしたため、ヒューズ配線21の断面積が局所的に小さくなる領域が形成でき、この領域において、容易で高精度にヒューズ配線21を断線することができる。また、上記段差25の形成を、タングステンプラグ20の形成を利用して行うため、容易に効果的な段差形成が行える。また、段差25領域の上層で、ヒューズ配線21に達する開口部24を形成するため、ヒューズ配線21上のTiN/Ti膜22が除去されるなど、ヒューズ配線21表面もダメージを受け、さらに断線が容易になる。また、このとき、開口部径をヒューズ配線幅よりも大きくするため、ヒューズ配線21表面に効果的にダメージを与えて断線を容易にすることができる。
なお、上記実施の形態では、ヒューズ配線21の下地には、段差25を形成し、上層には開口部24を形成したが、段差25あるいは開口部24のどちらか一方のみを形成しても、ヒューズ配線21を容易に断線させる効果を有する。
【0029】
実施の形態4.
次に、この発明の実施の形態4を図について説明する。
図4は、この発明の実施の形態4によるヒューズ配線構造を示す断面図である。
図に示すように、ヒューズ配線27は、下層配線28とその上層に配された上層配線29と、これら上下配線28、29を互いに接続する接続孔30で構成される。また、下層配線28と接続孔30との位置をずらせて接触部31の面積を減少させている。
【0030】
このような半導体装置の製造方法について、以下に説明する。
まず、素子構成された半導体基板11上に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により400nm程度の膜厚で成膜し、連続してTiN/Ti膜28aを約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、下層配線28を例えば、幅2μm、全長2μmの矩形パターンで形成する。
次に、全面にシリコン酸化膜、あるいはシリコン窒化膜、SOG膜、low−k膜等から成る層間絶縁膜32を成膜する。ここでは、シリコン酸化膜を例えばTEOSを用いたCVD法で成膜する。その後、レジストマスクを用いて、例えばCF系などのエッチングガスにより異方性エッチングを施して、下層配線28表面に達する接続孔30を形成する。このとき、接続孔30と下層配線28とはずらせて配置し、接触部31において、接触面積が0.01〜0.04μm2となるようにずらし量を、例えば接続孔30の径寸法0.3μmに対し0.15μmずれるように設定して配置する。
【0031】
次に、接続孔30内を埋め込むように、全面に、例えばスパッタ法などにより、バリアメタル層としてTiN/Ti膜33aを約70nm/2nmの膜厚で成膜し、続いて例えばCVD法によりタングステン膜33を約550μmの膜厚で成膜する。この後、CMP法により層間絶縁膜32上のタングステン膜33を除去して接続孔30内のみに残存させる。
次に、層間絶縁膜32上の全面に、例えば、Cu含有のアルミ合金膜を、例えばスパッタ法等により600nm程度の膜厚で成膜し、連続してTiN/Ti膜29aを約30nm/2nmの膜厚で成膜する。この後、レジストマスクを用いて、例えば塩素系などのエッチングガスにより異方性エッチングを施して上記アルミ合金膜をパターニングし、上層配線29を、接続孔30を介して下層配線28と接続するように、例えば、幅2μm、全長2μmの矩形パターンで形成する。
【0032】
このように形成されたヒューズ配線27を断線させる際、例えば、180℃の温度下でヒューズ配線27に10mAの電流を流すと、約1分で断線する結果を得た。
【0033】
この実施の形態では、ヒューズ配線27の下層配線28と接続孔30との配置をずらし、接触面積を低減したため、この接触部31において容易で高精度にヒューズ配線27を断線することができる。
なお、上記実施の形態では、下層配線28と接続孔30との接触面積を低減させたが、上層配線29と接続孔30との配置をずらせて接触面積を低減させても同様の効果が得られる。また、接続孔30と上層、下層配線28、29の双方の接触部において、位置ずれにより接触面積を低減させてもよく、さらに容易にヒューズ配線27を断線することができる。
【0034】
【発明の効果】
以上のようにこの発明の請求項1に係る半導体装置は、半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた装置構成であって、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡って形成して、該ヒューズ配線表面および側面を露出したため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0035】
またこの発明の請求項2に係る半導体装置は、請求項1において、表面が露出した上記ヒューズ配線は、他の上記配線層よりも膜厚を薄くしたため、ヒューズ配線の断線がさらに容易になる。
【0036】
またこの発明の請求項3に係る半導体装置は、請求項1または2において、所定の電流を流すことにより加熱するためのヒータ配線を、上記ヒューズ配線の下層に絶縁膜を介して配設したため、ヒューズ配線の断線時にヒューズ配線を加熱によりさらに断線しやすくできる。
【0037】
またこの発明の請求項4に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線の所定領域下層の上記絶縁膜に段差を設けたため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0038】
またこの発明の請求項5に係る半導体装置は、請求項4において、上記段差が、上記絶縁膜に設けられたプラグによって形成されたため、容易に効果的な段差が形成でき、ヒューズ配線の断線を容易にできる。
【0039】
またこの発明の請求項6に係る半導体装置は、請求項4または5において、上記ヒューズ配線上を覆って形成された層間絶縁膜を備え、下層に上記段差が形成された領域の上記ヒューズ配線上の上記層間絶縁膜に、該ヒューズ配線に達する開口部を設けたため、ヒューズ配線の断線がさらに容易になる。
【0040】
またこの発明の請求項7に係る半導体装置は、半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線と該ヒューズ配線上を覆って形成された層間絶縁膜とを備えた装置構成であって、上記ヒューズ配線の所定領域上層の上記層間絶縁膜に、径寸法が該ヒューズ配線幅よりも大きい開口部を該ヒューズ配線に達するように設けたため、ヒューズ配線表面に効果的にダメージを与え、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0041】
またこの発明の請求項8に係る半導体装置は、半導体基板上に所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた装置構成であって、上記ヒューズ配線が、上層配線、下層配線および該上層、下層配線を互いに接続する接続孔で構成され、該接続孔と上記上層、下層配線のそれぞれとの一方あるいは双方の接触部において、該接続孔と該上層、下層配線との配設位置ずれにより接触面積が該接続孔面積より減少したため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる。
【0042】
またこの発明の請求項9に係る半導体装置の製造方法は、半導体基板上に、配線層を形成する第1の工程と、該配線層上に層間絶縁膜を形成する第2の工程と、レジストマスクを用いて上記層間絶縁膜の所定領域をエッチングにより開口して上記配線層表面を露出させる第3の工程とを備え、所定の電流を流すことにより電気的に断線させる細線状パターンのヒューズ配線を上記配線層の一部として上記第1の工程にて形成し、上記第3の工程にて上記ヒューズ配線上の上記層間絶縁膜をエッチング除去して該ヒューズ配線表面を露出させたため、ヒューズ配線の断線が容易になり、低電力化、微細化が促進できる半導体装置を、工程数を増大することなく、容易に製造できる。
【図面の簡単な説明】
【図1】この発明の実施の形態1による半導体装置の平面図および断面図である。
【図2】この発明の実施の形態2によるヒューズ配線を断線させる際の測定結果を示す図である。
【図3】この発明の実施の形態3による半導体装置の断面図である。
【図4】この発明の実施の形態4による半導体装置の断面図である。
【図5】従来の半導体装置の平面図および断面図である。
【符号の説明】
11 半導体基板、12 絶縁膜、13 ヒューズ配線、14 層間絶縁膜、15 開口部、16 ヒータ配線、17 層間絶縁膜、
20 タングステンプラグ、21 ヒューズ配線、23 層間絶縁膜、
24 開口部、25 段差、27 ヒューズ配線、28 下層配線、
29 上層配線、30 接続孔、31 接触部。
Claims (9)
- 半導体基板上に、配線層と、該配線層上に形成された層間絶縁膜と、該層間絶縁膜に上記配線層に達するように設けられた開口部とを備えた半導体装置において、所定領域における上記配線層を細線状パターンで形成して、所定の電流を流すことにより電気的に断線させるヒューズ配線として用い、該ヒューズ配線に達する上記層間絶縁膜の上記開口部を、該ヒューズ配線上からその周辺領域に渡る領域に設け、該ヒューズ配線表面および側面を露出したことを特徴とする半導体装置。
- 露出した上記ヒューズ配線は、他の上記配線層よりも膜厚を薄くしたことを特徴とする請求項1記載の半導体装置。
- 所定の電流を流すことにより加熱するためのヒータ配線を、上記ヒューズ配線の下層に絶縁膜を介して配設したことを特徴とする請求項1または2のいずれかに記載の半導体装置。
- 半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた半導体装置において、上記ヒューズ配線の所定領域下層の上記絶縁膜に段差を設けたことを特徴とする半導体装置。
- 上記段差が、上記絶縁膜に設けられたプラグによって形成されたことを特徴とする請求項4記載の半導体装置。
- 上記ヒューズ配線上を覆って形成された層間絶縁膜を備え、下層に上記段差が形成された領域の上記ヒューズ配線上の上記層間絶縁膜に、該ヒューズ配線に達する開口部を設けたことを特徴とする請求項4または5記載の半導体装置。
- 半導体基板上の絶縁膜上に、所定の電流を流すことにより電気的に断線させるヒューズ配線と該ヒューズ配線上を覆って形成された層間絶縁膜とを備えた半導体装置において、上記ヒューズ配線の所定領域上層の上記層間絶縁膜に、径寸法が該ヒューズ配線幅よりも大きい開口部を該ヒューズ配線に達するように設けたことを特徴とする半導体装置。
- 半導体基板上に所定の電流を流すことにより電気的に断線させるヒューズ配線を備えた半導体装置において、上記ヒューズ配線が、上層配線、下層配線および該上層、下層配線を互いに接続する接続孔で構成され、該接続孔と上記上層、下層配線のそれぞれとの一方あるいは双方の接触部において、該接続孔と該上層、下層配線との配設位置ずれにより接触面積が該接続孔面積より減少したことを特徴とする半導体装置。
- 半導体基板上に、配線層を形成する第1の工程と、該配線層上に層間絶縁膜を形成する第2の工程と、レジストマスクを用いて上記層間絶縁膜の所定領域をエッチングにより開口して上記配線層表面を露出させる第3の工程とを備え、所定の電流を流すことにより電気的に断線させる細線状パターンのヒューズ配線を上記配線層の一部として上記第1の工程にて形成し、上記第3の工程にて上記ヒューズ配線上の上記層間絶縁膜をエッチング除去して該ヒューズ配線表面を露出させたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229346A JP2004071841A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229346A JP2004071841A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071841A true JP2004071841A (ja) | 2004-03-04 |
Family
ID=32015756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002229346A Pending JP2004071841A (ja) | 2002-08-07 | 2002-08-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071841A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248880A (ja) * | 2012-08-13 | 2012-12-13 | Renesas Electronics Corp | 半導体装置 |
-
2002
- 2002-08-07 JP JP2002229346A patent/JP2004071841A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248880A (ja) * | 2012-08-13 | 2012-12-13 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI254350B (en) | Fuse structure and method for making the same | |
JP4015704B2 (ja) | ヒューズを有する半導体装置およびその製造方法 | |
JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
US6498385B1 (en) | Post-fuse blow corrosion prevention structure for copper fuses | |
TWI449146B (zh) | 熔絲結構 | |
JPH0722513A (ja) | 半導体装置及びその製造方法 | |
JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
TWI449156B (zh) | 半導體裝置及其形成方法 | |
JP5712875B2 (ja) | 半導体装置及びその製造方法 | |
US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
JP4456816B2 (ja) | 半導体装置およびその製造方法 | |
JP2004071841A (ja) | 半導体装置およびその製造方法 | |
KR100620705B1 (ko) | 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법 | |
JP4762173B2 (ja) | 半導体集積回路装置 | |
US9548270B2 (en) | Electrical fuse with metal line migration | |
JP2007311372A (ja) | 半導体装置及びその製造方法 | |
JP3965827B2 (ja) | 半導体装置およびその製造方法 | |
KR20010018846A (ko) | 반도체 장치의 퓨즈 구조 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
TWI767850B (zh) | 反熔絲元件及其製造方法 | |
JP3123948B2 (ja) | 半導体装置 | |
CN108630664A (zh) | 熔丝结构及其形成方法 | |
TW544699B (en) | Method of forming a fuse | |
JP4904701B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH10233443A (ja) | 多層配線を有する半導体装置及びその製造方法 |