JP4904701B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、レーザー照射でヒューズを溶断しなくても半導体装置の回路特性を調節することができる半導体装置の製造方法及び半導体装置に関する。

半導体装置の回路特性には、製造の際に多少のばらつきが生じる。半導体装置には予め複数のヒューズが設けられている。これら複数のヒューズそれぞれは、例えば互いに並列な複数の抵抗素子に接続しており、これらヒューズを適宜切断することにより、回路特性のばらつきが修正されている。

図８（Ａ）は、ヒューズの第１の例を説明する為の断面図である。本例では、下地膜１０１（例えば素子分離膜又はシリコン基板）上にポリシリコンヒューズ１０２が形成されている。下地膜１０１上及びポリシリコンヒューズ１０２上には、層間絶縁膜１０３，１０４、及びパッシベーション膜１０５がこの順に積層されている。ポリシリコンヒューズ１０２の上方では、層間絶縁膜１０３，１０４それぞれが薄くなっており、かつパッシベーション膜１０５が開口されている。なお、層間絶縁膜１０３，１０４の間にはＡｌ合金配線（図示せず）が形成されている。

図８（Ｂ）は、ヒューズの第２の例を説明する為の断面図である。本例では、層間絶縁膜１０３上にＡｌ合金ヒューズ１０６が形成されている。層間絶縁膜１０３上及びＡｌ合金ヒューズ１０６上には、層間絶縁膜１０４及びパッシベーション膜１０５がこの順に積層されている。Ａｌ合金ヒューズ１０６の上方では、層間絶縁膜１０４が薄くなっており、かつパッシベーション膜１０５が開口されている。

半導体装置の回路特性のばらつきを修正するとき、ポリシリコンヒューズ１０２、Ａｌ合金ヒューズ１０６それぞれにはレーザーが照射される。これにより、ポリシリコンヒューズ１０２、Ａｌ合金ヒューズ１０６それぞれは溶断する（例えば特許文献１参照）。なお、ポリシリコンヒューズ１０２、Ａｌ合金ヒューズ１０６それぞれの上方で層間絶縁膜が薄くなっており、かつパッシベーション膜１０５は開口されているため、レーザーは効率よくヒューズに到達する。
特開平９−２５２０５２号公報（図５及び第３１段落）

上記したように、ヒューズの溶断はレーザーを照射することにより行われる。レーザー照射による熱は、ヒューズの下方にも伝達するため、半導体基板に形成された不純物領域の不純物プロファイルが変化する可能性がある。また、レーザーが効率よくヒューズに到達し、かつ半導体装置の回路特性及び耐久性に影響が出ないように、ヒューズの上方に位置する層間絶縁膜を薄くし、かつパッシベーション膜に開口部を設ける必要がある。

本発明は上記のような事情を考慮してなされたものであり、その目的は、レーザー照射でヒューズを溶断しなくても半導体装置の回路特性を調節することができる半導体装置の製造方法及び半導体装置を提供することにある。

上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上のうち、前記第１の導電膜の上方及び前記第２の導電膜の上方それぞれを含む領域に、第１の金属膜を形成する工程と、
前記第２の絶縁膜上及び前記第１の金属膜上に、保護膜を形成する工程と、
前記保護膜に、前記第１の金属膜上に位置する開口部を形成する工程と、
前記開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成する工程と、
前記第１のバンプを押下して前記第１のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
を具備する。

この半導体装置の製造方法によれば、半導体装置の回路特性を調節する際に、レーザー照射でヒューズを溶断する必要がなくなる。また、第１のバンプに負荷を加えることにより、第１の導電膜と第２の導電膜を導通させることができる。従って、容易に半導体装置の回路特性を調節することができる。なお、第１の金属膜は、第１の導電膜及び第２の導電膜それぞれの一部の上方に位置してもよいし、全体の上方に位置してもよい。

この半導体装置の製造方法において、前記第２の絶縁膜を形成する工程と、前記第１の金属膜を形成する工程の間に、前記第２の絶縁膜を平坦化する工程を具備してもよい。また、前記第１の金属膜を形成する工程において、前記第２の絶縁膜上に、金属配線及び該金属配線に接続する金属パッドが形成され、前記第１の金属膜に第１のバンプを形成する工程において、前記金属パッド上に位置する第２のバンプが形成されてもよい。

開口部は、前記第１の金属膜上のうち、周辺部を除いた領域に形成され、
前記第１の金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置していてもよい。

本発明に係る他の半導体装置の製造方法は、半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜に、前記第１の導電膜の上方及び前記第２の導電膜の上方それぞれを内側に含む第１の開口部又は凹部を形成する工程と、
前記第１の開口部又は凹部の底部上に、第１の金属膜を形成する工程と、
前記第３の絶縁膜上、前記第１の開口部又は凹部の底部上、及び前記第１の金属膜上に、保護膜を形成する工程と、
前記保護膜に、前記第１の金属膜上に位置する第２の開口部を形成する工程と、
前記第２の開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成する工程と、
前記第１のバンプを押下して前記第１のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
を具備する。

この半導体装置の製造方法において、前記第１の金属膜を形成する工程は、前記第３の絶縁膜上、及び前記開口部又は凹部の底部上に、第２の金属膜を形成する工程と、前記第２の金属膜をパターニングすることにより、前記第１の金属膜を形成するとともに、前記第３の絶縁膜上に、金属配線及び該金属配線に接続する金属パッドを形成する工程とを具備し、前記第１のバンプを形成する工程において、前記金属パッド上に位置する第２のバンプが形成されてもよい。

本発明に係る他の半導体装置の製造方法は、半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
前記不純物領域上、前記第１の導電膜上及び前記第２の導電膜上、若しくはこれらの上方に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記第１の導電膜の上方に位置する第１の金属膜、及び前記第２の導電膜の上方に位置する第２の金属膜を形成する工程と、
前記第２の絶縁膜上、前記第１の金属膜上、及び前記第２の金属膜上に、保護膜を形成する工程と、
前記保護膜に、前記第１の金属膜上に位置する第１の開口部、及び第２の金属膜上に位置する第２の開口部を形成する工程と、
前記第１の開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成するとともに、前記第２の開口部内及びその周囲に位置する前記保護膜上に、第２のバンプを形成する工程と、
前記第１及び第２のバンプそれぞれを押下して前記第１及び第２のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
を具備する。

上記した半導体装置の製造方法において、前記第１の絶縁膜を形成する工程は、前記半導体基板を熱酸化する工程であり、前記第１の絶縁膜と同時にトランジスタのゲート絶縁膜が形成され、前記第１の導電膜及び前記第２の導電膜を形成する工程において、前記ゲート絶縁膜上に位置するゲート電極が形成されてもよい。

また、前記第１の導電膜及び前記第２の導電膜を形成する工程において、複数の前記第１の導電膜及び複数の前記第２の導電膜を、同一の前記不純物領域上又は互いに異なる前記不純物領域上に形成し、
前記複数の第２の導電膜は、それぞれ抵抗値が互いに異なる抵抗に接続し、
前記第１の導電膜と前記第２の導電膜とを導通させる工程において、選択された前記第１の導電膜と前記第２の導電膜のみを導通させてもよい。

本発明に係る半導体装置は、半導体基板に形成された不純物領域と、
前記不純物領域上に形成され、互いに離間している第１の絶縁膜及び第２の絶縁膜と、
前記第１の絶縁膜上に形成された第１の導電膜と、
前記第２の絶縁膜上に形成された第２の導電膜と、
前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された金属膜と、
前記第３の絶縁膜上及び前記金属膜上に形成された保護膜と、
前記保護膜に形成され、前記金属膜上に位置する開口部と、
前記開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
を具備し、
前記開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
前記金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
前記第１の絶縁膜及び前記第２の絶縁膜それぞれの絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している。

本発明に係る他の半導体装置は、半導体基板に形成された不純物領域と、
前記不純物領域上に形成され、互いに離間している第１の絶縁膜及び第２の絶縁膜と、
前記第１の絶縁膜上に形成された第１の導電膜と、
前記第２の絶縁膜上に形成された第２の導電膜と、
前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜に形成され、前記第１の導電膜の上方及び前記第２の導電膜の上方を内側に含む第１の開口部又は凹部と、
前記第１の開口部又は凹部の底部上に形成された金属膜と、
前記第４の絶縁膜上、前記金属膜上、及び前記第１の開口部又は凹部の底部上それぞれに形成された保護膜と、
前記保護膜に形成され、前記金属膜上に位置する第２の開口部と、
前記第２の開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
を具備し、
前記第２の開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
前記金属膜の縁及び前記第２の開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
前記第１の絶縁膜及び前記第２の絶縁膜それぞれの絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している。

この半導体装置において、前記半導体基板に形成されたトランジスタと、
前記第４の絶縁膜上に形成され、前記トランジスタと電気的に接続された第２の金属膜と、
前記第２の金属膜上に形成された第２のバンプと、
を更に有し、
前記保護膜には、前記第２の金属膜上に位置する第３の開口部が形成され、
前記第２のバンプは前記第３の開口部内に位置し、
前記バンプは前記第２のバンプよりも下方に位置してもよい。

本発明に係る他の半導体装置は、半導体基板に形成された不純物領域と、
前記不純物領域上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、互いに離間している第１の導電膜及び第２の導電膜と、
前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された金属膜と、
前記第２の絶縁膜上及び前記金属膜上に形成された保護膜と、
前記保護膜に形成され、前記金属膜上に位置する開口部と、
前記開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
を具備し、
前記開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
前記金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
前記第１の導電膜及び前記第２の導電膜それぞれの下方に位置する前記第１の絶縁膜が前記バンプの押下によって負荷を加えられて前記第１の絶縁膜の絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している。

発明を実施するための形態

以下、図面を参照して本発明の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、半導体装置の回路特性を調節するための特性調節素子を製造し、かつこの特性調節素子を用いて半導体装置の回路特性を調節する方法である。

まず、図１（Ａ）に示すように、シリコン基板１に所定の開口パターンを有するマスク膜（図示せず）を形成する。このマスク膜は、窒化シリコン膜であってもよいし、フォトレジスト膜であってもよい。次いで、このマスク膜をマスクとしてシリコン基板１に不純物を注入する。これにより、シリコン基板１には不純物領域１ａが形成される。その後、マスク膜を除去する。

次いで、シリコン基板１を熱酸化する。これにより、シリコン基板１には絶縁膜２が形成される。絶縁膜２の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。

次いで、絶縁膜２上にポリシリコン膜を、例えばＣＶＤ法により形成する。次いで、ポリシリコン膜上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、絶縁膜２上には、不純物領域１ａの上方に位置するポリシリコン配線３ａ，３ｂが形成される。ポリシリコン配線３ａ，３ｂは、互いに離間しており、かつ略平行である。
その後、レジストパターンを除去する。

次いで、図１（Ｂ）に示すように、絶縁膜２上及びポリシリコン配線３ａ，３ｂ上それぞれを含む全面上に、酸化シリコンを主成分とする層間絶縁膜４を、ＣＶＤ法により形成する。次いで、層間絶縁膜４の表面を、熱処理又はＣＭＰ法などにより平坦化する。なお、層間絶縁膜４を形成する前に、ポリシリコン配線３ａ，３ｂで覆われていない絶縁膜２を、エッチングにより除去してもよい。

次いで、層間絶縁膜４上にＡｌ合金膜を、例えばスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜４上には、不純物領域１ａの上方に位置するＡｌ合金膜５が形成される。Ａｌ合金膜５の下方には、ポリシリコン配線３ａ，３ｂの双方が位置している。

次いで、層間絶縁膜４上及びＡｌ合金膜５上を含む全面上に、酸化シリコン膜及び窒化シリコン膜をこの順に積層したパッシベーション膜６を、ＣＶＤ法により形成する。次いで、パッシベーション膜６上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜６上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてパッシベーション膜６をエッチングする。これにより、パッシベーション膜６には、Ａｌ合金膜５上に位置する開口部６ａが形成される。開口部６ａは、Ａｌ合金膜５上のうち、周辺部を除いた領域に形成される。その後、レジストパターンを除去する。

なお、ポリシリコン配線３ａの側面の少なくとも一つは、パッシベーション膜６の開口部６ａの縁６ｂと、Ａｌ合金膜５の縁５ａに挟まれた領域の下方に位置している。同様に、ポリシリコン配線３ｂの側面の少なくとも一つは、パッシベーション膜６の開口部６ａの縁６ｂと、Ａｌ合金膜５の縁５ａに挟まれた領域の下方に位置している。

次いで、パッシベーション膜６上及び開口部６ａ内に位置するＡｌ合金膜５上に、バリア膜としてのＴｉＷ膜（図示せず）を形成し、さらにＴｉＷ膜上に、密着金属膜としてのＡｕ膜（図示せず）を形成する。次いで、Ａｕ膜上にフォトレジスト膜を塗布し、このフォトレジスト膜（図示せず）を露光及び現像する。これにより、Ａｕ膜上には、開口部を有するレジストパターンが形成される。

次いで、Ａｕ膜を電極として電解メッキを行う。これにより、レジストパターンの開口部内には、Ａｕが析出、成長し、バンプ７が形成される。バンプ７は、Ａｌ合金膜５上、及びＡｌ合金膜５の周囲に位置するパッシベーション膜６上それぞれに位置している。その後、レジストパターンを除去する。
なお、シリコン基板１には、他の半導体素子（例えばトランジスタ）が形成される。

その後、図１（Ｃ）に示すように、半導体装置の回路特性をプローブ装置（図示せず）で測定し、半導体装置の回路特性を調節する必要があると判断されると、プローブ装置に取り付けられたピン（図示せず）等を用いて、バンプ７を矢印Ｘ方向に押下し、負荷を加える。これにより、バンプ７の下に位置するＡｌ合金膜５が押下され、さらに、Ａｌ合金膜５の下方に位置するポリシリコン配線３ａ，３ｂが矢印Ｙ方向に押下される。

これにより、ポリシリコン配線３ａ，３ｂそれぞれの下方に位置する絶縁膜２が押下され、例えばポリシリコン配線３ａ，３ｂそれぞれの側面の下に位置する部分には機械的な負荷が加わり、絶縁膜２の絶縁性が破壊される。そして、ポリシリコン配線３ａ，３ｂが不純物領域１ａを介して導通する。これにより、半導体装置の回路特性が調節される。なお、従来の半導体装置は、ヒューズを切断して配線を断線させることにより、半導体装置の回路特性を調節していたが、本実施形態では、配線を導通させることにより半導体装置の回路特性を調節する。

上記したように、ポリシリコン配線３ａ，３ｂそれぞれの側面は、パッシベーション膜６の開口部６ａの縁６ｂと、Ａｌ合金膜５の縁５ａに挟まれた領域の下方に位置している。このため、絶縁膜２のうち、ポリシリコン配線３ａ，３ｂそれぞれの側面の下に位置する部分には、バンプ７を押下する力が効率よく伝達し、絶縁膜２の絶縁性が破壊されやすくなる。

以上、本実施形態によれば、バンプ７を押下して、ポリシリコン配線３ａ，３ｂを、不純物領域１ａを介して導通させることにより、半導体装置の回路特性を調節することができる。従って、レーザーを用いなくても半導体装置の回路特性を調節することができる。なお、層間絶縁膜４は平坦化されなくてもよい。

図２は、本発明の第２の実施形態に係る半導体装置を説明する為の平面図である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。

本半導体装置において、ポリシリコン配線３ａ，３ｂ、Ａｌ合金パッド５、パッシベーション膜６の開口部６ａ、及びバンプ７を有する特性調節素子が、第１の実施形態と同一の工程で複数同時に形成されている。ポリシリコン配線３ａ，３ｂそれぞれの下には、絶縁膜２（図１に示す）が、シリコン基板１を熱酸化することにより形成されている。ポリシリコン配線３ａ，３ｂとＡｌ合金パッド５の間には層間絶縁膜４（図１に示す）が形成されている。これらの形成方法も、第１の実施形態と同一である。なお、シリコン基板１に形成された不純物領域１ａ（図１に示す）はひとつであってもよいし、複数であってもよい。不純物領域１ａが複数ある場合、それぞれの不純物領域１ａ毎に特性調節素子が形成される。

また、ポリシリコン配線３ｂそれぞれには、ポリシリコン抵抗３ｃが形成されている。ポリシリコン抵抗３ｃの抵抗値は、ポリシリコン配線３ｂ毎に異なっている。
なお、シリコン基板１には、他の半導体素子（例えばトランジスタ）が形成される。

複数のポリシリコン配線３ａそれぞれは、第１の配線（図示せず）に接続しており、また、複数のポリシリコン配線３ｂそれぞれは、第２の配線（図示せず）に接続している。半導体装置の回路特性は、第１の配線と第２の配線の間に接続されるポリシリコン抵抗３ｃを選択することにより、調節される。

選択したポリシリコン抵抗３ｃを第１の配線と第２の配線に接続するためには、選択したポリシリコン抵抗３ｃに対応するポリシリコン配線３ａ，３ｂの上方に位置するバンプ７を押下すればよい。これにより、第１の実施形態と同一の作用により、ポリシリコン配線３ａ，３ｂが互いに導通する。

これに対し、ヒューズを用いた従来の半導体装置では、予めすべてのポリシリコン抵抗を、互いに異なるヒューズを介して第１の配線と第２の配線に接続しておき、選択されなかったポリシリコン抵抗に接続するヒューズのすべてを溶断する必要がある。このため、本実施形態と比べて、半導体装置の回路特性を調節するための工程数が多くなる。

このように、本実施形態によれば、第１の実施形態と同一の効果を得ることができる。また、半導体装置の回路特性を調節するための工程数を、従来と比べて少なくすることができる。

図３の各図は、第３の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図３（Ａ）に示すように、シリコン基板１に絶縁膜２を形成し、さらにポリシリコン配線３ａ，３ｂ及び層間絶縁膜４を形成する。これらの形成方法は、第１の実施形態と同一である。

次いで、図３（Ｂ）に示すように、層間絶縁膜４上にＡｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜４上には、ポリシリコン配線３ａの上方及びポリシリコン配線３ｂの上方それぞれにＡｌ合金膜５が形成される。その後、レジストパターンが除去される。

次いで、図３（Ｃ）に示すように、パッシベーション膜６、開口部６ａ、及びバンプ７を形成する。これらの形成方法は第１の実施形態と同一であるが、開口部６ａ及びバンプ７は、２つのＡｌ合金膜５それぞれ上に形成される。

その後、半導体装置の回路特性を修正する場合、２つのバンプ７それぞれを押下する。これにより、第１の実施形態と同一の作用により、ポリシリコン配線３ａ，３ｂが不純物領域１ａを介して導通する。
本実施形態によっても、第１の実施形態と同一の効果を得ることができる。

図４及び図５の各図は、第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、第１の実施形態に示した特性調節素子と、トランジスタとを同一の工程で製造するものである。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。

まず、図４（Ａ）に示すように、シリコン基板１を熱酸化し、熱酸化膜（図示せず）を形成する。次いで、この熱酸化膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、熱酸化膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、熱酸化膜をエッチングし、さらに、第１導電型の不純物イオンを注入する。これにより、第１素子領域１０ａに位置するシリコン基板１には、不純物領域１ａが形成され、第２素子領域１０ｂに位置するシリコン基板１には、ウェル１ｂが形成される。
その後、レジストパターン及び熱酸化膜を除去する。

次いで、ＬＯＣＯＳ酸化法により、シリコン基板１に素子分離膜１２を形成する。なお、素子分離膜１２は、トレンチアイソレーション法によりシリコン基板１に埋め込まれても良い。次いで、シリコン基板１を熱酸化する。これにより、ウェル１ｂにはゲート絶縁膜１３が形成され、不純物領域１ａには絶縁膜２が形成される。

次いで、図４（Ｂ）に示すように、ゲート絶縁膜１３上及び絶縁膜２上それぞれを含む全面上に、ポリシリコン膜をＣＶＤ法により形成する。次いで、このポリシリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ゲート絶縁膜１３上にはゲート電極１４が形成され、絶縁膜２上にはポリシリコン配線３ａ，３ｂが形成される。その後、レジストパターンを除去する。

次いで、図５（Ａ）に示すように、第１素子領域１０ａ及び第２素子領域１０ｂを含む全面上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜を露光及び現像し、フォトレジスト膜を第２素子領域１０ｂ上から除去する。次いで、このフォトレジスト膜、素子分離膜１２及びゲート電極１４をマスクとして、ウェル１ｂに第２導電型の不純物イオンを注入する。これにより、ウェル１ｂには第２導電型の低濃度不純物領域１６が形成される。その後、フォトレジスト膜を除去する。

その後、ゲート電極１４上及びポリシリコン配線３ａ，３ｂそれぞれ上を含む全面上に、酸化シリコン膜をＣＶＤ法により形成する。次いで、この酸化シリコン膜をエッチバックする。これにより、ゲート電極１４の側壁及びポリシリコン配線３ａ，３ｂそれぞれの側壁は、サイドウォール１５ａ，１５ｂ，１５ｃで覆われる。また、ゲート絶縁膜１３及び絶縁膜２のうち、ゲート電極１４、ポリシリコン配線３ａ，３ｂ、又はサイドウォール１５ａ，１５ｂ，１５ｃで覆われていない部分は除去される。

次いで、第１素子領域１０ａ及び第２素子領域１０ｂを含む全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、フォトレジスト膜は第２素子領域１０ｂ上から除去される。次いで、このフォトレジスト膜、素子分離膜１２、ゲート電極１４、及びサイドウォール１５ａをマスクとして、ウェル１ｂに第２導電型の不純物イオンを注入する。これにより、ウェル１ｂには、ソース及びドレインとなる第２導電型の不純物領域１７が形成される。その後、フォトレジスト膜を除去する。

次いで、図５（Ｂ）に示すように、第１素子領域１０ａ及び第２素子領域１０ｂを含む全面上に、層間絶縁膜４を形成し、その後、層間絶縁膜４の表面をＣＭＰ法により平坦化する。次いで、層間絶縁膜４上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜４上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜４をエッチングする。これにより、層間絶縁膜４には、ゲート電極１４上に位置する接続孔４ａが形成される。その後、レジストパターンを除去する。

次いで、接続孔４ａ内及び層間絶縁膜４上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜４上には、第１素子領域１０ａに位置するＡｌ合金膜５、及び第２素子領域１０ｂに位置するＡｌ合金配線１６ａが形成される。Ａｌ合金配線１６ａは、一部が接続孔４ａ内に埋め込まれることにより、ゲート電極１４に接続する。また、Ａｌ合金配線１６ａの端部には、素子分離膜１２の上方に位置するＡｌ合金パッド１６ｂが形成される。
その後、レジストパターンを除去する。

次いで、層間絶縁膜４、Ａｌ合金膜５、Ａｌ合金配線１６ａ及びＡｌ合金パッド１６ｂそれぞれを含む全面上に、パッシベーション膜６をＣＶＤ法により形成する。次いで、パッシベーション膜６上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜６上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてパッシベーション膜６をエッチングする。これにより、パッシベーション膜６には、Ａｌ合金膜５上に位置する開口部６ａ、及びＡｌ合金パッド１６ｂ上に位置する開口部６ｃそれぞれが形成される。その後、レジストパターンを除去する。

次いで、パッシベーション膜６上、開口部６ａ内に位置するＡｌ合金膜５上、及び開口部６ｃ内に位置するＡｌ合金パッド１６ｂ上に、バリア膜としてのＴｉＷ膜（図示せず）を形成し、さらにＴｉＷ膜上に、密着金属膜としてのＡｕ膜（図示せず）を形成する。次いで、Ａｕ膜上にフォトレジスト膜を塗布し、このフォトレジスト膜（図示せず）を露光及び現像する。これにより、Ａｕ膜上には、開口部を有するレジストパターンが形成される。

次いで、Ａｕ膜を電極として電解メッキを行う。これにより、レジストパターンの開口部内には、Ａｕが析出、成長し、バンプ７，８が形成される。バンプ７はＡｌ合金膜５上及びその周囲に位置するパッシベーション膜６上に位置しており、バンプ８はＡｌ合金パッド１６ｂ上及びその周囲に位置するパッシベーション膜６上に位置している。その後、レジストパターンを除去する。

本実施形態によっても、第１の実施形態と同一の効果を得ることができる。また、トランジスタと特性調整素子を同一工程で形成することができるため、製造工程数の増加を抑制することができる。

なお、本実施形態において、Ａｌ合金膜５及びバンプ７の構成を、第２の実施形態と同一の構成にしてもよい。また、ウェル１ｂと不純物領域１ａを別工程で形成し、不純物領域１ａの不純物濃度を適切な値に調節することにより、不純物領域１ａを抵抗素子として用いてもよい。

図６及び図７の各図は、第５の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第４の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず、図６（Ａ）に示すように、シリコン基板１に不純物領域１ａ、ウェル１ｂ
を形成し、さらに素子分離膜１２、絶縁膜２、ゲート絶縁膜１３、ポリシリコン配線３ａ，３ｂ、ゲート電極１４、サイドウォール１５ａ，１５ｂ，１５ｃ、低濃度不純物領域１６、及び不純物領域１７を形成する。これらの形成方法は第４の実施形態と同一である。

次いで、図６（Ｂ）に示すように、層間絶縁膜４、接続孔４ａ、及びＡｌ合金配線１６ａを形成する。これらの形成方法は第４の実施形態と同一であるが、第４の実施形態と異なり、層間絶縁膜４上には、Ａｌ合金膜５及びＡｌ合金パッド１６ｂが形成されない。

次いで、層間絶縁膜４及びＡｌ合金配線１６ａそれぞれ上に、酸化シリコンを主成分とする層間絶縁膜１８をＣＶＤ法により形成し、層間絶縁膜１８の表面を、ＣＭＰ法により平坦化する。次いで、層間絶縁膜１８上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜１８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１８をエッチングする。これにより、層間絶縁膜１８には、Ａｌ合金配線１６ａ上に位置する接続孔１８ｂ、及び第１素子領域１０ａに位置する開口部１８ａそれぞれが形成される。開口部１８ａは、ポリシリコン配線３ａ，３ｂそれぞれの上方を含む領域に形成される。その後、レジストパターンを除去する。

なお、エッチング条件によっては、開口部１８ａは凹部になることもある。また、開口部１８ａを形成する際にオーバーエッチングを行えば、層間絶縁膜４の一部もエッチングされる。

次いで、図７（Ａ）に示すように、開口部１８ａの底部上、接続孔１８ｂ内、及び層間絶縁膜１８上に、Ａｌ合金膜をスパッタリング法により形成する。

次いで、図７（Ｂ）に示すように、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、層間絶縁膜１８の開口部１８ａの底部上には、Ａｌ合金膜５が形成され、層間絶縁膜１８上には、第２素子領域１０ｂに位置するＡｌ合金配線１９ａが形成される。Ａｌ合金配線１９ａは、一部が接続孔１８ｂ内に埋め込まれることにより、Ａｌ合金配線１６ａに接続する。また、Ａｌ合金配線１９ａの端部には、素子分離膜１２の上方に位置するＡｌ合金パッド１９ｂが形成される。
その後、レジストパターンを除去する。

次いで、図７（Ｃ）に示すように、層間絶縁膜１８上、開口部１８ａの底部上、Ａｌ合金膜５、Ａｌ合金配線１９ａ及びＡｌ合金パッド１９ｂそれぞれを含む全面上に、パッシベーション膜６をＣＶＤ法により形成する。次いで、パッシベーション膜６上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜６上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてパッシベーション膜６をエッチングする。これにより、パッシベーション膜６には、Ａｌ合金膜５上に位置する開口部６ａ、及びＡｌ合金パッド１９ｂ上に位置する開口部６ｃそれぞれが形成される。その後、レジストパターンを除去する。

次いで、バンプ７，８を形成する。これらの形成方法は第４の実施形態と同一である。ただし、バンプ８はＡｌ合金パッド１９ｂに接続している。

本実施形態によっても、第４の実施形態と同一の効果を得ることができる。また、層間絶縁膜１８のうち、ポリシリコン配線３ａ，３ｂそれぞれの上方を含む領域には、開口部１８ａが形成されている。そして、この開口部１８ａの内部に位置する層間絶縁膜４上に、Ａｌ合金膜５が形成されている。このため、半導体装置が多層配線構造になっても、バンプ７とポリシリコン配線３ａ，３ｂの間に位置する層間絶縁膜の層数は増加せず、バンプ７を押下する力が、効率よく絶縁膜２に伝達する。

また、プローブ試験を行う際には、Ａｌ合金パッド１９ｂに接続しているバンプ８にプローブ針が接触するが、バンプ７がバンプ８より下方に位置しているため、プローブ針が誤ってバンプ７を押下することが、抑制される。

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第５の実施形態において、層間絶縁膜１８に開口部１８ａを形成せずに、Ａｌ合金膜５を層間絶縁膜１８上に形成してもよい。

また、第５の実施形態では、層間絶縁膜及びＡｌ合金配線層はそれぞれ２層であったが、これらを３層以上としてもよい。この場合、第２層より上に位置する層間絶縁膜それぞれには、ポリシリコン配線３ａ，３ｂそれぞれの上方を含む開口部が形成され、この開口部内には、第１層の層間絶縁膜上に位置するＡｌ合金膜５及びバンプ７が形成される。

（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。 第２の実施形態に係る半導体装置を説明する為の平面図。 （Ａ）は第３の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。 （Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。 （Ａ）は図４（Ｂ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。 （Ａ）は第５の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。 （Ａ）は図６（Ｂ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。 （Ａ）はヒューズの第１の例を説明する為の断面図、（Ｂ）はヒューズの第２の例を説明する為の断面図。

符号の説明

１…シリコン基板、１ａ，１７…不純物領域、２…絶縁膜、３ａ，３ｂ…ポリシリコン配線、３ｃ…ポリシリコン抵抗、４，１８，１０３，１０４…層間絶縁膜、４ａ，１８ｂ…接続孔、５…Ａｌ合金膜、５ａ，６ｂ…縁、６，１０５…パッシベーション膜、６ａ，６ｃ，１８ａ…開口部、７，８…バンプ、１０ａ…第１素子領域、１０ｂ…第２素子領域、１２…素子分離膜、１３…ゲート絶縁膜、１４…ゲート電極、１５ａ，１５ｂ，１５ｃ…サイドウォール、１６ａ，１９ａ…Ａｌ合金配線、１６ｂ，１９ｂ…Ａｌ合金パッド、１０１…下地膜、１０２…ポリシリコンヒューズ、１０６…Ａｌ合金ヒューズ

Claims (13)

1. 半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
   前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に、第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上のうち、前記第１の導電膜の上方及び前記第２の導電膜の上方それぞれを含む領域に、第１の金属膜を形成する工程と、
   前記第２の絶縁膜上及び前記第１の金属膜上に、保護膜を形成する工程と、
   前記保護膜に、前記第１の金属膜上に位置する開口部を形成する工程と、
   前記開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成する工程と、
   前記第１のバンプを押下して前記第１のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
   を具備する半導体装置の製造方法。
2. 前記第２の絶縁膜を形成する工程と、前記第１の金属膜を形成する工程の間に、前記第２の絶縁膜を平坦化する工程を具備する請求項１に記載の半導体装置の製造方法。
3. 前記第１の金属膜を形成する工程において、前記第２の絶縁膜上に、金属配線及び該金属配線に接続する金属パッドが形成され、
   前記第１の金属膜に第１のバンプを形成する工程において、前記金属パッド上に位置する第２のバンプが形成される請求項１又は２に記載の半導体装置の製造方法。
4. 前記開口部は、前記第１の金属膜上のうち、周辺部を除いた領域に形成され、
   前記第１の金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置している請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
5. 半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
   前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上に、第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜に、前記第１の導電膜の上方及び前記第２の導電膜の上方それぞれを内側に含む第１の開口部又は凹部を形成する工程と、
   前記第１の開口部又は凹部の底部上に、第１の金属膜を形成する工程と、
   前記第３の絶縁膜上、前記第１の開口部又は凹部の底部上、及び前記第１の金属膜上に、保護膜を形成する工程と、
   前記保護膜に、前記第１の金属膜上に位置する第２の開口部を形成する工程と、
   前記第２の開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成する工程と、
   前記第１のバンプを押下して前記第１のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
   を具備する半導体装置の製造方法。
6. 前記第１の金属膜を形成する工程は、
   前記第３の絶縁膜上、及び前記開口部又は凹部の底部上に、第２の金属膜を形成する工程と、
   前記第２の金属膜をパターニングすることにより、前記第１の金属膜を形成するとともに、前記第３の絶縁膜上に、金属配線及び該金属配線に接続する金属パッドを形成する工程とを具備し、
   前記第１のバンプを形成する工程において、前記金属パッド上に位置する第２のバンプが形成される請求項５に記載の半導体装置の製造方法。
7. 半導体基板の不純物領域上に第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜上に、互いに離間している第１の導電膜及び第２の導電膜それぞれを形成する工程と、
   前記不純物領域上、前記第１の導電膜上及び前記第２の導電膜上、若しくはこれらの上方に、第２の絶縁膜を形成する工程と、
   前記第２の絶縁膜上に、前記第１の導電膜の上方に位置する第１の金属膜、及び前記第２の導電膜の上方に位置する第２の金属膜を形成する工程と、
   前記第２の絶縁膜上、前記第１の金属膜上、及び前記第２の金属膜上に、保護膜を形成する工程と、
   前記保護膜に、前記第１の金属膜上に位置する第１の開口部、及び第２の金属膜上に位置する第２の開口部を形成する工程と、
   前記第１の開口部内及びその周囲に位置する前記保護膜上に、第１のバンプを形成するとともに、前記第２の開口部内及びその周囲に位置する前記保護膜上に、第２のバンプを形成する工程と、
   前記第１及び第２のバンプそれぞれを押下して前記第１及び第２のバンプに負荷を加えることにより前記第１の絶縁膜に負荷を加え、該第１の絶縁膜の絶縁性を破壊し、前記第１の導電膜と前記第２の導電膜とを、前記不純物領域を介して導通させる工程と、
   を具備する半導体装置の製造方法。
8. 前記第１の絶縁膜を形成する工程は、前記半導体基板を熱酸化する工程であり、前記第１の絶縁膜と同時にトランジスタのゲート絶縁膜が形成され、
   前記第１の導電膜及び前記第２の導電膜を形成する工程において、前記ゲート絶縁膜上に位置するゲート電極が形成される請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
9. 前記第１の導電膜及び前記第２の導電膜を形成する工程において、複数の前記第１の導電膜及び複数の前記第２の導電膜を、同一の前記不純物領域上又は互いに異なる前記不純物領域上に形成し、
   前記複数の第２の導電膜は、それぞれ抵抗値が互いに異なる抵抗に接続し、
   前記第１の導電膜と前記第２の導電膜とを導通させる工程において、選択された前記第１の導電膜と前記第２の導電膜のみを導通させる、請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
10. 半導体基板に形成された不純物領域と、
    前記不純物領域上に形成され、互いに離間している第１の絶縁膜及び第２の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の導電膜と、
    前記第２の絶縁膜上に形成された第２の導電膜と、
    前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成された金属膜と、
    前記第３の絶縁膜上及び前記金属膜上に形成された保護膜と、
    前記保護膜に形成され、前記金属膜上に位置する開口部と、
    前記開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
    を具備し、
    前記開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
    前記金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
    前記第１の絶縁膜及び前記第２の絶縁膜それぞれの絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している半導体装置。
11. 半導体基板に形成された不純物領域と、
    前記不純物領域上に形成され、互いに離間している第１の絶縁膜及び第２の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の導電膜と、
    前記第２の絶縁膜上に形成された第２の導電膜と、
    前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上に形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成された第４の絶縁膜と、
    前記第４の絶縁膜に形成され、前記第１の導電膜の上方及び前記第２の導電膜の上方を内側に含む第１の開口部又は凹部と、
    前記第１の開口部又は凹部の底部上に形成された金属膜と、
    前記第４の絶縁膜上、前記金属膜上、及び前記第１の開口部又は凹部の底部上それぞれに形成された保護膜と、
    前記保護膜に形成され、前記金属膜上に位置する第２の開口部と、
    前記第２の開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
    を具備し、
    前記第２の開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
    前記金属膜の縁及び前記第２の開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
    前記第１の絶縁膜及び前記第２の絶縁膜それぞれの絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している半導体装置。
12. 前記半導体基板に形成されたトランジスタと、
    前記第４の絶縁膜上に形成され、前記トランジスタと電気的に接続された第２の金属膜と、
    前記第２の金属膜上に形成された第２のバンプと、
    を更に有し、
    前記保護膜には、前記第２の金属膜上に位置する第３の開口部が形成され、
    前記第２のバンプは前記第３の開口部内に位置し、
    前記バンプは前記第２のバンプよりも下方に位置する請求項１１記載の半導体装置。
13. 半導体基板に形成された不純物領域と、
    前記不純物領域上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、互いに離間している第１の導電膜及び第２の導電膜と、
    前記不純物領域上、前記第１の導電膜上、及び前記第２の導電膜上、若しくはこれらの上方に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された金属膜と、
    前記第２の絶縁膜上及び前記金属膜上に形成された保護膜と、
    前記保護膜に形成され、前記金属膜上に位置する開口部と、
    前記開口部内、及びその周囲に位置する前記保護膜上に形成されたバンプと、
    を具備し、
    前記開口部は、前記金属膜上のうち、周辺部を除いた領域に形成され、
    前記金属膜の縁及び前記開口部の縁に挟まれた領域の下方に、前記第１の導電膜の縁の一部及び前記第２の導電膜の縁の一部それぞれが位置しており、
    前記第１の導電膜及び前記第２の導電膜それぞれの下方に位置する前記第１の絶縁膜が前記バンプの押下によって負荷を加えられて前記第１の絶縁膜の絶縁性が破壊されていることにより、前記第１の導電膜と前記第２の導電膜とが前記不純物領域を介して導通している半導体装置。

Images