JP2008135496A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008135496A
JP2008135496A JP2006319600A JP2006319600A JP2008135496A JP 2008135496 A JP2008135496 A JP 2008135496A JP 2006319600 A JP2006319600 A JP 2006319600A JP 2006319600 A JP2006319600 A JP 2006319600A JP 2008135496 A JP2008135496 A JP 2008135496A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
insulating film
uppermost layer
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006319600A
Other languages
English (en)
Inventor
Shinichi Kaneko
真一 金子
Shigeru Yano
茂 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006319600A priority Critical patent/JP2008135496A/ja
Priority to CNA2007101864970A priority patent/CN101192607A/zh
Priority to TW096145017A priority patent/TW200824006A/zh
Priority to US11/945,637 priority patent/US20080121881A1/en
Publication of JP2008135496A publication Critical patent/JP2008135496A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】厚膜の最上層配線を備えた半導体装置において、各トランジスタのトランジスタ特性にバラツキが生じることを防止する。
【解決手段】半導体基板１０１に形成されたパワーデバイスＴｒと、半導体基板１０１に形成された複数のトランジスタＴｒ１，Ｔｒ２と、半導体基板１０１上にパワーデバイスＴｒ及び複数のトランジスタＴｒ１，Ｔｒ２を覆うように形成された第１の絶縁膜１０４と、第１の絶縁膜１０４上に形成され、第２の絶縁膜１０７（又は１１５，１２３）と、第２の絶縁膜１０７中に形成された配線と、第２の絶縁膜１０７中における配線が存在していない領域に形成されたダミーパターン１１１（又は１１９，１２６）とからなる配線層と、配線層上に形成され、パワーデバイスと電気的に接続する最上層配線のパワー電極１２９と、配線層上における最上層配線１２９が存在していない領域に均等に形成された最上層ダミーパターン１３１とを備えている。
【選択図】図２

Description

本発明は、半導体装置に関し、特に厚膜の最上層配線を備えた半導体装置に関するものである。
従来、半導体基板上に形成された多層配線のうち、下層側の配線と上層側の配線との間を絶縁する層間絶縁膜の平坦化のために行う化学的機械的研磨（ＣＭＰ：Ｃhemical−Ｍechanical Ｐolishing）時に、配線パターンの密度のバラツキによる応力集中の発生を緩和するため、配線のダミーパターンが形成されることが多い。
以下に、ダミーパターンを有する配線層を備えた半導体装置について、図１０及び図１１を参照しながら説明する（例えば特許文献１参照）。図１０は、従来の半導体装置の構造について示す平面図である。また、図１１は、従来の半導体装置の構造について示す拡大断面図であって、具体的には、図１０に示すXI−XI線における断面図である。
図１０に示すように、半導体チップ６００上には、最上層配線のパワー電極６２９が形成されており、半導体チップ６００上の周縁部には、最上層配線のボンディングパッド６３０が形成されている。
図１１に示すように、半導体基板６０１上には、ゲート電極６０２，６０２ａ，６０２ｂが形成されており、半導体基板６０１におけるゲート電極６０２，６０２ａ，６０２ｂの側方下に位置する領域には、ソース・ドレイン領域６０３，６０３ａ，６０３ｂが形成されている。
半導体基板６０１上には、ゲート電極６０２，６０２ａ，６０２ｂを覆うように、絶縁膜６０４が形成されており、絶縁膜６０４には、ソース・ドレイン領域６０３と電気的に接続するコンタクトプラグ６０５、及びゲート電極６０２と電気的に接続するコンタクトプラグ６０６が形成されている。
絶縁膜６０４上には、第１の絶縁膜６０７と、配線６０８，６０９，６１０と、第１のダミーパターン６１１とからなる第１の配線層が形成されている。具体的には、図１１に示すように、第１の絶縁膜６０７には、コンタクトプラグ６０５と電気的に接続する配線６０８、コンタクトプラグ６０６と電気的に接続する配線６０９、及び内部回路（図示せず）と電気的に接続する配線６１０が形成されている。また、第１の絶縁膜６０７における配線非形成領域（すなわち、第１の絶縁膜６０７における配線６０８，６０９，６１０が存在していない領域）には、第１のダミーパターン６１１が均等に配置されている。
第１の配線層上には、第１の層間絶縁膜６１２が形成されており、第１の層間絶縁膜６１２には、配線６０８と電気的に接続するコンタクトプラグ６１３、及び配線６１０と電気的に接続するコンタクトプラグ６１４が形成されている。
第１の層間絶縁膜６１２上には、第２の絶縁膜６１５と、配線６１６，６１７，６１８と、第２のダミーパターン６１９とからなる第２の配線層が形成されている。具体的には、図１１に示すように、第２の絶縁膜６１５には、コンタクトプラグ６１３と電気的に接続する配線６１６、コンタクトプラグ６１４と電気的に接続する配線６１７、及び内部回路（図示せず）と電気的に接続する配線６１８が形成されている。また、第２の絶縁膜６１５における配線非形成領域（すなわち、第２の絶縁膜６１５における配線６１６，６１７，６１８が存在していない領域）には、第２のダミーパターン６１９が均等に配置されている。
第２の配線層上には、第２の層間絶縁膜６２０が形成されており、第２の層間絶縁膜６２０には、配線６１６と電気的に接続するコンタクトプラグ６２１、及び配線６１８と電気的に接続するコンタクトプラグ６２２が形成されている。
第２の層間絶縁膜６２０上には、第３の絶縁膜６２３と、配線６２４，６２５と、第３のダミーパターン６２６とからなる第３の配線層が形成されている。具体的には、図１１に示すように、第３の絶縁膜６２３には、コンタクトプラグ６２１と電気的に接続する配線６２４、及びコンタクトプラグ６２２と電気的に接続する配線６２５が形成されている。また、第３の絶縁膜６２３における配線非形成領域（すなわち、第３の絶縁膜６２３における配線６２４，６２５が存在していない領域）には、第３のダミーパターン６２６が均等に配置されている。
第３の配線層上には、第３の層間絶縁膜６２７が形成されており、第３の層間絶縁膜６２７には、配線６２４と電気的に接続するコンタクトプラグ６２８が形成されている。
第３の層間絶縁膜６２７上には、コンタクトプラグ６２８と電気的に接続する最上層配線のパワー電極６２９、及び最上層配線のボンディングパッド６３０が形成されている。第３の層間絶縁膜６２７上には、パワー電極６２９を覆うと共にボンディングパッド６３０のワイヤ接触部分を露出するように、パッシベーション膜６３２が形成されている。
このように、従来の半導体装置は、図１１に示すように、厚膜で幅広く形成されたパワー電極６２９と電気的に接続するパワートランジスタ（パワーデバイス）Ｔｒと、半導体基板６０１上に形成された複数のトランジスタＴｒ１，Ｔｒ２（尚、簡略的に図示するために、図１１において２つのトランジスタのみを代表して図示する）とを備えている。
従来の半導体装置によると、図１１に示すように、各絶縁膜６０７，６１５，６２３における配線非形成領域には、ダミーパターン６１１，６１９，６２６が均等に配置されているため、各層間絶縁膜６１２，６２０，６２７に対して行うＣＭＰ時に、配線パターンの密度のバラツキによる応力集中の発生を緩和することができる。
一方、パッシベーション膜６３２上には配線が形成されないためにパッシベーション膜６３２に対して行うＣＭＰの必要性が低いこと、及びパッシベーション膜６３２に対してＣＭＰを行うと製造コストが増大すること等の理由により、パッシベーション膜６３２に対してＣＭＰを行わないため、図１０及び図１１に示すように、最上層配線のダミーパターンは形成されない。
特開２００６−１４０３２６号公報
しかしながら、従来の半導体装置では、以下に示す問題がある。従来の半導体装置の問題点について、図１２及び図１３を参照しながら説明する。図１２は、従来の半導体装置におけるトランジスタＴｒ１，Ｔｒ２の構造について示す拡大平面図である。図１３は、ゲート・ソース間電圧ＶGS とドレイン電流ＩD ，ＩD ’との関係について示す図である。
図１２に示すように、トランジスタＴｒ１は、半導体基板（図示せず）上に形成されたゲート電極６０２ａと、半導体基板におけるゲート電極６０２ａの側方下に位置する領域に形成されたソース・ドレイン領域６０３ａとを有している。同様に、トランジスタＴｒ２は、半導体基板上に形成されたゲート電極６０２ｂと、半導体基板におけるゲート電極６０２ｂの側方下に位置する領域に形成されたソース・ドレイン領域６０３ｂとを有している。
ここで、最上層配線のパワー電極６２９は各絶縁膜６０７，６１５，６２３に形成された配線と比較して厚膜で幅広く形成されているため、パワー電極６２９による熱応力は配線による熱応力と比較して大きく、パワー電極６２９による熱応力がトランジスタに及ぼす影響は、配線による熱応力がトランジスタに及ぼす影響よりも大きい。特に、パワー電極６２９を構成する材料としてＣｕを用いると共に、配線を構成する材料としてＡｌを用いた場合、パワー電極６２９による熱応力は配線による熱応力と比較して顕著に大きくなり、パワー電極６２９による熱応力がトランジスタに及ぼす影響を無視することができなくなる。
パワー電極６２９による熱応力がトランジスタに及ぼす影響について以下に説明する。
図１２に示すように、トランジスタＴｒ１はトランジスタＴｒ２と比較してパワー電極６２９に近いため、トランジスタＴｒ１が受けるパワー電極６２９による熱応力σ1 の大きさは、トランジスタＴｒ２が受けるパワー電極６２９による熱応力σ2 の大きさよりも大きい。そのため、ゲート電極６０２ａのゲート長が熱応力σ1 を受けて変化する変化量ΔＬ1 は、ゲート電極６０２ｂのゲート長が熱応力σ2 を受けて変化する変化量ΔＬ2 よりも大きい。
ここで、各ゲート電極６０２ａ，６０２ｂの設計ゲート長をＬ，各ゲート電極６０２ａ，６０２ｂの設計ゲート幅をＷとすると、パワー電極６２９による熱応力σ1 ，σ2 を受けた後のトランジスタＴｒ１，Ｔｒ２のゲート長Ｌ1 ，Ｌ2 は、
Ｌ1 ＝Ｌ＋ΔＬ1
Ｌ2 ＝Ｌ＋ΔＬ2
となる。
このように、各トランジスタが受けるパワー電極６２９による熱応力の大きさは、パワー電極６２９からの各トランジスタの距離に応じて変化し、パワー電極６２９に近いトランジスタほど、パワー電極６２９による熱応力の影響を大きく受けて、トランジスタのゲート長が設計ゲート長Ｌから大きく外れる。
ここで、ドレイン電流をＩD ，電子（又は正孔）の移動度をμ，単位面積当たりのゲート容量をＣOX ，ゲート幅をＷ，ゲート長をＬ，ゲート・ソース間電圧をＶGS ，閾値電圧をＶth とすると、ドレイン電流ＩD は、下記に示す[数１]で表される。
Figure 2008135496
[数１]に基づいて、縦軸にドレイン電流ＩD をプロットし、横軸にゲート・ソース間電圧ＶGS をプロットすると、図１３に示す曲線Ａが得られる。
また、ここで、ゲート長Ｌがパワー電極による熱応力を受けて変化した変化量をΔＬとすると、変化後のドレイン電流ＩD ’は、下記に示す[数２]で表される。
Figure 2008135496
例えばΔＬが０よりも大きい場合、[数２]に基づいて、上記と同様に、縦軸にドレイン電流ＩD ’をプロットし、横軸にゲート・ソース間電圧ＶGS をプロットすると、図１３に示す曲線Ｂが得られる。
図１３に示すように、変化後のドレイン電流ＩD ’を示す曲線Ｂは、設計上のドレイン電流ＩD を示す曲線Ａよりも右側にシフトし、変化後のドレイン電流ＩD ’の大きさは、設計上のドレイン電流ＩD の大きさと比較して小さくなる。
このように、各トランジスタが受けるパワー電極による熱応力の大きさは、パワー電極からの各トランジスタの距離に応じて異なるため、パワー電極に近いトランジスタほど、トランジスタ特性が設計トランジスタ特性から大きく外れる。そのため、各トランジスタは均一のトランジスタ特性を有するように設計されるにも拘わらず、各トランジスタのトランジスタ特性にバラツキが生じるという問題がある。
上記の説明では、図１２に示すように、各トランジスタＴｒ１，Ｔｒ２に対して、ゲート長方向にパワー電極６２９による熱応力σ1 ，σ2 が印加された場合を具体例に挙げて説明したが、これに対し、各トランジスタに対して、ゲート幅方向にパワー電極による熱応力が印加された場合についても上記と同様の問題がある。すなわち、パワー電極に近いトランジスタほど、パワー電極による熱応力の影響を大きく受けて、トランジスタのゲート幅が設計ゲート幅から大きく外れるため、トランジスタ特性が設計トランジスタ特性から大きく外れる。そのため、各トランジスタは均一のトランジスタ特性を有するように設計されるにも拘わらず、各トランジスタのトランジスタ特性にバラツキが生じるという問題がある。
前記に鑑み、本発明の目的は、厚膜の最上層配線を備えた半導体装置において、各トランジスタのトランジスタ特性にバラツキが生じることを防止することである。
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板に形成されたパワーデバイスと、半導体基板に形成された複数のトランジスタと、半導体基板上にパワーデバイス及び複数のトランジスタを覆うように形成された第１の絶縁膜と、第１の絶縁膜上に形成され、第２の絶縁膜と、第２の絶縁膜中に形成された配線と、第２の絶縁膜中における配線が存在していない領域に形成されたダミーパターンとからなる配線層と、配線層上に形成され、パワーデバイスと電気的に接続する最上層配線のパワー電極と、配線層上における最上層配線が存在していない領域に均等に形成された最上層ダミーパターンとを備えていることを特徴とする。
本発明に係る半導体装置によると、配線層上における最上層配線が存在していない領域に最上層ダミーパターンを均等に設けることにより、半導体基板に形成された複数のトランジスタのうち、特に最上層配線が存在していない領域に位置するトランジスタに対して最上層ダミーパターンによる熱応力を均等に印加することができる一方、特に最上層配線が存在している領域に位置するトランジスタに対して最上層配線による熱応力が印加されるので、各トランジスタに対して熱応力を均等に印加することができる。そのため、各トランジスタが熱応力の影響を受けて各トランジスタのトランジスタ特性が変動することがあっても、各トランジスタのトランジスタ特性を均等に変動させることができるので、各トランジスタのトランジスタ特性にバラツキが生じることを防止することができる。
本発明に係る半導体装置において、最上層配線の膜厚は、配線の膜厚よりも大きいことが好ましく、具体的には例えば、最上層配線の膜厚は、配線の膜厚の３倍以上であることが好ましい。
このように、最上層配線のパワー電極の膜厚が配線の膜厚よりも大きい場合、パワー電極による熱応力が各トランジスタに及ぼす影響が大きいため、本発明を効果的に適用することができる。
本発明に係る半導体装置において、最上層配線を構成する材料はＣｕであることが好ましい。
このように、最上層配線のパワー電極を構成する材料がＣｕである場合、パワー電極による熱応力が各トランジスタに及ぼす影響が比較的大きいため、本発明を効果的に適用することができる。
本発明に係る半導体装置において、パワー電極にはスリットが設けられていることが好ましい。
このようにすると、パワー電極にスリットを設けることにより、半導体基板に形成された複数のトランジスタのうち、特にパワー電極下に位置するトランジスタに対してパワー電極による熱応力を均等に印加することができるので、各トランジスタに対して熱応力をより均等に印加することができる。
本発明に係る半導体装置において、配線層上に形成された最上層配線のボンディングパッドをさらに備えていることが好ましい。
また、本発明に係る半導体装置において、ボンディングパッドにはスリットが設けられていることが好ましい。
このようにすると、ボンディングパッドにスリットを設けることにより、半導体基板に形成された複数のトランジスタのうち、特にボンディングパッド下に位置するトランジスタに対してボンディングパッドによる熱応力を均等に印加することができるので、各トランジスタに対して熱応力をより一層均等に印加することができる。
本発明に係る半導体装置において、ダミーパターンは、第２の絶縁膜における配線が存在していない領域のうち、ボンディングパッド下に位置する領域以外の領域に均等に配置されていることが好ましい。
このようにすると、ボンディングパッドと半導体基板間の寄生容量の、ボンディングパッド下に位置するダミーパターンによる増加を、低減することができる。
本発明に係る半導体装置において、配線層上に形成された最上層配線のテスト用モニターパッドをさらに備え、テスト用モニターパッドは、最上層ダミーパターンと識別可能に配置されていることが好ましく、例えば、テスト用モニターパッドの形状は、最上層ダミーパターンの形状とは異なる形状であることが好ましい。
このようにすると、最上層ダミーパターンとテスト用モニターパッドとを容易に識別することができる。
以上説明したように、本発明に係る半導体装置によると、配線層上における最上層配線が存在していない領域に最上層ダミーパターンを均等に設けることにより、半導体基板に形成された複数のトランジスタのうち、特に最上層配線が存在していない領域に位置するトランジスタに対して最上層ダミーパターンによる熱応力を均等に印加することができる一方、特に最上層配線が存在している領域に位置するトランジスタに対して最上層配線による熱応力が印加されるので、各トランジスタに対して熱応力を均等に印加することができる。そのため、各トランジスタが熱応力の影響を受けて各トランジスタのトランジスタ特性が変動することがあっても、各トランジスタのトランジスタ特性を均等に変動させることができるので、各トランジスタのトランジスタ特性にバラツキが生じることを防止することができる。
以下に、本発明の一実施形態について、図面を参照しながら説明する。
以下に、本発明の一実施形態に係る半導体装置について、図１を参照しながら説明する。図１は、本発明の一実施形態に係る半導体装置の構造について示す平面図である。また、図２は、本発明の一実施形態に係る半導体装置の構造について示す拡大断面図であって、具体的には、図１に示すII−II線における断面図である。
図１に示すように、半導体チップ１００上には、最上層配線のパワー電極１２９が厚膜で幅広く形成されており、パワー電極１２９には、スリット１２９ｓが縦横に整列するように設けられている。また、半導体チップ１００上の周縁部には、最上層配線のボンディングパッド１３０が形成されている。半導体チップ１００上における最上層配線１２９，１３０が存在していない領域には、所望の形状を有する最上層ダミーパターン１３１が均等に配置されている。
図２に示すように、半導体基板１０１上には、ゲート電極１０２，１０２ａ，１０２ｂが形成されており、半導体基板１０１におけるゲート電極１０２，１０２ａ，１０２ｂの側方下に位置する領域には、ソース・ドレイン領域１０３，１０３ａ，１０３ｂが形成されている。
半導体基板１０１上には、ゲート電極１０２，１０２ａ，１０２ｂを覆うように、絶縁膜１０４が形成されており、絶縁膜１０４には、ソース・ドレイン領域１０３と電気的に接続するコンタクトプラグ１０５、及びゲート電極１０２と電気的に接続するコンタクトプラグ１０６が形成されている。
絶縁膜１０４上には、第１の絶縁膜１０７と、配線１０８，１０９，１１０と、第１のダミーパターン１１１とからなる第１の配線層が形成されている。具体的には、図２に示すように、第１の絶縁膜１０７には、コンタクトプラグ１０５と電気的に接続する配線１０８、コンタクトプラグ１０６と電気的に接続する配線１０９、及び内部回路（図示せず）と電気的に接続する配線１１０が形成されている。ここで、各配線１０８，１０９，１１０を構成する材料として例えばＡｌが用いられてる。また、第１の絶縁膜１０７における配線非形成領域（すなわち、第１の絶縁膜１０７における配線１０８，１０９，１１０が存在していない領域）には、Ａｌからなる第１のダミーパターン１１１が均等に配置されている。
第１の配線層上には、例えばＳｉＯ2 からなる第１の層間絶縁膜１１２が形成されており、第１の層間絶縁膜１１２には、配線１０８と電気的に接続するコンタクトプラグ１１３、及び配線１１０と電気的に接続するコンタクトプラグ１１４が形成されている。
第１の層間絶縁膜１１２上には、第２の絶縁膜１１５と、配線１１６，１１７，１１８と、第２のダミーパターン１１９とからなる第２の配線層が形成されている。具体的には、図２に示すように、第２の絶縁膜１１５には、コンタクトプラグ１１３と電気的に接続する配線１１６、コンタクトプラグ１１４と電気的に接続する配線１１７、及び内部回路（図示せず）と電気的に接続する配線１１８が形成されている。ここで、各配線１１６，１１７，１１８を構成する材料として例えばＡｌが用いられている。また、第２の絶縁膜１１５における配線非形成領域（すなわち、第２の絶縁膜１１５における配線１１６，１１７，１１８が存在していない領域）には、Ａｌからなる第２のダミーパターン１１９が均等に配置されている。
第２の配線層上には、例えばＳｉＯ2 からなる第２の層間絶縁膜１２０が形成されており、第２の層間絶縁膜１２０には、配線１１６と電気的に接続するコンタクトプラグ１２１、及び配線１１８と電気的に接続するコンタクトプラグ１２２が形成されている。
第２の層間絶縁膜１２０上には、第３の絶縁膜１２３と、配線１２４，１２５と、第３のダミーパターン１２６とからなる第３の配線層が形成されている。具体的には、図２に示すように、第３の絶縁膜１２３には、コンタクトプラグ１２１と電気的に接続する配線１２４、及びコンタクトプラグ１２２と電気的に接続する配線１２５が形成されている。ここで、各配線１２４，１２５を構成する材料として例えばＡｌが用いられている。また、第３の絶縁膜１２３における配線非形成領域（すなわち、第３の絶縁膜１２３における配線１２４，１２５が存在していない領域）には、Ａｌからなる第３のダミーパターン１２６が均等に配置されている。
第３の配線層上には、例えばＳｉＯ2 からなる第３の層間絶縁膜１２７が形成されており、第３の層間絶縁膜１２７には、配線１２４と電気的に接続するコンタクトプラグ１２８が形成されている。
第３の層間絶縁膜１２７上には、コンタクトプラグ１２８と電気的に接続し例えばＣｕからなる最上層配線のパワー電極１２９、及び例えばＣｕからなる最上層配線のボンディングパッド１３０が形成されている。パワー電極１２９には、縦横に整列するスリット１２９ｓが設けられている。ここで、最上層配線１２９，１３０の膜厚は、各絶縁膜１０７，１１５，１２３に形成された配線の膜厚の例えば３倍である。また、第３の層間絶縁膜１２７上における最上層配線非形成領域（すなわち、第３の層間絶縁膜１２７上における最上層配線１２９，１３０が存在していない領域）には、Ｃｕからなる最上層ダミーパターン１３１が均等に配置されている。
第３の層間絶縁膜１２７上には、パワー電極１２９及び最上層ダミーパターン１３１を覆うと共にボンディングパッド１３０のワイヤ接触部分を露出するように、例えばＳｉ−Ｎ結合を含むパッシベーション膜１３２が形成されている。
本実施形態によると、第３の層間絶縁膜１２７上における最上層配線のパワー電極１２９が存在していない領域に最上層ダミーパターン１３１を均等に設けることにより、半導体基板１０１に形成された複数のトランジスタのうち、特にパワー電極１２９が存在していない領域に位置するトランジスタに対して最上層ダミーパターン１３１による熱応力を均等に印加することができる一方、特にパワー電極１２９が存在している領域に位置するトランジスタに対してパワー電極１２９による熱応力が印加されるので、各トランジスタに対して熱応力を均等に印加することができる。加えて、パワー電極１２９にスリット１２９ｓを設けることにより、半導体基板１０１に形成された複数のトランジスタのうち、特にパワー電極１２９下に位置するトランジスタに対してパワー電極１２９による熱応力を均等に印加することができるので、各トランジスタに対して熱応力をより均等に印加することができる。
すなわち、従来では、パワー電極６２９に比較的近いトランジスタＴｒ１が受ける応力は、パワー電極６２９に比較的遠いトランジスタＴｒ２が受ける応力よりも大きいのに対し、本実施形態では、パワー電極１２９に比較的近いトランジスタＴｒ１が受ける応力と、パワー電極１２９に比較的遠いトランジスタＴｒ２が受ける応力とを均等にすることができる。
そのため、本実施形態において、各トランジスタが熱応力の影響を受けて、各トランジスタのトランジスタ特性が変動することがあっても、各トランジスタのトランジスタ特性を均等に変動させることができるので、各トランジスタのトランジスタ特性にバラツキが生じることを防止することができる。
また、本実施形態によると、以下に示す更なる効果を得ることができる。
ここで、従来では、最上層配線のダミーパターンは形成されないため、パッシベーション膜６３２には、パワー電極６２９の有無による段差、及びボンディングパッド６３０の有無による段差が大きく生じる。そのため、パッシベーション膜６３２上に形成され例えば樹脂からなるパッケージ（図示せず）の熱膨張又は熱収縮による応力（パッシベーション膜６３２の熱膨張係数とパッケージの熱膨張係数との差に起因して発生する熱応力）が、パッシベーション膜６３２における最上層配線６２９，６３０の有無による段差のエッジ部に集中するため、パッシベーション膜６３２又は各層間絶縁膜６２７，６２０，６１２にクラックが発生し、各配線間のショートを引き起こすおそれがある。
これに対して、本実施形態では、第３の層間絶縁膜１２７上における最上層配線非形成領域に、最上層配線のダミーパターン１３１を均等に設けることにより、パッシベーション膜１３２に最上層ダミーパターン１３１の有無による段差（図示せず）を新たに設けることができる。そのため、パッケージの熱膨張又は熱収縮による応力を、パッシベーション膜１３２における最上層ダミーパターン１３１の有無による段差のエッジ部に分散させることができるため、各配線間のショートを防止することができる。加えて、本実施形態では、パワー電極１２９にスリット１２９ｓを設けることにより、パッシベーション膜１３２にスリット１２９ｓの有無による段差（図示せず）を新たに設けることができる。そのため、パッケージの熱膨張又は熱収縮による応力を、パッシベーション膜１３２におけるスリット１２９ｓの有無による段差のエッジ部にも分散させることができるため、各配線間のショートをより一層防止することができる。
また、ここで、従来では、最上層配線６２９，６３０の熱膨張係数とパッシベーション膜６３２の熱膨張係数との差に起因して発生する熱応力が、最上層配線６２９，６３０のエッジ部に集中するため、パッシベーション膜６３２又は各層間絶縁膜６２７，６２０，６１２にクラックが発生し、各配線間のショートを引き起こすおそれがある。特に、パワー電極６２９には大電流が流れるため、パワー電極６２９領域は発熱し温度が上昇するため、パワー電極６２９のエッジ部に熱応力がさらに集中するというおそれがある。
これに対して、本実施形態では、第３の層間絶縁膜１２７上における最上層配線非形成領域に最上層ダミーパターン１３１を均等に設けることにより、最上層ダミーパターン１３１のエッジ部に熱応力を分散させることができるため、各配線間のショートを防止することができる。加えて、本実施形態では、パワー電極１２９にスリット１２９ｓを設けることにより、パワー電極１２９のエッジ部を更に設けることができるため、更に設けたパワー電極１２９のエッジ部にも熱応力を分散させることができるため、各配線間のショートをより一層防止することができる。
尚、熱応力σは、ヤング率をＥ，ポアソン比をν，温度をＴ1 ,Ｔ2 ，熱膨張係数をα1 ,α2 とすると、下記に示す[数３]で表わされる。
Figure 2008135496
また、本実施形態に係る半導体装置を構成する各構成要素の熱膨張係数は、例えば以下に示す通りである。
樹脂からなるパッケージの熱膨張係数＝９．０×１０-6／℃程度
Ｓｉ−Ｎ結合を含むパッシベーション膜の熱膨張係数＝２．２×１０-6／℃程度
Ｃｕからなる最上層配線の熱膨張係数＝１６．５×１０-6／℃程度
Ａｌからなる配線の熱膨張係数＝２３×１０-6／℃程度
ＳｉＯ2 からなる層間絶縁膜の熱膨張係数＝０．６×１０-6〜０．９×１０-6／℃程度
尚、本実施形態では、スリット１２９ｓを設けたパワー電極１２９を用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、スリットを設けないパワー電極を用いても良い。
−第１の変形例−
本実施形態では、スリットを設けたパワー電極として、図１に示すように、縦横に整列するようにスリット１２９ｓを設けたパワー電極１２９を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
以下に、スリットを設けたパワー電極のその他の具体例について、図３を参照しながら説明する。図３は、第１の変形例に係る半導体装置におけるパワー電極の構造について示す平面図である。
図３に示すパワー電極２２９は、パワー電極２２９に対してコ字状に連続するスリット２２９ｓを設けたパワー電極である。
このようにすると、前述の一実施形態と同様の効果を得ることができる。
−第２の変形例−
本実施形態では、スリットを設けないボンディングパッド１３０を用いた場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、スリットを設けたボンディングパッドを用いても良い。
以下に、スリットを設けたボンディングパッドの具体例について、図４を参照しながら説明する。図４は、第２の変形例に係る半導体装置におけるボンディングパッドの構造について示す平面図である。また、図５は、第２の変形例に係る半導体装置におけるボンディングパッド部分の構造について示す断面図である。尚、図５において、前述の一実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。従って、本変形例では、前述の一実施形態と同様の説明は繰り返し行わない。
図４に示すボンディングパッド３３０は、ボンディングパッド３３０に対して縦横に整列するようにスリット３３０ｓを設けたボンディングパッドである。
このようにすると、前述の一実施形態と同様に、第３の層間絶縁膜１２７上における最上層配線非形成領域に最上層ダミーパターン１３１を均等に設けると共に、パワー電極（図示せず）にスリットを設けるため、各トランジスタに対して熱応力をより均等に印加することができる。加えて、ボンディングパッド３３０にスリット３３０ｓを新たに設けることにより、半導体基板１０１に形成された複数のトランジスタのうち、特にボンディングパッド３３０下に位置するトランジスタに対してボンディングパッド３３０による熱応力を均等に印加することができるので、各トランジスタに対して熱応力をより一層均等に印加することができる。そのため、前述の一実施形態と比較して、各トランジスタのトランジスタ特性をより均等に変動させることができる。
加えて、このようにすると、図５に示すように、ボンディングパッド３３０上に、ワイヤ３３３の一部をスリット３３０ｓ内に入れ込んでワイヤ３３３をボンディングすることができるので、ボンディング強度を高め、ワイヤ３３３が外れることによるオープン不良を防止することができる。
−第３の変形例−
本実施形態では、各絶縁膜１０７，１１５，１２３における配線非形成領域の全てに、ダミーパターン１１１，１１９，１２６を均等に設けた半導体装置を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
以下に、各絶縁膜１０７，１１５，１２３における配線非形成領域のうち、ボンディングパッド１３０下に位置する領域を除く領域に、ダミーパターンを均等に設けた半導体装置について、図６を参照しながら説明する。図６は、第３の変形例に係る半導体装置の構造について示す断面図である。尚、図６において、前述の一実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。従って、本変形例では、前述の一実施形態と同様の説明は繰り返し行わない。
図６に示すように、各絶縁膜１０７，１１５，１２３における配線非形成領域のうち、ボンディングパッド１３０下に位置する領域を除く領域には、ダミーパターン４１１，４１９，４２６が均等に配置されている一方、各絶縁膜１０７，１１５，１２３におけるボンディングパッド１３０下に位置する領域には、ダミーパターン４１１，４１９，４２６が配置されていない。
このようにすると、ボンディングパッド１３０と半導体基板１０１間の寄生容量の、ボンディングパッド１３０下に位置するダミーパターンによる増加を、低減することができる。
−第４の変形例−
以下に、テスト用モニターパッドを配置した半導体装置について、図７及び図８を参照しながら説明する。図７は、第４の変形例に係る半導体装置の構造について示す平面図である。図８は、第４の変形例に係る半導体装置におけるテスト用モニターパッド部分の構造について示す拡大断面図であって、具体的には、図７に示すVIII−VIII線における断面図である。尚、図７及び図８において、前述の一実施形態に係る半導体装置と同一の構成要素については、同一の符号を付す。従って、本変形例では、前述の一実施形態と同様の説明は繰り返し行わない。
図７に示すように、半導体チップ１００上おける最上層ダミーパターン１３１形成領域には、テスト用モニターパッド５４３が設けられている。ここで、テスト用モニターパッド５４３は、半導体基板に形成された複数のトランジスタのうち、選択されたトランジスタのトランジスタ特性を評価するために用いられる。
図８に示すように、半導体基板１０１上には、ゲート電極１０２ｘが形成されており、半導体基板１０１におけるゲート電極１０２ｘの側方下に位置する領域には、ソース・ドレイン領域１０３ｘが形成されている。絶縁膜１０４には、ソース・ドレイン領域１０３ｘと電気的に接続するコンタクトプラグ５３４、及びゲート電極１０２ｘと電気的に接続するコンタクトプラグ５３５が形成されている。第１の絶縁膜１０７には、コンタクトプラグ５３４と電気的に接続する配線５３６、及びコンタクトプラグ５３５と電気的に接続する配線５３７が形成されており、第１の層間絶縁膜１１２には、配線５３６と電気的に接続するコンタクトプラグ５３８が形成されている。第２の絶縁膜１１５には、コンタクトプラグ５３８と電気的に接続する配線５３９が形成されており、第２の層間絶縁膜１２０には、配線５３９と電気的に接続するコンタクトプラグ５４０が形成されている。第３の絶縁膜１２３には、コンタクトプラグ５４０と電気的に接続する配線５４１が形成されており、第３の層間絶縁膜１２７には、配線５４１と電気的に接続するコンタクトプラグ５４２が形成されている。第３の層間絶縁膜１２７上には、コンタクトプラグ５４２と電気的に接続するテスト用モニターパッド５４３が形成されている。
このようにして、テスト用モニターパッド５４３は、ゲート電極１０２ｘ及びソース・ドレイン領域１０３ｘを有する被測定トランジスタＴｒｘと電気的に接続している。
ここで、前述の一実施形態において、第３の層間絶縁膜１２７上における矩形状の最上層ダミーパターン１３１形成領域に方形状のテスト用モニターパッド（図示せず）を配置すると、最上層ダミーパターン１３１とテスト用モニターパッドとを区別して、テスト用モニターパッドの位置を識別することが困難になるおそれがある。
しかしながら、図７に示すように、例えば方形状のテスト用モニターパッド５４３の各頂点を矩形状の最上層ダミーパターン１３１の各頂点に対して４５度回転させて配置することで、テスト用モニターバッド５４３の位置を容易に識別することができる。
また、テスト用モニターパッドの形状を最上層ダミーパターン１３１の形状とは異なる形状にすることで、例えば、図９(a) に示すように、テスト用モニターパッド５４３ａの形状を円形にする、図９(b) に示すように、テスト用モニターパッド５４３ｂの形状を６角形にする、及び図９(c) に示すように、テスト用モニターパッド５４３ｃの形状を８角形にすることで、上記と同様に、テスト用モニターパッドの位置を容易に識別することができる。
尚、本発明は上記実施形態及び各変形例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変形して実施することができる。具体的には、最上層ダミーパターン１３１の形状は矩形に限定されるものではなく、円形又は多角形の場合においても上記と同様の効果を得ることができる。また、矩形状の最上層ダミーパターン１３１の配置は、上記に記載の配置に限定されるものではなく、例えば、最上層ダミーパターン１３１の各頂点を矩形状のパワー電極１２９の各頂点に対して４５度回転させて配置した場合においても上記と同様の効果を得ることができる。また、パワー電極のスリット及びボンディングパッドのスリットは上記に記載のスリットに限定されるものではない。また配線層については、上記実施形態及び各変形例では最上層配線下に３層の配線層がある場合を記載しているが、配線層の数はこれに限定されるものではない。
本発明は、厚膜の最上層配線を備えた半導体装置に有用である。
本発明の一実施形態に係る半導体装置の構造について示す平面図である。 本発明の一実施形態に係る半導体装置の構造について示す拡大断面図である。 本発明の第１の変形例に係る半導体装置におけるパワー電極の構造について示す平面図である。 本発明の第２の変形例に係る半導体装置におけるボンディングパッドの構造について示す平面図である。 本発明の第２の変形例に係る半導体装置におけるボンディングパッド部分の構造について示す断面図である。 本発明の第３の変形例に係る半導体装置の構造について示す断面図である。 本発明の第４の変形例に係る半導体装置の構造について示す平面図である。 本発明の第４の変形例に係る半導体装置におけるテスト用モニターパッド部分の構造について示す拡大断面図である。 (a) 〜(c)は、テスト用モニターパッドの形状の具体例について示す平面図である。 従来の半導体装置の構造について示す平面図である。 従来の半導体装置の構造について示す拡大断面図である。 従来の半導体装置におけるトランジスタＴｒ１，Ｔｒ２の構造について示す拡大平面図である。 ゲート・ソース間電圧ＶGS とドレイン電流ＩD ，ＩD ’との関係について示す図である。
符号の説明
１００ 半導体チップ
１０１ 半導体基板
１０２，１０２ａ，１０２ｂ ゲート電極
１０３，１０３ａ，１０３ｂ ソース・ドレイン領域
１０４ 絶縁膜
１０５ コンタクトプラグ
１０６ コンタクトプラグ
１０７ 第１の絶縁膜
１０８ 配線
１０９ 配線
１１０ 配線
１１１ 第１のダミーパターン
１１２ 第１の層間絶縁膜
１１３ コンタクトプラグ
１１４ コンタクトプラグ
１１５ 第２の絶縁膜
１１６ 配線
１１７ 配線
１１８ 配線
１１９ 第２のダミーパターン
１２０ 第２の層間絶縁膜
１２１ コンタクトプラグ
１２２ コンタクトプラグ
１２３ 第３の絶縁膜
１２４ 配線
１２５ 配線
１２６ 第３のダミーパターン
１２７ 第３の層間絶縁膜
１２８ コンタクトプラグ
１２９ パワー電極
１３０ ボンディングパッド
１３１ 最上層ダミーパターン
１３２ パッシベーション膜
１２９ｓ スリット
２２９ パワー電極
２２９ｓ スリット
３３０ ボンディングパッド
３３０ｓ スリット
３３３ ワイヤ
４１１ 第１のダミーパターン
４１９ 第２のダミーパターン
４２６ 第３のダミーパターン
１０２ｘ ゲート電極
１０３ｘ ソース・ドレイン領域
Ｔｒｘ 被測定トランジスタ
５３４ コンタクトプラグ
５３５ コンタクトプラグ
５３６ 配線
５３７ 配線
５３８ コンタクトプラグ
５３９ 配線
５４０ コンタクトプラグ
５４１ 配線
５４２ コンタクトプラグ
５４３ テスト用モニターパッド
５４３ａ，５４３ｂ，５４３ｃ テスト用モニターパッド
６００ 半導体チップ
６０１ 半導体基板
６０２，６０２ａ，６０２ｂ ゲート電極
６０３，６０３ａ，６０３ｂ ソース・ドレイン領域
６０４ 絶縁膜
６０５ コンタクトプラグ
６０６ コンタクトプラグ
６０７ 第１の絶縁膜
６０８ 配線
６０９ 配線
６１０ 配線
６１１ 第１のダミーパターン
６１２ 第１の層間絶縁膜
６１３ コンタクトプラグ
６１４ コンタクトプラグ
６１５ 第２の絶縁膜
６１６ 配線
６１７ 配線
６１８ 配線
６１９ 第２のダミーパターン
６２０ 第２の層間絶縁膜
６２１ コンタクトプラグ
６２２ コンタクトプラグ
６２３ 第３の絶縁膜
６２４ 配線
６２５ 配線
６２６ 第３のダミーパターン
６２７ 第３の層間絶縁膜
６２８ コンタクトプラグ
６２９ パワー電極
６３０ ボンディングパッド
６３２ パッシベーション膜

Claims (10)

  1. 半導体基板に形成されたパワーデバイスと、
    前記半導体基板に形成された複数のトランジスタと、
    前記半導体基板上に前記パワーデバイス及び前記複数のトランジスタを覆うように形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成され、第２の絶縁膜と、前記第２の絶縁膜中に形成された配線と、前記第２の絶縁膜中における前記配線が存在していない領域に形成されたダミーパターンとからなる配線層と、
    前記配線層上に形成され、前記パワーデバイスと電気的に接続する最上層配線のパワー電極と、
    前記配線層上における前記最上層配線が存在していない領域に均等に形成された最上層ダミーパターンとを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記最上層配線の膜厚は、前記配線の膜厚よりも大きいことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記最上層配線の膜厚は、前記配線の膜厚の３倍以上であることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記最上層配線を構成する材料はＣｕであることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記パワー電極にはスリットが設けられていることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記配線層上に形成された最上層配線のボンディングパッドをさらに備えていることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記ボンディングパッドにはスリットが設けられていることを特徴とする半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記ダミーパターンは、前記第２の絶縁膜における前記配線が存在していない領域のうち、前記ボンディングパッド下に位置する領域以外の領域に均等に配置されていることを特徴とする半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記配線層上に形成された最上層配線のテスト用モニターパッドをさらに備え、
    前記テスト用モニターパッドは、前記最上層ダミーパターンと識別可能に配置されていることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記テスト用モニターパッドの形状は、前記最上層ダミーパターンの形状とは異なる形状であることを特徴とする半導体装置。
JP2006319600A 2006-11-28 2006-11-28 半導体装置 Pending JP2008135496A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006319600A JP2008135496A (ja) 2006-11-28 2006-11-28 半導体装置
CNA2007101864970A CN101192607A (zh) 2006-11-28 2007-11-22 半导体装置
TW096145017A TW200824006A (en) 2006-11-28 2007-11-27 Semiconductor device
US11/945,637 US20080121881A1 (en) 2006-11-28 2007-11-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319600A JP2008135496A (ja) 2006-11-28 2006-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2008135496A true JP2008135496A (ja) 2008-06-12

Family

ID=39462713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319600A Pending JP2008135496A (ja) 2006-11-28 2006-11-28 半導体装置

Country Status (4)

Country Link
US (1) US20080121881A1 (ja)
JP (1) JP2008135496A (ja)
CN (1) CN101192607A (ja)
TW (1) TW200824006A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680681B2 (en) * 2011-08-26 2014-03-25 Globalfoundries Inc. Bond pad configurations for controlling semiconductor chip package interactions
US8736071B2 (en) 2011-10-31 2014-05-27 Freescale Semiconductor, Inc. Semiconductor device with vias on a bridge connecting two buses
US8941242B2 (en) * 2011-12-07 2015-01-27 Freescale Semiconductor, Inc. Method of protecting against via failure and structure therefor
KR20140030682A (ko) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 표시 장치 및 마더 기판
JP6044260B2 (ja) * 2012-10-22 2016-12-14 富士通セミコンダクター株式会社 半導体ウェハ及び半導体装置の製造方法
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
DE112019005134B4 (de) 2018-12-04 2024-08-01 Hitachi Astemo, Ltd. Halbleitergerät und dieses verwendendes fahrzeugmontiertes elektronisches Steuergerät

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101192607A (zh) 2008-06-04
US20080121881A1 (en) 2008-05-29
TW200824006A (en) 2008-06-01

Similar Documents

Publication Publication Date Title
JP2008135496A (ja) 半導体装置
CN100385666C (zh) 带有内置单片温度传感器的集成电路器件
JP2012256787A (ja) 半導体装置及び半導体装置の製造方法
US9041160B2 (en) Semiconductor integrated circuit device
KR20090046993A (ko) 반도체 소자 및 그 제조 방법
JP4970787B2 (ja) 半導体装置
CN100394588C (zh) 带有内置单片温度传感器的集成电路器件
US10090215B2 (en) System and method for dual-region singulation
JP6231279B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
US11894279B2 (en) Semiconductor stress monitoring structure and semiconductor chip
JP2004207509A (ja) 半導体装置及びその製造方法
JP4777899B2 (ja) 半導体装置
US20060071284A1 (en) Easily crack checkable semiconductor device
JP2007173419A (ja) 半導体装置
JP2003218114A (ja) 半導体装置及びその製造方法
US20090014717A1 (en) Test ic structure
JP3763664B2 (ja) テスト回路
JP2008066440A (ja) 半導体装置およびその製造方法
JP5027605B2 (ja) 半導体装置
TW202036853A (zh) 半導體記憶裝置及其製造方法
JP2006120896A (ja) 半導体ウエハ、半導体装置および半導体装置の製造方法
JP4904701B2 (ja) 半導体装置の製造方法及び半導体装置
US10923422B2 (en) Semiconductor device
JP2005064218A (ja) 半導体装置