JP2007311372A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007311372A
JP2007311372A JP2006135902A JP2006135902A JP2007311372A JP 2007311372 A JP2007311372 A JP 2007311372A JP 2006135902 A JP2006135902 A JP 2006135902A JP 2006135902 A JP2006135902 A JP 2006135902A JP 2007311372 A JP2007311372 A JP 2007311372A
Authority
JP
Japan
Prior art keywords
insulating film
fuse
melting point
conductive film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006135902A
Other languages
English (en)
Inventor
Shusuke Iwadate
秀典 岩舘
Tomohiro Matsunaga
朋弘 松永
Hideji Tsujino
秀治 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006135902A priority Critical patent/JP2007311372A/ja
Publication of JP2007311372A publication Critical patent/JP2007311372A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】安定して溶断することが可能な導電膜ヒューズを備える半導体装置及びその製造方法を提供することを目的とする。
【解決手段】フィールド絶縁膜上に形成された導電膜ヒューズ上に導電膜ヒューズの融点よりも高い高融点絶縁膜が形成され、導電膜ヒューズの被溶断部上には高融点絶縁膜除去部が形成され、高融点絶縁膜よりも融点の低い上部絶縁膜が高融点絶縁膜除去部を介して導電膜ヒューズと接するようにして高融点絶縁膜上に形成されている。
【選択図】図１

Description

本発明は、ヒューズを備える半導体装置及びその製造方法構造に関し、特に安定して溶断することが可能な導電膜ヒューズに関する。
半導体集積回路装置においては、機能変更及び不良救済等の目的により冗長回路が備えられ、これら冗長回路の切り離しには、大電流を流すことによって容易に溶断することが可能な導電膜よりなるヒューズが用いられている。
導電膜ヒューズにおいて現在最も多く用いられているのは、多結晶シリコン膜を溶断材料に用いた多結晶シリコン・ヒューズである。多結晶シリコン・ヒューズはオペアンプ等のゲインを調整するために設けられた帰還抵抗を調整する際等に多く用いられるが、このようなアナログ回路においては、特に溶断部に生ずる微少な電流リークが回路の性能に大きな影響を及ぼすので、溶断部の絶縁性が優れ、且つ信頼性の高い多結晶シリコン・ヒューズの開発が要望されている。
多結晶シリコン・ヒューズの溶断メカニズムは次のように説明される。電圧を印加して溶断させる場合、印加電圧の上昇に伴い多結晶シリコン・ヒューズの溶断部が発熱して多結晶シリコンの融点（１６８７°Ｋ）まで到達する。多結晶シリコンが融点に達すると急激に抵抗値が低下して多結晶シリコン・ヒューズの抵抗値で決定する電流が流れる。この時、溶断部の抵抗値は０Ω程度になるため、多結晶シリコンの自己発熱は停止し、その時点で温度上昇も停止する。この時、多結晶シリコン・ヒューズに隣接する膜も一緒に溶け、隣接膜より酸素が供給されて多結晶シリコンはＳｉｘＯｙとなる。ＳｉｘＯｙは高温では導電性を持つため、温度が低下するまで一定の電流が流れる。この時点ではヒューズの溶断部は溶けて底面積が増大しているため、フィールド絶縁膜側への放熱が発熱を上回り、再度融解することはない。印加電圧が０Ｖになるとヒューズの温度は急激に低下して高熱のＳｉｘＯｙが冷却されるため、熱的歪みに起因するクラックが溶断部に入りヒューズは電気的にＯＦＦ状態となる。クラックが入らない場合は常温状態でのＳｉｘＯｙの電気伝導度で決まる微小リーク電流が流れる。規定値以下であれば、書き込み良好となる。この時のダメージが大きい場合にはヒューズ下部のフィールド絶縁膜にクラックが生じる。
そこで、このような溶断部ダメージを防止した多結晶シリコン・ヒューズの構造が提案されており、特に溶断部を開口する構造の多結晶シリコン・ヒューズにおいて、窒化シリコン膜を選択的にヒューズ直下に配設することにより、ヒューズ溶断用開口部形成時等のエッチング処理によってヒューズの被溶断部付近のフィールド絶縁膜の膜減りを防ぎ、このことによってヒューズ溶断部に生ずる耐圧劣化やリーク電流を防止する構造が提案されている（例えば、特許文献１を参照）。
特公平７−３８４１３号公報（第１図）
しかしながら、従来例のような構造の導電膜ヒューズでは溶断部で生ずるフィールド絶縁膜のクラックに対する対策は可能となるが、ヒューズ溶断部の位置をコントロールすることはできない。
導電膜ヒューズを溶断する場合、理想的にはヒューズの中央部で溶断することが好ましいが、大電流を流して導電膜ヒューズを溶断させる場合、溶断する位置をコントロールすることは困難である。溶断部が電気的にＯＦＦ状態となり、ヒューズとして正常に書き込みが行われていたとしても、ヒューズ端に位置するコンタクト部付近でヒューズが溶断した場合は、コンタクト部の金属と溶断部の導電膜間に電気的な経路が形成されてしまうため、結果として書き込み不良となってしまう。
本発明は、上記従来の問題点を解決するもので、導電膜ヒューズの溶断部の位置を任意の場所に設定することによって、安定して溶断することが可能な導電膜ヒューズを備える半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するため、本発明に係る半導体装置は、半導体基板に形成されたフィールド絶縁膜と、前記フィールド絶縁膜上に形成された導電膜ヒューズと、前記導電膜ヒューズ上に形成された導電膜ヒューズよりも融点が高く、前記導電膜ヒューズ溶断部上部の一部を除去した高融点絶縁膜と、前記高融点絶縁膜除去部を介して前記導電膜ヒューズ溶断部と接する前記高融点絶縁膜よりも融点の低い上部絶縁膜とを備える。
本発明に係る半導体装置によれば、導電膜ヒューズ溶断部を覆う絶縁膜の融点が導電膜の融点よりも高いために、導電膜が融点に達しても高融点絶縁膜に覆われている部分では溶断が進行せず、高融点絶縁膜が除去された部位で選択的にヒューズが溶断される。
また、本発明に係る半導体装置は、半導体基板に形成されたフィールド絶縁膜と、前記フィールド絶縁膜上に形成された導電膜よりも融点が高い高融点絶縁膜と、前記高融点絶縁膜上に形成された導電膜ヒューズと、前記導電膜ヒューズ上に形成された導電膜よりも融点が高く前記導電膜ヒューズ溶断部上部の一部を除去した高融点絶縁膜と、前記高融点絶縁膜除去部を介して前記導電膜ヒューズ溶断部と接する前記高融点絶縁膜よりも融点の低い上部絶縁膜とを備える。
本発明に係る半導体装置によれば、導電膜ヒューズ溶断部を覆う絶縁膜の融点が導電膜の融点よりも高いために、導電膜が融点に達しても高融点絶縁膜に覆われている部分では溶断が進行せず、高融点絶縁膜が除去された部位で選択的にヒューズが溶断され、且つ、導電膜ヒューズ下は高融点絶縁膜で覆われているためにヒューズ溶断時のフィールド絶縁膜へのダメージを防ぐことができる。
上記半導体装置において、前記高融点絶縁膜は窒化シリコンからなることが好ましい。
上記半導体装置において、前記導電膜は多結晶シリコンからなることが好ましい。
次に、本発明に係る半導体装置の製造方法は、半導体基板上にフィールド絶縁膜を形成する工程と、前記フィールド絶縁膜上に導電膜でヒューズを形成する工程と、前記導電膜ヒューズを覆って前記導電膜ヒューズの融点よりも高融点の絶縁膜を形成する工程と、前記導電膜ヒューズ上の前記高融点絶縁膜の一部を除去する工程と、前記高融点絶縁膜を覆って前記高融点絶縁膜の融点よりも融点の低い上部絶縁膜を形成する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法によれば、導電膜ヒューズ上部は導電膜の融点よりも高い融点の絶縁膜で覆われているために、導電膜が融点に達しても高融点絶縁膜で覆われている部位では溶断が進まず、ヒューズ上部に形成された高融点絶縁膜除去部にて溶断が選択的に進行する。
また、本発明に係る半導体装置の製造方法は、半導体基板上にフィールド絶縁膜を形成する工程と、前記フィールド絶縁膜上に導電膜の融点よりも融点の高い高融点絶縁膜を形成する工程と、前記高融点絶縁膜状に導電膜でヒューズを形成する工程と、前記導電膜ヒューズを覆って前記導電膜ヒューズの融点よりも高融点の絶縁膜を形成する工程と、前記導電膜ヒューズ上の前記高融点絶縁膜の一部を除去する工程と、前記高融点絶縁膜を覆って前記高融点絶縁膜の融点よりも融点の低い上部絶縁膜を形成する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法によれば、導電膜ヒューズ上部は導電膜の融点よりも高い融点の絶縁膜で覆われているために、導電膜が融点に達しても高融点絶縁膜で覆われている部位では溶断が進まず、ヒューズ上部に形成された高融点絶縁膜除去部にて溶断が選択的に進行し、且つ、ヒューズ下も高融点絶縁膜で覆われているために、フィールド絶縁膜に与えるヒューズ溶断時のダメージを防ぐことができる。
上記の半導体装置の製造方法において、前記高融点絶縁膜を形成する工程は、窒化シリコンで処理することが好ましい。
上記の半導体装置の製造方法において、導電膜を形成する工程は、多結晶シリコンで処理することが好ましい。
本発明に係る半導体装置及びその製造方法によると、大電流を流して溶断させる導電膜ヒューズにおいて、導電膜ヒューズの溶断部の位置を任意の場所に設定することが可能であり、安定して溶断することが可能な導電膜ヒューズを実現することができる。
以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態における、導電膜ヒューズを備える半導体装置の断面図である。図２は図１におけるＡ−ＡＡ部の半導体装置の平面図である。
図１において、半導体基板１上に形成されたフィールド絶縁膜２上に導電膜からなるヒューズ３が形成されている。導電膜ヒューズ３上は導電膜ヒューズ３の融点よりも高融点の高融点絶縁膜４で覆われている。導電膜ヒューズ３は、被溶断部と被溶断部端に位置するコンタクト部からなるが、高融点絶縁膜４は導電膜ヒューズ３の被溶断部上に除去部５が形成されている。高融点絶縁膜４上には上部絶縁膜６が形成されているが、上部絶縁膜６の融点は高融点絶縁膜４の融点よりも低く、且つ、高融点絶縁膜除去部５を介して上部絶縁膜６は導電膜ヒューズ３と接している。
次に、図３は本実施形態における、導電膜ヒューズを備える半導体装置の製造方法の各工程を示す断面図である。
先ず、図３（ａ）に示すように、半導体基板１表面にフィールド絶縁膜２を形成する。
次に、図３（ｂ）に示すように、フィールド絶縁膜２上に導電膜を堆積した後にフォトレジストにてパターニングを行い、ドライエッチすることによって所定の位置に導電膜ヒューズ３を形成する。
次に、図３（ｃ）に示すように、導電膜ヒューズ３上に導電膜ヒューズ３の融点よりも高融点の高融点絶縁膜４を堆積した後にフォトレジストにてパターニングを行い、導電膜ヒューズ３の被溶断部の所定の位置に高融点絶縁膜除去部５を形成する。
次に、図３（ｄ）に示すように、高融点絶縁膜４上に上部絶縁膜６を堆積する。上部絶縁膜６の融点は高融点絶縁膜４の融点よりも低く、導電膜ヒューズ３の被溶断部上に形成された高融点絶縁膜除去部５を介して導電膜ヒューズ３と接している。
このように、本実施形態では、導電膜ヒューズ３は高融点絶縁膜４で覆われており、高融点絶縁膜４上に高融点絶縁膜４の融点よりも融点の低い上部絶縁膜６が形成されるが、導電膜ヒューズ３の被溶断部に形成された高融点絶縁膜除去部５を介して上部絶縁膜６が導電膜ヒューズ３と接している。これにより、導電膜ヒューズ溶断時には、高融点絶縁膜４で覆われた導電膜ヒューズ３の被溶断部では溶断が進まず、高融点絶縁膜除去部５を介して上部絶縁膜６と接した被溶断部で溶断されるため、所定の位置に溶断部を固定することができ、導電膜ヒューズ端のコンタクト部近辺で溶断することに起因する書き込み不良の発生を抑えた安定した溶断特性をもつ。
（第２の実施形態）
図４は本発明の第２の実施形態における、導電膜ヒューズを備える半導体装置の断面図である。
図４において図１と異なる点は、導電膜ヒューズ３の下にも高融点絶縁膜４が形成されている点である。
次に、図５は本発明の第２の実施形態における、導電膜ヒューズを備える半導体装置の製造方法の各工程を示す断面図である。
先ず、図５（ａ）に示すように、半導体基板１表面にフィールド絶縁膜２を形成した後に、フィールド絶縁膜２上に高融点絶縁膜４を形成する。
次に、図５（ｂ）に示すように、高融点絶縁膜４上に導電膜を堆積した後にフォトレジストにてパターニングを行い、ドライエッチすることによって所定の位置に導電膜ヒューズ３を形成する。
次に、図５（ｃ）に示すように、導電膜ヒューズ３上に導電膜ヒューズ３の融点よりも高融点の高融点絶縁膜４を堆積した後にフォトレジストにてパターニングを行い、導電膜ヒューズ３の被溶断部の所定の位置に高融点絶縁膜除去部５を形成する。
次に、図５（ｄ）に示すように、高融点絶縁膜４上に上部絶縁膜６を堆積する。上部絶縁膜６の融点は高融点絶縁膜４の融点よりも低く、導電膜ヒューズ３の被溶断部上に形成された高融点絶縁膜除去部５を介して導電膜ヒューズ３と接している。
このように、本実施形態では、導電膜ヒューズ３は下部、上部及び側部を高融点絶縁膜４で覆われており、高融点絶縁膜４上に高融点絶縁膜４の融点よりも融点の低い上部絶縁膜６が形成されるが、導電膜ヒューズ３の被溶断部に形成された高融点絶縁膜除去部５を介して上部絶縁膜６が導電膜ヒューズ３と接している。これにより、導電膜ヒューズ溶断時には、高融点絶縁膜４で覆われた導電膜ヒューズ３の被溶断部では溶断が進まず、高融点絶縁膜除去部５を介して上部絶縁膜６と接した被溶断部で溶断されるため、所定の位置に溶断部を固定することができ、導電膜ヒューズ端のコンタクト部近辺で溶断することに起因する書き込み不良の発生を抑えた安定した溶断特性をもつ。また、被溶断部下には高融点絶縁膜４が配設されているため、フィールド絶縁膜２に与える導電膜ヒューズ溶断時のダメージを抑制することができ、安定した溶断特性をもつ溶断膜ヒューズを形成することができる。
また、各実施形態において、高融点絶縁膜４は窒化シリコン膜からなることが好ましい。
また、各実施形態において、導電膜ヒューズ３は多結晶シリコンからなることが好ましい。
尚、各実施形態において、高融点絶縁膜４として窒化シリコン膜を例に説明したが、窒化シリコン膜の代わりに多結晶シリコンの融点よりも融点が高いアルミナ膜（融点１８５０°Ｋ）等を用いても本発明の効果が得られるのは言うまでもない。
本発明は、導電膜ヒューズを備える半導体装置等に有用である。
本発明の第１の実施形態における半導体装置の断面図 図１におけるＡ−ＡＡ部の半導体装置の平面図 本発明の第１の実施形態における半導体装置の製造方法の各工程を示す断面図 本発明の第２の実施形態における半導体装置の断面図 本発明の第２の実施形態における半導体装置の製造方法の各工程を示す断面図 従来の実施形態における半導体装置の平面図 図６におけるＡ−ＡＡ部の半導体装置の断面図
符号の説明
１ 半導体基板
２ フィールド絶縁膜
３ 導電膜ヒューズ
４ 高融点絶縁膜
５ 高融点絶縁膜除去部
６ 上部絶縁膜
７ コンタクト部
８ 窒化シリコン膜
９ 薄い酸化膜
１０ ＰＳＧ層間絶縁膜
１１ 配線コンタクト窓
１２ カバーＰＳＧ膜
１３ ヒューズ溶断用開窓

Claims (6)

  1. 半導体基板上に形成されたフィールド絶縁膜と、前記フィールド絶縁膜上に形成された導電膜ヒューズと、前記導電膜ヒューズを覆って形成された前記導電膜ヒューズの融点よりも高融点の絶縁膜と、前記高融点絶縁膜を覆って形成された上部絶縁膜とを備え、
    前記高融点絶縁膜は前記導電膜ヒューズの被溶断部の一部が除去された除去部が形成されており、前記高融点絶縁膜の除去部を介して前記上部絶縁膜が前記導電膜ヒューズと接しており、前記高融点絶縁膜の融点は前記上部絶縁膜の融点よりも高い
    ことを特徴とする半導体装置。
  2. 前記高融点絶縁膜が前記導電膜ヒューズ下にも形成され、前記導電膜ヒューズが溶断部以外の上部、下部及び側部を高融点絶縁膜で覆われた
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記高融点絶縁膜が窒化シリコンよりなる
    ことを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記導電膜ヒューズが多結晶シリコンよりなる
    ことを特徴とする請求項１又は請求項２又は請求項３に記載の半導体装置。
  5. 半導体基板上にフィールド絶縁膜を形成する工程と、
    前記フィールド絶縁膜上に導電膜でヒューズパターンを形成する工程と、
    前記導電膜ヒューズを覆って前記導電膜ヒューズの融点よりも高融点の絶縁膜を形成する工程と、
    前記導電膜ヒューズ上の前記高融点絶縁膜の一部を除去する工程と、
    前記高融点絶縁膜を覆って前記高融点絶縁膜の融点よりも融点の低い上部絶縁膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  6. 前記導電膜ヒューズ下に前記高融点絶縁膜を堆積する工程をさらに有する
    ことを特徴とする請求項５に記載の半導体装置の製造方法。
JP2006135902A 2006-05-16 2006-05-16 半導体装置及びその製造方法 Pending JP2007311372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006135902A JP2007311372A (ja) 2006-05-16 2006-05-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006135902A JP2007311372A (ja) 2006-05-16 2006-05-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007311372A true JP2007311372A (ja) 2007-11-29

Family

ID=38843997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006135902A Pending JP2007311372A (ja) 2006-05-16 2006-05-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007311372A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058524A (ja) * 2011-09-07 2013-03-28 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013149856A (ja) * 2012-01-20 2013-08-01 Fujitsu Semiconductor Ltd 電気ヒューズ
WO2016084202A1 (ja) * 2014-11-27 2016-06-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058524A (ja) * 2011-09-07 2013-03-28 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US9024410B2 (en) 2011-09-07 2015-05-05 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device
US9349685B2 (en) 2011-09-07 2016-05-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing semiconductor device
JP2013149856A (ja) * 2012-01-20 2013-08-01 Fujitsu Semiconductor Ltd 電気ヒューズ
US9418812B2 (en) 2012-01-20 2016-08-16 Socionext Inc. Electric fuse
WO2016084202A1 (ja) * 2014-11-27 2016-06-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2016084202A1 (ja) * 2014-11-27 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9917054B2 (en) 2014-11-27 2018-03-13 Renesas Electronics Corporation Semiconductor device including a fuse formed on a high thermal conductivity insulating film

Similar Documents

Publication Publication Date Title
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
US20120306048A1 (en) Electrically programmable metal fuse
KR101151302B1 (ko) 집적 회로 장치의 퓨즈 구조
JPH07335761A (ja) 電気的にプログラミング可能な自己冷却ヒューズ
JP2007073576A (ja) ヒューズ素子及びその切断方法
US7894233B2 (en) Fuse devices and methods of operating the same
JP2005354054A (ja) プログラム可能なデータ記憶装置としての電気ヒューズ
JP2006514786A (ja) マイクロヒューズ
JP2007515057A (ja) 構造体及びレーザヒューズのプログラミング
TWI449156B (zh) 半導體裝置及其形成方法
US8274134B2 (en) Semiconductor device with electric fuse having interconnects and via
JP2007311372A (ja) 半導体装置及びその製造方法
US10366921B2 (en) Integrated circuit structure including fuse and method thereof
JP2009141266A (ja) 半導体装置
TW567603B (en) Fuse structure for a semiconductor device and manufacturing method thereof
US7537969B2 (en) Fuse structure having reduced heat dissipation towards the substrate
TWI714713B (zh) 半導體裝置
CN108630664B (zh) 熔丝结构及其形成方法
JPH0969570A (ja) 半導体装置及びその製造方法
JP2006040917A (ja) 半導体装置の製造方法
JP2004335608A (ja) 半導体装置
JP4904701B2 (ja) 半導体装置の製造方法及び半導体装置
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
JP2004071841A (ja) 半導体装置およびその製造方法
KR101051176B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430