JP2004335608A

JP2004335608A - 半導体装置

Info

Publication number: JP2004335608A
Application number: JP2003127244A
Authority: JP
Inventors: Hideki Mori; 日出樹森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-02
Filing date: 2003-05-02
Publication date: 2004-11-25

Abstract

【課題】溶断箇所を確実にパッド部から離すことができ、且つ、安定して溶断ができる小型のフューズを提供する。
【解決手段】フューズ３は、フューズ本体部３Ａと当該フューズ本体部３Ａによって連結されている２つのパッド部３Ｂａ，３Ｂｂとを備えている。フューズ本体部３Ａの第１の領域３Ａ１が有する単位抵抗値Ｒ１が、フューズ本体部３Ａの第１の領域以外の第２の領域３Ａ２が有する単位抵抗値Ｒ２より大きく設定されている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上の積層構造内に導電材料からなるフューズを有する半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体集積回路（ＩＣ）の特性を調整する技術（トリミング技術）として、たとえばポリシリコンからなるフューズを用いるものと、ツェナーザップダイオードを用いるものがある。
【０００３】
フューズを用いたトリミング技術は、ＩＣ内のトランジスタのゲート電極または抵抗などに多用されているポリシリコン層の形成と同時にフューズの形成が可能であり、遮断したい電流路にフューズを挿入するだけの簡単な構成で特性調整が可能であることから広く用いられている。フューズの溶断は、一般に、レーザビーム照射により行うか、あるいは、フューズに電流を流すことにより達成する。
【０００４】
図４および図５に、電流供給によりフューズを溶断するトリミング回路を、抵抗値を調整する場合を例として示す。図４は、トリミング回路の構成を示す回路図である。
図４に示す回路の直列抵抗Ｒは、基準抵抗Ｒ０（抵抗値：ｒ０）とトリミング用抵抗Ｒ１，Ｒ２（抵抗値：ｒ１，ｒ２）により構成され、これらの抵抗Ｒ０〜Ｒ２が直列接続されている。トリミング用抵抗Ｒ１，Ｒ２に対し、それぞれポリシリコンからなるフューズＦ１，Ｆ２が並列に接続されている。基準抵抗Ｒ０とトリミング用抵抗Ｒ１との接続中点に電極パッドＰＤ１が接続され、トリミング用抵抗Ｒ１，Ｒ２の接続中点に電極パッドＰＤ２が接続され、トリミング用抵抗Ｒ２のもう一方の側に電極パッドＰＤ３が接続されている。
【０００５】
図５（Ａ）および図５（Ｂ）は、フューズＦ１の平面図および断面図である。半導体基板１００上に絶縁膜１０１が形成され、絶縁膜１０１上にポリシリコンからなるフューズＦ１が形成されている。フューズＦ１を構成するポリシリコン層１０２は、２つのパッド部１０２Ｂａおよび１０２Ｂｂと、その間を連結するフューズ本体部１０２Ａとからなる形状にパターンニングされている。さらに、フューズ本体部１０２Ａは、フューズライン部１０２Ａａと、コーナー部での電界集中を分散させるなどの理由からフューズライン部１０２Ａａの両端から外側ほど幅広に形成された連結部１０２Ａｂとからなる。
【０００６】
ポリシリコン層１０２上に、たとえば酸化シリコンまたは窒化シリコンなどからなる層間絶縁膜１０３が形成されている。層間絶縁膜１０３は、ポリシリコン層１０２の両端のパッド部１０２Ｂａおよび１０２Ｂｂのほぼ中央で開口され、これによりパッド開口部１０３Ａと１０３Ｂが形成されている。層間絶縁膜１０３のパッド開口部１０３Ａ，１０３Ｂより一回り大きなパターンにて電極層１０４Ａと１０４Ｂが形成されている。電極層１０４Ａと１０４Ｂは、配線としてＩＣチップの周縁部に延び、ここで図４に示す電極パッドＰＤ１，ＰＤ２に接続されている。
【０００７】
このような構成のトリミング回路では、たとえば、ＩＣのウエハ工程最終段階における特性チェック時に、ＩＣの特性測定結果に応じて、所定の特性を理想値に近づけるために、必要に応じてフューズＦ１またはＦ２の溶断を行う。具体的には、抵抗Ｒの値がｒ０のままでよい場合にはフューズの溶断は行わないが、抵抗Ｒの値をｒ０より大きくしたいときは、フューズＦ１またはＦ２の溶断を行う。フューズＦ１を溶断する際は、電極パッドＰＤ１，ＰＤ２にそれぞれ針を立て、所定の電流を供給する。これにより、ポリシリコン層１０２のフューズ本体部１０２Ａで電流密度が増大し、この部分でポリシリコン層１０２が溶断され、フューズＦ１が遮断状態となる。その結果、抵抗Ｒの値は（ｒ０＋ｒ１）に変化する。同様に、電極パッドＰＤ２，ＰＤ３からの電流供給によりフューズＦ２を溶断させると抵抗Ｒの値は（ｒ０＋ｒ２）に変化し、また、フューズＦ１，Ｆ２の双方を溶断させると抵抗Ｒの値は（ｒ０＋ｒ１＋ｒ２）に変化する。
【０００８】
ところが、この従来のフューズではフューズの溶断箇所がばらつき、図５（Ａ）に示すように、本来溶断を行うべき中央のポイントＺと異なる箇所で溶断がされることがある。そのため、図５（Ａ）に示すように、電極層１０４Ａまたは１０４Ｂに近接した位置Ｚ１またはＺ２で溶断が発生することがある。この場合、電極層１０４Ａまたは１０４Ｂのアルミニューム等の配線材料が、発熱によってフューズに溶け出し、ポリシリコンの溶断箇所をつなぐため、溶断が十分になされないという不具合が発生する。その結果、トリミング歩留まりが悪くなるという問題があった。
【０００９】
このような不具合を防止するには、本来溶断が行われるべき箇所Ｚで溶断する確率を高める必要がある。
このような目的に沿ったものとして、フューズ本体部１０２Ａの中央部分のみフューズの幅を狭くしたフューズが知られている（例えば、特許文献１参照）。
【特許文献１】
特開２００１−２９１７７７号公報（第６図、第２頁参照）。
【００１０】
【発明が解決しようとする課題】
ところが、上記特許文献１の第６図に示すように、線幅のみでフューズの溶断箇所を特定すると、この細い中央部をリソグラフィの最小線幅Ｆとするため、その周囲の他のフューズ本体部の線幅は、その最小線幅Ｆよりかなり大きくする必要がある。そのため、フューズ素子のサイズが大きくなってしまう。また、フューズ本体部の中央部の線幅を最小線幅Ｆより小さくすると、線幅のばらつきが保証できないため、フューズの抵抗値そのものがばらつき、精度が高いフューズの溶断が困難になる。
【００１１】
本発明の目的は、フューズの溶断箇所を確実にパッド部から離すことができ、且つ、安定して溶断ができる小型のフューズを有する半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置は、フューズ本体部と当該フューズ本体部によって連結されている２つのパッド部とを備えているフューズが半導体基板上の積層構造内に形成されている半導体装置であって、前記フューズ本体部の第１の領域が有する単位抵抗値が、前記フューズ本体部の前記第１の領域以外の第２の領域が有する単位抵抗値より大きいことを特徴とする。
望ましくは、前記第１の領域が、前記２つのパッド部から離れた前記フューズ本体部の内側部分に規定されている。
【００１３】
ここで、「単位抵抗値」とは単位線幅で単位長さ当たりの抵抗値をいう。
第１および第２の領域間で、この単位抵抗値に差をつけるために、望ましくは、不純物濃度差をつける、膜厚差をつける、膜構造を異なるものとする、といった方法の何れかにより達成されている。
【００１４】
本発明に係る他の半導体装置は、フューズ本体部と当該フューズ本体部によって連結されている２つのパッド部とを備えているフューズが半導体基板上の積層構造内に形成されている半導体装置であって、前記フューズ本体部に第１の領域が規定され、前記フューズ本体部の前記第１の領域以外の第２の領域が、前記第１の領域と同じパターン幅にて形成され、前記第１の領域より小さい抵抗値を有している。
【００１５】
本発明によれば、２つのパッド部間に所定の電圧または電流といった電気的ストレスを印加すると、正極側のパッド部側からフューズ本体部に電流が流れる。これによりフューズ本体部内をジュール熱による発熱、その熱伝導および放熱が起こり、その熱の一部が主に２つのパッド部側に逃げる。また、フューズ本体部内を熱伝効果による熱の移動が正極側に向かって起きようとする。ところが、フューズ本体内の第１の領域の単位抵抗値は、その周囲の第２の領域の単位抵抗値より高いため、第１の領域でのジュール熱による発熱効率が高く、発熱のピーク点が第１の領域に固定される。その結果、パッド部から離れた第１の領域でフューズの溶断が生じる。
【００１６】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置において、そのフューズ本体部の一部（以下、第１の領域という）の単位抵抗値または抵抗値が、その他のフューズ本体部の領域（以下、第２の領域という）の単位抵抗値または抵抗値より高く設定されている。ここで、「単位抵抗値」とは、フューズ本体部の単位線幅で単位長さ当たりの抵抗値をいう。また、「抵抗値」というとき、体積抵抗または面積抵抗で規定される抵抗値をいう。
単位抵抗値が異なる構成では、フューズ本体部の線幅が第１の領域と第２の領域との間で異なっても良いし、同じでも良い。線幅が異なる場合は、たとえば前述した特許文献１の第６図のように、パッド部から離れた位置（例えば、フューズ本体部の長さ中心部）で第１の領域の線幅を、他の第２の領域の線幅より狭くし、かつ、第１の領域で単位抵抗値が高くなるように、その材料または構造等を第２の領域と異なるようにする。つまり、この単位抵抗値が異なる構成では、第１の領域と第２の領域を仮に同じ線幅とした場合でも、抵抗値同士で異なるようにフューズの材料や構造が規定されている。
一方、抵抗値が異なる構成では、第１の領域と第２の領域の線幅は等しく設定されている。
【００１７】
以下、第１の領域と第２の領域の線幅が同じ場合を例として、より詳細に実施の形態を、図面を参照して説明する。
【００１８】
［第１の実施の形態］
図１（Ａ）および図１（Ｂ）に、本発明の実施の形態に係るフューズの平面図と断面図を示す。
半導体基板１上に絶縁膜２が形成され、絶縁膜２上にポリシリコンなどの導電材料からなるフューズ３が形成されている。フューズ３は、２つのパッド部３Ｂａおよび３Ｂｂと、その間を連結するフューズ本体部３Ａとからなる。フューズ本体部３Ａは、フューズライン部３Ａａと、コーナー部での電界集中を分散させるなどの理由からフューズライン部３Ａａの両端それぞれで、外側ほど幅広に形成された連結部３Ａｂとからなる。これらフューズライン部３Ａａ、２つの連結部３Ａｂ、２つのパッド部３Ｂａおよび３Ｂｂは、たとえばポリシリコン膜にＰ型またはＮ型の不純物を導入して形成される導電膜をパターンニングすることにより一括して形成される。
【００１９】
フューズ３上に、たとえば酸化シリコンまたは窒化シリコンなどからなる層間絶縁膜４が形成されている。層間絶縁膜４は、フューズ３の両端のパッド部３Ｂａおよび３Ｂｂのほぼ中央で開口され、これにより開口部４Ａと４Ｂが形成されている。層間絶縁膜４の開口部４Ａ，４Ｂより一回り大きなパターンにて導電層５Ａと５Ｂが形成されている。
【００２０】
第１の実施の形態では、フューズ本体部３Ａが、単位抵抗値が相対的に大きい第１の領域３Ａ１（単位抵抗値：Ｒ１）と、単位抵抗値が相対的に小さい第２の領域３Ａ２（単位抵抗値：Ｒ２）とからなる。第１の領域の位置は、正極側のパッド部から十分離れた位置であれば良い。ここでは、第１の領域３Ａ１が、フューズライン部３Ａａの長さ方向のほぼ中心部付近に形成されている。その他のフューズ本体部分、すなわち第１の領域３Ａ１よりパッド部３Ｂａ側のフューズライン部と連結部３Ａｂ、および、第１の領域３Ａ１よりパッド部３Ｂｂ側のフューズライン部と連結部３Ａｂが、第２の領域３Ａ２となる。
【００２１】
一般に、あるバイアス条件の下で、フューズ３の３次元形状、即ち膜厚および平面パターン並びにフューズ３の材料、少なくとも正極側の導電層５Ａの３次元形状、即ち膜厚および平面パターン並びに導電層の材料、さらには、各種構造パラメータにより、フューズの溶断位置が変化する。
本実施の形態では、このようなフューズの溶断位置を決定する要因がどのようにばらついても、第１の領域３Ａ１で必ず溶断が起きるように、第１の領域の単位抵抗値Ｒ１と第２の領域の単位抵抗値Ｒ２との差が規定されている。具体的には、図１（Ｂ）に示されるように、第１の領域３Ａ１と第２の領域３Ａ２とは、同じ膜厚のポリシリコンからなるが、その不純物濃度が異なっている。不純物濃度の種類、導電型に限定はないが、少なくとも第１の領域３Ａ１の導電率が、第２の領域３Ａ２の導電率より低く設定されている。
【００２２】
以下、フューズの製造方法を示すことによって、より具体的なフューズの構成例を説明する。なお、ここで示す各種構造パラメータや製造方法は一例であり、これに限定されるものではない。
【００２３】
Ｐ型シリコンウエハ等の半導体基板１の表面に、９００〜１０００℃程度のスチーム酸化により、６００〜８００ｎｍ程度の厚さのＬＯＣＯＳ酸化膜を形成する。このＬＯＣＯＳ酸化膜が、図１（Ｂ）における絶縁膜２とする。
【００２４】
続いて、ＣＶＤ法により１００〜２００ｎｍ程度のポリシリコン膜を形成する。次に、フォトリソグラフィー技術及びイオンインプランテーション技術を用いて、フューズ本体部の第１の領域３Ａ１の単位抵抗値Ｒ１を規定する濃度の不純物として、１×１０^１４〜５×１０^１４／ｃｍ^２程度のホウ素（Ｂ）を注入する。
続いて、フォトリソグラフィー技術を用いて第１の領域３Ａ１となる領域上にフォトレジストを形成し、これをマスクとしてイオンインプランテーションを行う。これにより、第１の領域３Ａ１以外のフューズの不純物濃度を規定する濃度の不純物として、１×１０^１５〜５×１０^１５／ｃｍ^２程度のホウ素（Ｂ）を注入する。
【００２５】
フォトレジストを除去後、フォトリソグラフィー技術及びＲＩＥ等の異方性エッチング技術を用いて、不純物が導入されたドープドポリシリコン膜をパターンニングし、フューズ３の形状とする。
このパターンニングに用いたフォトレジストを除去し、その後、ＣＶＤ法により３００ｎｍ程度の酸化膜（層間絶縁膜４）を形成し、更に９００〜９５０℃程度の熱処理を行う。この熱処理によって、ポリシリコン膜中に注入されたホウ素（Ｂ）が拡散し、フューズ３が形成される。このとき第１の領域３Ａ１は相対的に不純物濃度が低く、その他の第２の領域３Ａは相対的に不純物濃度が高くなる。その結果、第１の領域の単位抵抗値Ｒ１は、第２の領域の単位抵抗値Ｒ１より高くなる。
【００２６】
次に、フォトリソグラフィー技術及びＲＩＥ技術によって、フューズ３のパッド部３Ｂａと３Ｂｂの部分で、層間絶縁膜４に開口部４Ａと４Ｂを形成する。この開口部形成に用いたフォトレジストを除去し、その後、アルミニウム（ＡＬ）等からなる金属膜をスパッタにより堆積させる。この金属膜を、フォトリソグラフィー技術及びＲＩＥ技術によってパターンニングし、電極層４Ａおよび４Ｂを形成する。なお、電極層４Ａおよび４Ｂを配線として用いる場合、開口部４Ａまたは４Ｂに端部が重なるライン状に形成される。
【００２７】
このように形成されたフューズは、半導体装置内の回路の特性調整、あるいは、回路ブロックの選択のために、必要に応じて溶断される。より詳細には、２つの電極層４Ａと４Ｂ間に所定の電圧または電流といった電気的ストレスを印加する。このとき、正極側の電極層側からフューズ本体部３Ａに電流が流れる。これによりフューズ本体部３Ａ内をジュール熱による発熱、その熱伝導および放熱が起こり、その熱の一部が主に２つのパッド部側に逃げる。また、フューズ本体部３Ａ内を熱伝効果による熱の移動が正極側に向かって起きようとする。
【００２８】
ところが、フューズ本体部３Ａ内の第１の領域の単位抵抗値Ｒ１は、その周囲の第２の領域の単位抵抗値Ｒ２より高いため、第１の領域でのジュール熱による発熱効率が高くなる。換言すると、電流をＩ［Ａ］、電圧をＶ［Ｖ］、抵抗値をＲ［Ω］とすると、消費電力Ｐ＝ＩＶ＝Ｉ^２Ｒで表されるため、単位抵抗値が大きい第１の領域３Ａ１で、より多くの電力が熱に変換される。その結果、発熱のピーク点が第１の領域３Ａ１に固定され、電極層から離れた第１の領域３Ａ１でフューズの溶断が生じる。したがって、確実にフューズの溶断が起こる上、電極層５Ａまたは５Ｂが熱によって溶け出すことが有効に防止され一端切断されたフューズが再びショート状態になることがない。
このように、本実施の形態によれば、安定したフューズ溶断により、その不良の低減が達成できる。また、フューズ本体部の線幅をプロセスの最小寸法として、全体として小型のフューズが実現できる。
【００２９】
なお、第１の実施の形態では、フューズ材料をポリシリコンとしたが、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）等の高融点金属に他の元素を選択的に注入することにより単位抵抗値を変化させることができる。例えば、タンタル（Ｔａ）の場合、窒素（Ｎ）を添加して窒化すると抵抗値が下がり、酸素を添加して酸化すると抵抗値が上がるため、その何れか、又は、両者の組み合わせによって単位抵抗値を変化させることができる。
【００３０】
［第２の実施の形態］
図２は、第２の実施の形態に係るフューズの第１の領域周囲の一部を拡大して示す断面図である。第２の実施の形態では、第１の領域と第２の領域の膜厚が異なるが、不純物濃度は同じである点で第１の実施の形態と異なる。その他の構成は、第１の実施の形態と共通するので、ここでの図解と説明は省略する。
このフューズでは、膜厚に差を設けている。膜厚差を設ける方法はこの図示例に限定されず、単一膜の一部を途中までエッチングする方法もあるが、ここでは、制御性が高い方法として、同じ材料の２つの膜を用いる方法を示している。つまり、第１層目の導電膜１０Ａを形成し、これが第２の領域３Ａ２となる部分にのみ残るように、第１の領域３Ａ１となる部分で除去する。その後、第２層目の導電膜１０Ｂを形成する。
これにより、第１の領域の単位抵抗値Ｒ１が、第２の領域の単位抵抗値Ｒ２より高くなり、第１の実施の形態と同様な効果が得られる。
【００３１】
［第３の実施の形態］
図３は、第３の実施の形態に係るフューズの第１の領域周囲の一部を拡大して示す断面図である。第３の実施の形態では、第１の領域と第２の領域の膜構造（シリサイドの有無）が異なるが、ベースとなるポリシリコンの不純物濃度は同じである点で第１の実施の形態と異なる。その他の構成は、第１の実施の形態と共通するので、ここでの図解と説明は省略する。
このフューズでは、膜構造に差を設けている。膜構造に差を設ける方法はこの図示例に限定されず、より低抵抗な層を第２の領域側にのみ形成すればよい。ここでは、シリサイドの有無により抵抗差を設ける例を説明する。つまり、第１層目の導電膜２０Ａとして、所定の濃度のポリシリコンを形成し、第１の領域３Ａ１となる部分のみ絶縁層マスクで多い、高融点金属を堆積して加熱する。これにより第２の領域にのみ合金層（シリサイド）が形成される。その後、合金化していない高融点金属を薬液で除去する。
これにより、第２の領域の単位抵抗値Ｒ２が、第１の領域の単位抵抗値Ｒ１より低くなり、第１の実施の形態と同様な効果が得られる。
【００３２】
【発明の効果】
本発明によれば、フューズの溶断箇所を確実にパッド部から離すことができ、且つ、安定して溶断ができる小型のフューズを有する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフューズの平面図と断面図である。
【図２】本発明の第２の実施の形態に係るフューズの第１の領域周囲の一部を拡大して示す断面図である。
【図３】本発明の第３の実施の形態に係るフューズの第１の領域周囲の一部を拡大して示す断面図である。
【図４】トリミング回路の構成を示す回路図である。
【図５】従来のフューズの平面図および断面図である。
【符号の説明】
１…半導体基板、２…絶縁膜、３…フューズ、３Ａ…フューズ本体部、３Ａ１…第１の領域、３Ａ２…第２の領域、３Ｂａ，３Ｂｂ…パッド部、４…層間絶縁膜、５Ａ，５Ｂ…導電層、Ｒ１…第１の領域の単位抵抗値、Ｒ２…第２の領域の単位抵抗値

Claims

フューズ本体部と当該フューズ本体部によって連結されている２つのパッド部とを備えているフューズが半導体基板上の積層構造内に形成されている半導体装置であって、
前記フューズ本体部の第１の領域が有する単位抵抗値が、前記フューズ本体部の前記第１の領域以外の第２の領域が有する単位抵抗値より大きい
半導体装置。
前記第１の領域が、前記２つのパッド部から離れた前記フューズ本体部の内側部分に規定されている
請求項１に記載の半導体装置。
前記第１の領域および前記第２の領域が不純物を添加して導電性を高めた膜から構成され、
前記第１の領域と前記第２の領域に添加した不純物濃度が異なる
請求項１に記載の半導体装置。
前記第１の領域および前記第２の領域が導電膜から構成され、
前記第１の領域の導電膜厚が前記第２の導電膜厚より薄い
請求項１に記載の半導体装置。
前記第１の領域および前記第２の領域が導電膜から構成され、
少なくとも前記第２の領域の導電膜が積層膜構造を有し、当該積層膜構造に、前記第１の領域を構成する導電膜より低い抵抗率の導電膜を含む
請求項１に記載の半導体装置。
フューズ本体部と当該フューズ本体部によって連結されている２つのパッド部とを備えているフューズが半導体基板上の積層構造内に形成されている半導体装置であって、
前記フューズ本体部に第１の領域が規定され、
前記フューズ本体部の前記第１の領域以外の第２の領域が、前記第１の領域と同じパターン幅にて形成され、前記第１の領域より小さい抵抗値を有している
半導体装置。
前記第１の領域が、前記２つのパッド部から離れた前記フューズ本体部の内側部分に規定されている
請求項６に記載の半導体装置。