JP2006100490A - 遮断素子及びその製造方法 - Google Patents
遮断素子及びその製造方法 Download PDFInfo
- Publication number
- JP2006100490A JP2006100490A JP2004283424A JP2004283424A JP2006100490A JP 2006100490 A JP2006100490 A JP 2006100490A JP 2004283424 A JP2004283424 A JP 2004283424A JP 2004283424 A JP2004283424 A JP 2004283424A JP 2006100490 A JP2006100490 A JP 2006100490A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- blocking element
- silicide
- semiconductor substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】遮断素子の遮断電圧を所定の閾値に画定し、遮断素子の個々の特性のばらつきを抑制する。
【解決手段】半導体基板10の表面上に延伸された線路部30を含むポリシリコン20と、ポリシリコン20の両端にポリシリコン20に連続して形成されたシリサイド22と、を備える遮断素子によって上記課題を解決することができる。
【選択図】図1
【解決手段】半導体基板10の表面上に延伸された線路部30を含むポリシリコン20と、ポリシリコン20の両端にポリシリコン20に連続して形成されたシリサイド22と、を備える遮断素子によって上記課題を解決することができる。
【選択図】図1
Description
本発明は、半導体装置に組み込まれる遮断(ザッピング)素子及びその製造方法に関する。
半導体集積装置(IC)等の回路特性を調整する等の目的のために、所定の閾値より高い電圧を印加することによって切断される遮断(ザッピング)素子を組み込んでおく方法が用いられている。遮断素子を回路の配線の一部に組み込んでおくことによって、半導体集積装置を製造した後においても遮断素子に電圧を印加して切断することで回路の特性を調整することが可能となる。
図9及び図10に、従来の遮断素子の構成を示す平面図及び断面図をそれぞれ示す。図10は、図9におけるA−Aに沿った断面図である。遮断素子は、半導体基板10の表面上において平面上に細長く延伸された線路部を有するシリサイド12を形成し、その両端にコンタクト領域13を設けた構造を有する。遮断素子上には層間膜15が形成されており、コンタクト領域13上の層間膜15にはコンタクトホール14が形成されている。このコンタクトホール14を介して、電極パッド(図示しない)がコンタクト領域13と接続されている。
図11に、遮断素子の製造工程を示す。第1の工程S10では、半導体基板10の表面上にポリシリコン16が形成される。ポリシリコン16は、既存のパターンニング技術及びエッチング技術等により、遮断素子のシリサイド12となる形状にパターンニングされる。第2の工程S12では、蒸着等の技術を用いてポリシリコン16及び半導体基板10の表面上に高融点金属膜18が成膜される。第3の工程S14では、ポリシリコン16及び高融点金属膜18が形成された半導体基板10を加熱処理することによって自己整合的にポリシリコン16のみをシリサイド化させる。第4の工程S16では、不要な高融点金属膜18が除去される。高融点金属膜18の除去は、既存のエッチング技術を用いて行うことができる。この工程によって、半導体基板10の表面上に遮断素子の形状を有するシリサイド12が残留する。第5の工程S18では、層間膜15を形成し、既存の技術を用いてコンタクト領域13上の層間膜15にコンタクトホールを形成する。
上記従来の遮断素子では、両端の電極パッドに電圧を印加すると、コンタクト領域13間の電圧Vが大きくなるにつれてシリサイド12に流れる電流によってシリサイド12が切断される。
ところが、上記従来の遮断素子では、図12に示すように、電圧Vが大きくなるにつれて徐々にシリサイド12が切断してしまう。従って、電流が遮断される遮断電圧Vxが不確定となる問題を生じている。
また、複数の遮断素子を形成した際にも、遮断素子の各々において遮断電圧にばらつきを生ずる。一般的に回路特性の調整作業を簡素化するために遮断素子を切断する際には遮断素子に与える電圧を一定にして作業を行う。従って、それぞれの遮断素子を確実に切断するためには、最も高い遮断電圧となる遮断素子に合わせた高い電圧Vを与えなければならず、他の素子にも悪影響を及ぼすという問題を生ずる。
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも1つを解決すべく、遮断電圧が画定された遮断素子及びその製造方法を提供することを目的とする。
本発明は、半導体基板の表面上に形成される遮断素子であって、延伸された線路部を含む非シリサイド領域と、前記非シリサイド領域の両端に前記非シリサイド領域に連続して形成されたシリサイド領域と、を備えることを特徴とする。なお、非シリサイド領域はポリシリコンとすることが好適である。また、前記シリサイド領域を含むコンタクト領域をさらに備えても良い。
ここで、前記シリサイド領域と前記非シリサイド領域との境界ラインの幅Wintは前記線路部の幅Wminよりも幅広であることが好適である。これによって、遮断素子の遮断電圧Vxを安定したものとすることができる。
また、本発明の遮断素子の製造方法は、前記半導体基板の表面上に延伸された線路部を含むポリシリコンを形成する第1の工程と、前記半導体基板及び前記ポリシリコンの表面上にシリサイド化ブロック層を形成する第2の工程と、前記ポリシリコンの両端部のシリサイド化領域の前記シリサイド化ブロック層を除去する第3の工程と、前記半導体基板、前記ポリシリコン及び前記シリサイド化ブロック層の表面上に高融点金属膜を形成する第4の工程と、加熱することによって前記ポリシリコンと前記高融点金属膜とを反応させてシリサイド化させる第5の工程と、シリサイド化されていない前記高融点金属膜を削除する第6の工程と、を備えることを特徴とする。
ここで、前記第1の工程では、前記ポリシリコンの両端部に前記線路部の幅Wminよりも幅広のコンタクト領域を形成し、前記第3の工程では、前記コンタクト領域の少なくとも一部の前記シリサイド化ブロック層を残すことが好適である。
本発明によれば、遮断素子の遮断電圧を所定の閾値に画定することができる。また、遮断素子の個々の特性のばらつきも抑制され、従来よりも低い電位差Vで回路特性の調整作業を行うことが可能となる。
本発明の実施の形態における遮断素子は、図1の平面図及び図2の断面図に示すような構造を有している。なお、図2は、図1の平面図におけるB−Bに沿った断面図である。
遮断素子は、半導体基板10の表面上に形成される。半導体基板10の表面上には、細長く延伸された線路部30を含むポリシリコン20と、その両端にポリシリコン20と連続したシリサイド22とが設けられる。コンタクト領域32は、シリサイド22を含む。すなわち、細長く形成された線路部30を含む領域を残して、線路部30よりも幅広に形成されたコンタクト領域32の少なくとも一部をシリサイド化してシリサイド22とした構造とする。
図3に、本実施の形態における遮断素子の製造工程を示す。以下、各工程について説明する。
第1の工程S20では、半導体基板10の表面上にポリシリコン20が形成される。ポリシリコン20は、既存のパターンニング技術及びエッチング技術等により、遮断素子の形状にパターンニングされる。なお、遮断素子の形状としては、図1に示す形状の他に、図4に示すような細長く形成された線路部30から線路部よりも幅広に形成されたコンタクト領域32へ接続部の幅が徐々に広くなるように接続されている形状等を採用しても良い。
第2の工程S22では、ポリシリコン20が形成された領域を含む半導体基板10の表面上にシリサイド化ブロック層24を形成する。シリサイド化ブロック層24は、シリコン酸化膜、シリコン窒化膜、シリコンカーバイド等とすることができる。
第3の工程S24では、シリサイド化ブロック層24上にレジスト層26が形成され、ポリシリコン20が形成された領域のうちシリサイド化する領域のレジスト層26を除去するパターンニングが行われる。レジスト層26のパターンニングは既存のフォトリソグラフィ技術等を用いることができる。
第4の工程S26では、パターンニングされたレジスト層26をエッチング耐性膜として利用して、シリサイド化する領域に形成されたシリサイド化ブロック層24をエッチングによって除去する。エッチング方法としては、ウエットエッチング、RIE等を用いることができる。
第5の工程S28では、レジスト層26が除去される。レジスト層26の除去には、既存のレジスト除去剤を用いた方法やアッシング等の技術を用いることができる。これによって、図5の平面図に示すように、ポリシリコン20が形成された領域のうちシリサイド化しない領域上にはシリサイド化ブロック層24が残され、シリサイド化する領域からシリサイド化ブロック層24が除去される。
第6の工程S30では、ポリシリコン20、シリサイド化ブロック層24及び半導体基板10の表面上に高融点金属膜18が成膜される。成膜には、既存の蒸着法やスパッタ法を用いることができる。なお、高融点金属膜18は、加熱によりシリコンと合金化する金属、例えば、チタン(Ti)、コバルト(Co)、ニッケル(Ni)、タングステン(W)等、又はそれらの合金とすることが好ましい。
第7の工程S32では、加熱処理を行うことによって高融点金属膜18とポリシリコン20とを反応させてシリサイド化を行う。このとき、ポリシリコン20が形成された領域のうちシリサイド化ブロック層24で覆われた領域ではポリシリコン20はシリサイド化が進行しない。一方、ポリシリコン20が形成された領域のうちシリサイド化ブロック層24が除去された領域では高融点金属膜18とポリシリコン20との反応が進行し、ポリシリコン20がシリサイド化されてシリサイド22となる。
第8の工程S34では、不要な高融点金属膜18とシリサイド化ブロック層24が除去される。高融点金属膜18の除去は、選択エッチング等の既存のエッチング技術を用いて行うことができる。また、シリサイド化ブロック層24の除去は、ウエットエッチング等の既存の技術を用いて行うことができる。以上の工程により、半導体基板10の表面上にシリサイド22の領域間にポリシリコン20の領域を有する遮断素子の構成を得ることができる。
第9の工程S36では、層間膜15を形成し、コンタクト領域32上の層間膜15にコンタクトホール14を形成する。このコンタクトホール14を介して、電極パッド(図示しない)をコンタクト領域13と接触するように形成する。電極パッドは、既存の蒸着技術やスパッタ技術を用いて形成することができる。なお、本実施の形態では、深さ方向にポリシリコン20のすべてをシリサイド化してシリサイド22としているが、ポリシリコン22の表面付近のみをシリサイド化してシリサイドとポリシリコンの2層構造としても良い。
以上の工程により、本実施の形態における遮断素子を形成することができる。このように形成された遮断素子は、遮断素子の両端の電極パッドに電圧を印加した場合、図6に示すように、所定の遮断電圧Vxを超えるとコンタクト間の導通が直ちに遮断される特性を示す。すなわち、遮断電圧Vxを所定の値に画定することができる。
また、半導体装置内に複数の遮断素子を形成した際にも、遮断素子の各々において遮断電圧Vxのばらつきが少なくなる。従って、回路特性の調整作業を行う際に遮断電圧Vxよりも僅かに高い電圧を与えることで遮断素子を確実に切断できる。
なお、遮断素子の遮断電圧Vxは、細長く形成された線路部の幅Wと長さLとによって決まる。例えば、ポリシリコン20で構成される線路部30の長さLを長くすると遮断電圧Vxは高くなる。このように、幅Wと長さLとを調整することによって、遮断素子の遮断電圧Vxを所定の値に調整することができる。
また、遮断素子の遮断電圧Vxは、シリサイド22とポリシリコン20との境界ライン長Wintが長いほど安定した値となる。従って、図7及び図8のように、細長く形成された線路部30のみならず、線路部30よりも幅広に形成されたコンタクト領域32の一部にまでポリシリコン20を延伸させた構成とすることが好ましい。
なお、以上の実施の形態において、延伸された線路部は直線的な形状のものを示したが、これに限定されるものではない。延伸された線路部は、両端に電圧を印加でき、導通を遮断するものであれば、1回以上折れ曲がっている形状でも良く、曲線部を含む形状でも良い。
10 半導体基板、12 シリサイド、14 コンタクトホール、16 ポリシリコン、18 高融点金属膜、20 ポリシリコン、22 シリサイド、24 シリサイド化ブロック層、26 レジスト層、30 線路部、32 コンタクト領域。
Claims (4)
- 半導体基板の表面上に形成される遮断素子であって、
延伸された線路部を含む非シリサイド領域と、
前記非シリサイド領域の両端に前記非シリサイド領域に連続して形成されたシリサイド領域と、
を備えることを特徴とする遮断素子。 - 請求項1に記載の遮断素子において、
前記シリサイド領域を含むコンタクト領域をさらに備えることを特徴とする遮断素子。 - 請求項1又は2に記載の遮断素子において、
前記シリサイド領域と前記非シリサイド領域との境界ラインの幅Wintは前記線路部の幅Wminよりも幅広であることを特徴とする遮断素子。 - 半導体基板の表面上に形成される遮断素子の製造方法であって、
前記半導体基板の表面上に延伸された線路部を含むポリシリコンを形成する第1の工程と、
前記半導体基板及び前記ポリシリコンの表面上にシリサイド化ブロック層を形成する第2の工程と、
前記ポリシリコンの両端部のシリサイド化領域の前記シリサイド化ブロック層を除去する第3の工程と、
前記半導体基板、前記ポリシリコン及び前記シリサイド化ブロック層の表面上に高融点金属膜を形成する第4の工程と、
加熱することによって前記ポリシリコンと前記高融点金属膜とを反応させてシリサイド化させる第5の工程と、
シリサイド化されていない前記高融点金属膜を削除する第6の工程と、を備えることを特徴とする遮断素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283424A JP2006100490A (ja) | 2004-09-29 | 2004-09-29 | 遮断素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004283424A JP2006100490A (ja) | 2004-09-29 | 2004-09-29 | 遮断素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100490A true JP2006100490A (ja) | 2006-04-13 |
Family
ID=36240024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004283424A Pending JP2006100490A (ja) | 2004-09-29 | 2004-09-29 | 遮断素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100490A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020027852A (ja) * | 2018-08-10 | 2020-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143857A (en) * | 1981-03-03 | 1982-09-06 | Seiko Instr & Electronics Ltd | Two terminal polysilicon programmable read-only memory |
JPS6447046A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Mos-type semiconductor device |
JPH0621228A (ja) * | 1992-07-01 | 1994-01-28 | Seiko Epson Corp | 半導体装置 |
JP2004335608A (ja) * | 2003-05-02 | 2004-11-25 | Sony Corp | 半導体装置 |
-
2004
- 2004-09-29 JP JP2004283424A patent/JP2006100490A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143857A (en) * | 1981-03-03 | 1982-09-06 | Seiko Instr & Electronics Ltd | Two terminal polysilicon programmable read-only memory |
JPS6447046A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Mos-type semiconductor device |
JPH0621228A (ja) * | 1992-07-01 | 1994-01-28 | Seiko Epson Corp | 半導体装置 |
JP2004335608A (ja) * | 2003-05-02 | 2004-11-25 | Sony Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020027852A (ja) * | 2018-08-10 | 2020-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4365894B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP5902748B2 (ja) | 多結晶シリコン・ゲート上のサリサイドの抵抗を改善するための方法およびデバイス | |
US8242567B2 (en) | Semiconductor device and manufacturing method thereof | |
US7566916B2 (en) | Ohmic metal contact and channel protection in GaN devices using an encapsulation layer | |
JP2008022027A (ja) | 半導体装置のセルフアラインシリサイドの形成方法 | |
JP2009509324A (ja) | 半導体デバイスおよびその製造方法 | |
JP2013514663A (ja) | デュアル仕事関数ゲート構造 | |
JP2001015453A (ja) | 金属シリサイド層の形成方法 | |
US7649263B2 (en) | Semiconductor device | |
US20140073130A1 (en) | Forming nickel-platinum alloy self-aligned silicide contacts | |
JP2006100490A (ja) | 遮断素子及びその製造方法 | |
US7229920B2 (en) | Method of fabricating metal silicide layer | |
US20110165768A1 (en) | Semiconductor Device Having a Modified Recess Channel Gate and a Method for Fabricating the Same | |
JP4068845B2 (ja) | 配線構造 | |
US10121740B2 (en) | Advanced e-Fuse structure with hybrid metal controlled microstructure | |
KR100285978B1 (ko) | 실리사이드층형성방법및반도체집적회로 | |
US20210098372A1 (en) | E-Fuse Enhancement By Underlayer Layout Design | |
TW200303587A (en) | Method of forming different silicide portions on different silicon-containing regions in a semiconductor device | |
CN100481333C (zh) | 具有不同金属硅化物部分的半导体器件的制造方法 | |
JP2004079893A (ja) | 半導体装置及びその製造方法 | |
US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
KR20030086932A (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
US6790720B1 (en) | Method for fabricating a MOSFET and reducing line width of gate structure | |
JP5356260B2 (ja) | 半導体装置及びその製造方法 | |
KR100317338B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070801 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100330 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A02 | Decision of refusal |
Effective date: 20100803 Free format text: JAPANESE INTERMEDIATE CODE: A02 |