JP2001015453A - 金属シリサイド層の形成方法 - Google Patents
金属シリサイド層の形成方法Info
- Publication number
- JP2001015453A JP2001015453A JP11183152A JP18315299A JP2001015453A JP 2001015453 A JP2001015453 A JP 2001015453A JP 11183152 A JP11183152 A JP 11183152A JP 18315299 A JP18315299 A JP 18315299A JP 2001015453 A JP2001015453 A JP 2001015453A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- forming
- region
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 322
- 239000002184 metal Substances 0.000 title claims abstract description 322
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 115
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 115
- 230000015572 biosynthetic process Effects 0.000 title description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 67
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 51
- 239000000956 alloy Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract 4
- 239000010936 titanium Substances 0.000 claims description 48
- 239000003963 antioxidant agent Substances 0.000 claims description 28
- 230000003078 antioxidant effect Effects 0.000 claims description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 26
- 239000010941 cobalt Substances 0.000 claims description 24
- 229910017052 cobalt Inorganic materials 0.000 claims description 24
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 17
- 150000002739 metals Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 92
- 229910019001 CoSi Inorganic materials 0.000 description 55
- 238000009792 diffusion process Methods 0.000 description 39
- 229910008484 TiSi Inorganic materials 0.000 description 26
- 238000004544 sputter deposition Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 19
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N hydrochloric acid Substances Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 13
- 229910020517 Co—Ti Inorganic materials 0.000 description 12
- 239000000243 solution Substances 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 8
- 235000011114 ammonium hydroxide Nutrition 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910021341 titanium silicide Inorganic materials 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- -1 sulfuric acid peroxide Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000002978 peroxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 基板上に、Ｓｉの消費量を抑制して、なおか
つ低抵抗の金属シリサイド層を容易に形成することので
きる方法。 【解決手段】 Ｓｉ含有領域１２上に第１金属を堆積し
て第１金属層１４を形成する工程と、第１金属層上に第
２金属を堆積して第２金属層１６を形成する工程と、第
２金属層上に酸化防止層１８を形成する工程と、Ｓｉ含
有領域、第１金属層、第２金属層および酸化防止層とを
含む構造体に対して第１の熱処理を行うことにより、Ｓ
ｉ含有領域の第１金属層側の領域と、第１金属層のＳｉ
含有領域側の領域とから、金属シリサイド予備層２０を
形成し、かつ、第１金属層の第２金属層側の領域と、第
２金属層とから、第１金属および第２金属を含む合金層
２２を形成する工程と、酸化防止層を除去した後、残存
する第１金属層の部分１４ｘと合金層とを除去する工程
と、金属シリサイド予備層に対して第１の熱処理よりも
高い温度で第２の熱処理を行って、金属シリサイド予備
層を金属シリサイド層２０ｘに変える工程とを含む。
つ低抵抗の金属シリサイド層を容易に形成することので
きる方法。 【解決手段】 Ｓｉ含有領域１２上に第１金属を堆積し
て第１金属層１４を形成する工程と、第１金属層上に第
２金属を堆積して第２金属層１６を形成する工程と、第
２金属層上に酸化防止層１８を形成する工程と、Ｓｉ含
有領域、第１金属層、第２金属層および酸化防止層とを
含む構造体に対して第１の熱処理を行うことにより、Ｓ
ｉ含有領域の第１金属層側の領域と、第１金属層のＳｉ
含有領域側の領域とから、金属シリサイド予備層２０を
形成し、かつ、第１金属層の第２金属層側の領域と、第
２金属層とから、第１金属および第２金属を含む合金層
２２を形成する工程と、酸化防止層を除去した後、残存
する第１金属層の部分１４ｘと合金層とを除去する工程
と、金属シリサイド予備層に対して第１の熱処理よりも
高い温度で第２の熱処理を行って、金属シリサイド予備
層を金属シリサイド層２０ｘに変える工程とを含む。
Description
【０００１】
【発明の属する技術分野】この発明は、金属シリサイド
層の形成方法に関し、特にコバルトシリサイドの薄膜ま
たはチタンシリサイドの薄膜を形成する方法に関する。
層の形成方法に関し、特にコバルトシリサイドの薄膜ま
たはチタンシリサイドの薄膜を形成する方法に関する。
【０００２】
【従来の技術】近年、半導体デバイスに関しては微細化
が進み、ゲート配線抵抗や、トランジスタのソースおよ
びドレイン部分の寄生抵抗またはコンタクト抵抗が上昇
し、これにより、スケーリング則から期待されるような
高速化を実現することができないという問題が生じてい
る。この問題を解決するために、ゲートおよび拡散層領
域上に高融点金属のシリサイド膜を自己整合的に形成す
るサリサイド技術が注目されている。このサリサイド技
術によって、シート抵抗の低抵抗化を図ることができ
る。その中でも、低抵抗化および熱的安定性の観点か
ら、チタンシリサイド（ＴｉＳｉ2 ）またはコバルトシ
リサイド（ＣｏＳｉ2 ）を用いるのが有望とされてい
る。
が進み、ゲート配線抵抗や、トランジスタのソースおよ
びドレイン部分の寄生抵抗またはコンタクト抵抗が上昇
し、これにより、スケーリング則から期待されるような
高速化を実現することができないという問題が生じてい
る。この問題を解決するために、ゲートおよび拡散層領
域上に高融点金属のシリサイド膜を自己整合的に形成す
るサリサイド技術が注目されている。このサリサイド技
術によって、シート抵抗の低抵抗化を図ることができ
る。その中でも、低抵抗化および熱的安定性の観点か
ら、チタンシリサイド（ＴｉＳｉ2 ）またはコバルトシ
リサイド（ＣｏＳｉ2 ）を用いるのが有望とされてい
る。
【０００３】しかしながら、０．１μｍレベルの細線を
含む微細なデバイスにＴｉＳｉ2 を用いる場合、ＴｉＳ
ｉ2 のパターンを形成する工程中に、高抵抗のＣ４９相
のＴｉＳｉ2 （Ｃ４９−ＴｉＳｉ2 ）から低抵抗のＣ５
４相のＴｉＳｉ2 （Ｃ５４−ＴｉＳｉ2 ）へと相転移さ
せる必要がある。しかし、微細なパターンのＣ４９−Ｔ
ｉＳｉ2 では、この相転移が抑制されてしまうため、低
抵抗化が困難となるという細線効果と称される問題が生
じる。さらに０．１μｍ以下まで細線化しようとする場
合には、ＴｉＳｉ2 のシート抵抗が急激に増加してしま
う。これは、ＴｉＳｉ2 が凝集してシリサイド層が断線
することに起因する。
含む微細なデバイスにＴｉＳｉ2 を用いる場合、ＴｉＳ
ｉ2 のパターンを形成する工程中に、高抵抗のＣ４９相
のＴｉＳｉ2 （Ｃ４９−ＴｉＳｉ2 ）から低抵抗のＣ５
４相のＴｉＳｉ2 （Ｃ５４−ＴｉＳｉ2 ）へと相転移さ
せる必要がある。しかし、微細なパターンのＣ４９−Ｔ
ｉＳｉ2 では、この相転移が抑制されてしまうため、低
抵抗化が困難となるという細線効果と称される問題が生
じる。さらに０．１μｍ以下まで細線化しようとする場
合には、ＴｉＳｉ2 のシート抵抗が急激に増加してしま
う。これは、ＴｉＳｉ2 が凝集してシリサイド層が断線
することに起因する。
【０００４】これに対して、ＣｏＳｉ2 を用いる場合に
は、細線効果が生じるおそれはない。また、ＣｏＳｉ2
を形成する際に、シリコン（Ｓｉ）層上に設けたコバル
ト（Ｃｏ）層の上層に窒化チタン（ＴｉＮ）やチタン
（Ｔｉ）で構成されたキャップ膜を設けておく。これに
より、Ｃｏ層の表面の酸化を抑制することができる。文
献（１９９３ ＩＥＤＭ Ｔｅｃｈ Ｄｉｇ． Ｐ９０
６）によれば、例えば０．０７５μｍのＣｏＳｉ2 の細
線パターンの低抵抗化を図ることができる。
は、細線効果が生じるおそれはない。また、ＣｏＳｉ2
を形成する際に、シリコン（Ｓｉ）層上に設けたコバル
ト（Ｃｏ）層の上層に窒化チタン（ＴｉＮ）やチタン
（Ｔｉ）で構成されたキャップ膜を設けておく。これに
より、Ｃｏ層の表面の酸化を抑制することができる。文
献（１９９３ ＩＥＤＭ Ｔｅｃｈ Ｄｉｇ． Ｐ９０
６）によれば、例えば０．０７５μｍのＣｏＳｉ2 の細
線パターンの低抵抗化を図ることができる。
【０００５】
【発明が解決しようとする課題】ここで、サリサイド技
術を用いて、ポリＳｉゲート電極および拡散層上に低抵
抗なＣｏＳｉ2 層を形成する一般的な製造方法を図７を
参照して簡単に説明する。図７は、従来の低抵抗なＣｏ
Ｓｉ2 層の形成工程図であり、形成中の構造体の断面の
切り口で示してある。
術を用いて、ポリＳｉゲート電極および拡散層上に低抵
抗なＣｏＳｉ2 層を形成する一般的な製造方法を図７を
参照して簡単に説明する。図７は、従来の低抵抗なＣｏ
Ｓｉ2 層の形成工程図であり、形成中の構造体の断面の
切り口で示してある。
【０００６】まず、通常の方法でＳｉ基板１００にポリ
Ｓｉゲート電極１０２およびこのゲート電極１０２を挟
んだ両側に拡散層１０４を形成する。拡散層１０４の外
側は素子分離領域１０６であり、厚い酸化膜が形成され
ている。また、ゲート電極１０２の側壁には側壁酸化膜
１０８が形成されている。次に、ゲート電極１０２およ
び拡散層１０４が形成された基板１００の主表面全体に
Ｃｏ膜１１０をスパッタ法を用いて成膜する（図７
（Ａ））。その後、４５０〜６５０℃の温度でＲＴＡ
（急速熱アニーリング：Rapid Thermal Annealing ）処
理（第１ＲＴＡ処理とする）を行う。これにより、ゲー
ト電極１０２の表面とこの表面と接触しているＣｏ膜１
１０の部分とが反応して第１ＣｏＳｉ層１１２（ＣｏＳ
ｉとＣｏＳｉ2とＣｏＳｉおよびＣｏＳｉ2 との合成物
とで構成されている層）が形成される。また、拡散層１
０４の表面と、この表面と接触しているＣｏ膜１１０の
部分とが反応して第２ＣｏＳｉ層１１４（ＣｏＳｉとＣ
ｏＳｉ2 とＣｏＳｉおよびＣｏＳｉ2 との合成物とで構
成されている層）が形成される（図７（Ｂ））。その
後、硫酸過水溶液または塩酸過水溶液等を用いて、未反
応のＣｏ膜１１０の部分を選択的に除去する（図７
（Ｃ））。その後、７５０〜９００℃の温度で第２ＲＴ
Ａ処理を行うことにより、第１ＣｏＳｉ層１１２および
第２ＣｏＳｉ層１１４を第１および第２のＣｏＳｉ2 層
１１６、１１８（ほとんどＣｏＳｉ2 で構成されている
層）に変える。このようにして低抵抗の第１ＣｏＳｉ2
層１１６および第２のＣｏＳｉ2 層１１８をゲート電極
１０２の表面および拡散層１０４上に形成することがで
きる（図７（Ｄ））。
Ｓｉゲート電極１０２およびこのゲート電極１０２を挟
んだ両側に拡散層１０４を形成する。拡散層１０４の外
側は素子分離領域１０６であり、厚い酸化膜が形成され
ている。また、ゲート電極１０２の側壁には側壁酸化膜
１０８が形成されている。次に、ゲート電極１０２およ
び拡散層１０４が形成された基板１００の主表面全体に
Ｃｏ膜１１０をスパッタ法を用いて成膜する（図７
（Ａ））。その後、４５０〜６５０℃の温度でＲＴＡ
（急速熱アニーリング：Rapid Thermal Annealing ）処
理（第１ＲＴＡ処理とする）を行う。これにより、ゲー
ト電極１０２の表面とこの表面と接触しているＣｏ膜１
１０の部分とが反応して第１ＣｏＳｉ層１１２（ＣｏＳ
ｉとＣｏＳｉ2とＣｏＳｉおよびＣｏＳｉ2 との合成物
とで構成されている層）が形成される。また、拡散層１
０４の表面と、この表面と接触しているＣｏ膜１１０の
部分とが反応して第２ＣｏＳｉ層１１４（ＣｏＳｉとＣ
ｏＳｉ2 とＣｏＳｉおよびＣｏＳｉ2 との合成物とで構
成されている層）が形成される（図７（Ｂ））。その
後、硫酸過水溶液または塩酸過水溶液等を用いて、未反
応のＣｏ膜１１０の部分を選択的に除去する（図７
（Ｃ））。その後、７５０〜９００℃の温度で第２ＲＴ
Ａ処理を行うことにより、第１ＣｏＳｉ層１１２および
第２ＣｏＳｉ層１１４を第１および第２のＣｏＳｉ2 層
１１６、１１８（ほとんどＣｏＳｉ2 で構成されている
層）に変える。このようにして低抵抗の第１ＣｏＳｉ2
層１１６および第２のＣｏＳｉ2 層１１８をゲート電極
１０２の表面および拡散層１０４上に形成することがで
きる（図７（Ｄ））。
【０００７】しかしながら、デバイスの高集積化に伴っ
てデバイスの接合深さは浅くなる傾向にある。このた
め、Ｃｏ膜１１０と拡散層１０４の表面のＳｉとを反応
させてＣｏＳｉ層を形成する工程で、Ｓｉの消費量が多
いとこの接合が破壊されてリーク電流が発生するおそれ
がある。従って、Ｓｉの消費量を低減しなければならな
い。
てデバイスの接合深さは浅くなる傾向にある。このた
め、Ｃｏ膜１１０と拡散層１０４の表面のＳｉとを反応
させてＣｏＳｉ層を形成する工程で、Ｓｉの消費量が多
いとこの接合が破壊されてリーク電流が発生するおそれ
がある。従って、Ｓｉの消費量を低減しなければならな
い。
【０００８】Ｓｉの消費量を低減するために、例えば、
より薄膜のＣｏ膜を形成することが考えられる。しかし
ながら、従来と同様にしてスパッタ法を用いて、例え
ば、１０ｎｍの膜厚のＣｏ膜を成膜する場合、スパッタ
時間はわずか１３秒程度である。このため、さらに薄膜
化を図ろうとすると、成膜時間はより短くなってしまう
ために膜厚の制御が困難である。
より薄膜のＣｏ膜を形成することが考えられる。しかし
ながら、従来と同様にしてスパッタ法を用いて、例え
ば、１０ｎｍの膜厚のＣｏ膜を成膜する場合、スパッタ
時間はわずか１３秒程度である。このため、さらに薄膜
化を図ろうとすると、成膜時間はより短くなってしまう
ために膜厚の制御が困難である。
【０００９】このため、基板上に、Ｓｉの消費量を抑制
して、なおかつ低抵抗の金属シリサイド層を容易に形成
することのできる方法の出現が望まれていた。
して、なおかつ低抵抗の金属シリサイド層を容易に形成
することのできる方法の出現が望まれていた。
【００１０】
【課題を解決するための手段】このため、この発明の金
属シリサイド層の形成方法によって、Ｓｉ含有領域上に
金属シリサイド層を形成するにあたり、以下の工程を含
むことを特徴とする。
属シリサイド層の形成方法によって、Ｓｉ含有領域上に
金属シリサイド層を形成するにあたり、以下の工程を含
むことを特徴とする。
【００１１】（１−１）Ｓｉ含有領域上に第１金属を堆
積して第１金属層を形成する工程。 （１−２）第１金属層上に第２金属を堆積して第２金属
層を形成する工程。
積して第１金属層を形成する工程。 （１−２）第１金属層上に第２金属を堆積して第２金属
層を形成する工程。
【００１２】（１−３）第２金属層上に酸化防止層を形
成する工程。
成する工程。
【００１３】（２）Ｓｉ含有領域、第１金属層、第２金
属層および酸化防止層を含む構造体（（１−１〜３）で
堆積させて形成したもの）に対して第１の熱処理を行う
ことにより、 Ｓｉ含有領域の第１金属層側の領域と、第１金属層の
Ｓｉ含有領域側の領域とから、金属シリサイド予備層を
形成し、かつ 第１金属層の第２金属層側の領域と、第２金属層とか
ら、第１金属および第２金属を含む合金層を形成する工
程。
属層および酸化防止層を含む構造体（（１−１〜３）で
堆積させて形成したもの）に対して第１の熱処理を行う
ことにより、 Ｓｉ含有領域の第１金属層側の領域と、第１金属層の
Ｓｉ含有領域側の領域とから、金属シリサイド予備層を
形成し、かつ 第１金属層の第２金属層側の領域と、第２金属層とか
ら、第１金属および第２金属を含む合金層を形成する工
程。
【００１４】（３）酸化防止層を除去した後、残存する
第１金属層の部分と合金層とを除去する工程。
第１金属層の部分と合金層とを除去する工程。
【００１５】（４）金属シリサイド予備層（（２）で形
成された層）に対して第１の熱処理よりも高い温度で第
２の熱処理を行って、金属シリサイド予備層を金属シリ
サイド層に変える工程。
成された層）に対して第１の熱処理よりも高い温度で第
２の熱処理を行って、金属シリサイド予備層を金属シリ
サイド層に変える工程。
【００１６】この発明では、第１の熱処理を行う上記
（２）工程で、第１金属層の第２金属層側の領域と、第
２金属層とから、第１金属および第２金属を含む合金層
を形成しているので、Ｓｉ含有領域の第１金属側の領域
と、第１金属層のＳｉ含有領域側の領域とから形成され
る金属シリサイド予備層を、３５ｎｍ以下という薄さに
形成することができる。これは、合金層の形成に第１金
属層の一部の領域が消費されるために、金属シリサイド
予備層の形成に消費される第１金属層の領域を従来より
も小さく（狭く）することができるためである。そし
て、この金属シリサイド予備層に対して第２の熱処理を
行う上記（４）工程によって、薄膜の金属シリサイド層
をＳｉ含有領域上に形成することができる。これによ
り、このような方法を用いて半導体装置の拡散層の表面
上に金属シリサイド層を形成すれば、拡散層の表面のＳ
ｉの消費量は従来よりも少なくて済むため、接合深さの
浅い拡散層であっても接合が破壊されるおそれはなくな
る。
（２）工程で、第１金属層の第２金属層側の領域と、第
２金属層とから、第１金属および第２金属を含む合金層
を形成しているので、Ｓｉ含有領域の第１金属側の領域
と、第１金属層のＳｉ含有領域側の領域とから形成され
る金属シリサイド予備層を、３５ｎｍ以下という薄さに
形成することができる。これは、合金層の形成に第１金
属層の一部の領域が消費されるために、金属シリサイド
予備層の形成に消費される第１金属層の領域を従来より
も小さく（狭く）することができるためである。そし
て、この金属シリサイド予備層に対して第２の熱処理を
行う上記（４）工程によって、薄膜の金属シリサイド層
をＳｉ含有領域上に形成することができる。これによ
り、このような方法を用いて半導体装置の拡散層の表面
上に金属シリサイド層を形成すれば、拡散層の表面のＳ
ｉの消費量は従来よりも少なくて済むため、接合深さの
浅い拡散層であっても接合が破壊されるおそれはなくな
る。
【００１７】また、金属シリサイド層として、コバルト
シリサイド層を形成する場合、好ましくは、第１金属を
コバルトとし、第２金属をチタンとするのがよい。
シリサイド層を形成する場合、好ましくは、第１金属を
コバルトとし、第２金属をチタンとするのがよい。
【００１８】これにより、上記（１）工程で、Ｓｉ含有
領域上に第１金属層としてのコバルト層（Ｃｏ層）と、
コバルト層上に第２金属層としてのチタン層（Ｔｉ層）
と、チタン層上に酸化防止層とを含む構造体が得られ、
上記（２）工程で、Ｓｉ含有領域上にコバルトシリサイ
ド予備層（ＣｏＳｉ層）が形成され、かつコバルトシリ
サイド予備層上に、主成分としてコバルトおよびチタン
を含む合金層（Ｃｏ−Ｔｉ（Ｓｉ）合金層）を形成する
ことができる。なお、この合金層にはＳｉが若干量含ま
れると考えられる。その後、酸化防止層を除去して、コ
バルト層および合金層を除去した後、第２の熱処理を行
ってＣｏＳｉ層を低抵抗のＣｏＳｉ2 層に変えることに
より、Ｓｉ含有領域上に薄膜のコバルトシリサイド層
（ＣｏＳｉ2 層）を形成することができる。よって、こ
の発明の方法を用いれば、０．１μｍレベルの細線を含
む微細な半導体デバイスにおいて、ゲート電極や拡散層
の表面上に低抵抗で、かつ薄膜のコバルトシリサイド層
を形成することができる。
領域上に第１金属層としてのコバルト層（Ｃｏ層）と、
コバルト層上に第２金属層としてのチタン層（Ｔｉ層）
と、チタン層上に酸化防止層とを含む構造体が得られ、
上記（２）工程で、Ｓｉ含有領域上にコバルトシリサイ
ド予備層（ＣｏＳｉ層）が形成され、かつコバルトシリ
サイド予備層上に、主成分としてコバルトおよびチタン
を含む合金層（Ｃｏ−Ｔｉ（Ｓｉ）合金層）を形成する
ことができる。なお、この合金層にはＳｉが若干量含ま
れると考えられる。その後、酸化防止層を除去して、コ
バルト層および合金層を除去した後、第２の熱処理を行
ってＣｏＳｉ層を低抵抗のＣｏＳｉ2 層に変えることに
より、Ｓｉ含有領域上に薄膜のコバルトシリサイド層
（ＣｏＳｉ2 層）を形成することができる。よって、こ
の発明の方法を用いれば、０．１μｍレベルの細線を含
む微細な半導体デバイスにおいて、ゲート電極や拡散層
の表面上に低抵抗で、かつ薄膜のコバルトシリサイド層
を形成することができる。
【００１９】また、金属シリサイド層として、チタンシ
リサイド層を形成する場合、好ましくは、第１金属をチ
タンとし、第２金属をコバルトとするのがよい。
リサイド層を形成する場合、好ましくは、第１金属をチ
タンとし、第２金属をコバルトとするのがよい。
【００２０】これにより、上記（１）工程で、Ｓｉ含有
領域上に第１金属層としてのＴｉ層と、Ｔｉ層上に第２
金属層としてのＣｏ層と、Ｃｏ層上に酸化防止層とを含
む構造体が得られ、上記（２）工程で、Ｓｉ含有領域上
にチタンシリサイド予備層（Ｃ４９−ＴｉＳｉ2 層）が
形成され、かつチタンシリサイド予備層上に、Ｃｏ−Ｔ
ｉ（Ｓｉ）合金層が形成される。その後、酸化防止層を
除去して、残存するＴｉ層および合金層を除去した後、
第２の熱処理を行ってＣ４９−ＴｉＳｉ2 層を、低抵抗
のＣ５４−ＴｉＳｉ2 層に変えることにより、Ｓｉ含有
領域上に薄膜（膜厚３５ｎｍ以下）のチタンシリサイド
層（Ｃ５４−ＴｉＳｉ2 層）を形成することができる。
領域上に第１金属層としてのＴｉ層と、Ｔｉ層上に第２
金属層としてのＣｏ層と、Ｃｏ層上に酸化防止層とを含
む構造体が得られ、上記（２）工程で、Ｓｉ含有領域上
にチタンシリサイド予備層（Ｃ４９−ＴｉＳｉ2 層）が
形成され、かつチタンシリサイド予備層上に、Ｃｏ−Ｔ
ｉ（Ｓｉ）合金層が形成される。その後、酸化防止層を
除去して、残存するＴｉ層および合金層を除去した後、
第２の熱処理を行ってＣ４９−ＴｉＳｉ2 層を、低抵抗
のＣ５４−ＴｉＳｉ2 層に変えることにより、Ｓｉ含有
領域上に薄膜（膜厚３５ｎｍ以下）のチタンシリサイド
層（Ｃ５４−ＴｉＳｉ2 層）を形成することができる。
【００２１】また、酸化防止層を、窒化チタン層または
タングステン層とするのがよい。
タングステン層とするのがよい。
【００２２】酸化防止層を構成する材料としては、第１
の熱処理の温度に耐えうる半導体材料を用いることがで
き、例えばＴｉＮ、Ｔａ、ＴａＮ、Ｒｕ、Ｎｉ、Ｃｕ、
Ｍｏ、Ｗその他の耐熱性材料を挙げることができる。こ
の中で、スパッタ装置による成膜が容易で、選択エッチ
ングを行うことができ、さらに、従来より半導体材料と
して入手しやすい材料が特に好ましい。この点を考慮す
ると、ＴｉＮ（窒化チタン）或いはＷ（タングステン）
を用いるのがよい。
の熱処理の温度に耐えうる半導体材料を用いることがで
き、例えばＴｉＮ、Ｔａ、ＴａＮ、Ｒｕ、Ｎｉ、Ｃｕ、
Ｍｏ、Ｗその他の耐熱性材料を挙げることができる。こ
の中で、スパッタ装置による成膜が容易で、選択エッチ
ングを行うことができ、さらに、従来より半導体材料と
して入手しやすい材料が特に好ましい。この点を考慮す
ると、ＴｉＮ（窒化チタン）或いはＷ（タングステン）
を用いるのがよい。
【００２３】また、第１の熱処理を４５０℃〜７５０℃
（７５０℃は含まず。）の温度範囲内の温度で行い、第
２の熱処理を７５０℃〜９００℃の温度範囲内の温度で
行うのがよい。
（７５０℃は含まず。）の温度範囲内の温度で行い、第
２の熱処理を７５０℃〜９００℃の温度範囲内の温度で
行うのがよい。
【００２４】第１の熱処理を４５０℃〜７５０℃の温度
範囲内の温度で行うことによって、Ｓｉと第１金属との
反応を選択的に行うことができる。また、第２の熱処理
を７５０℃〜９００℃の温度範囲内の温度で行うことに
よって、Ｓｉと第１金属とが反応して得られた高抵抗の
金属シリサイド予備層を低抵抗の金属シリサイド層に変
えることができる。
範囲内の温度で行うことによって、Ｓｉと第１金属との
反応を選択的に行うことができる。また、第２の熱処理
を７５０℃〜９００℃の温度範囲内の温度で行うことに
よって、Ｓｉと第１金属とが反応して得られた高抵抗の
金属シリサイド予備層を低抵抗の金属シリサイド層に変
えることができる。
【００２５】また、より好ましくは、第１金属をコバル
トとし第２金属をチタンとする場合には、第１の熱処理
を４５０℃〜６５０℃の範囲内の温度で行うのがよい。
また、第１金属をチタンとし第２金属をコバルトとする
場合には、第１の熱処理を６００℃〜７５０℃の範囲内
の温度で行うのがよい。
トとし第２金属をチタンとする場合には、第１の熱処理
を４５０℃〜６５０℃の範囲内の温度で行うのがよい。
また、第１金属をチタンとし第２金属をコバルトとする
場合には、第１の熱処理を６００℃〜７５０℃の範囲内
の温度で行うのがよい。
【００２６】また、異なるＳｉ含有領域上に厚さの異な
る金属シリサイド層を同時に形成するにあたり、好まし
くは、以下のような工程を含んでいるのがよい。なお、
ここでは、異なる含有領域として第１Ｓｉ含有領域と第
２Ｓｉ含有領域を設け、第２Ｓｉ含有領域上に厚い金属
シリサイド層を設けることにする。
る金属シリサイド層を同時に形成するにあたり、好まし
くは、以下のような工程を含んでいるのがよい。なお、
ここでは、異なる含有領域として第１Ｓｉ含有領域と第
２Ｓｉ含有領域を設け、第２Ｓｉ含有領域上に厚い金属
シリサイド層を設けることにする。
【００２７】（１−１）第１Ｓｉ含有領域および第２Ｓ
ｉ含有領域上に第１金属を堆積して第１金属層をそれぞ
れ形成する工程。
ｉ含有領域上に第１金属を堆積して第１金属層をそれぞ
れ形成する工程。
【００２８】（１−２）第１金属層上に第２金属を堆積
して第２金属層を形成する工程。
して第２金属層を形成する工程。
【００２９】（１−２＃）第２Ｓｉ含有領域の上に位置
する第２金属層の部分を除去する工程。
する第２金属層の部分を除去する工程。
【００３０】（１−３）残存する第２金属層上および第
２金属層から露出する第１金属層上に酸化防止層を形成
する工程。
２金属層から露出する第１金属層上に酸化防止層を形成
する工程。
【００３１】（２）（１−１〜３）の工程を経て形成さ
れた構造体に対して第１の熱処理を行うことにより、 −１：第１Ｓｉ含有領域の第１金属層側の領域と、第
１金属層の第１Ｓｉ含有領域側の領域とから、金属シリ
サイド第１予備層を形成し、 −２：第２Ｓｉ含有領域の第１金属層側の領域と、第
１金属層の第２Ｓｉ含有領域側の領域とから、第１予備
層よりも厚い金属シリサイド第２予備層を形成し、 第１金属層の第２金属層側の領域と、残存する第２金
属層とから、第１金属および第２金属を含む合金層を形
成する工程。
れた構造体に対して第１の熱処理を行うことにより、 −１：第１Ｓｉ含有領域の第１金属層側の領域と、第
１金属層の第１Ｓｉ含有領域側の領域とから、金属シリ
サイド第１予備層を形成し、 −２：第２Ｓｉ含有領域の第１金属層側の領域と、第
１金属層の第２Ｓｉ含有領域側の領域とから、第１予備
層よりも厚い金属シリサイド第２予備層を形成し、 第１金属層の第２金属層側の領域と、残存する第２金
属層とから、第１金属および第２金属を含む合金層を形
成する工程。
【００３２】（３）酸化防止層を除去した後、残存する
第１金属層の部分と合金層とを除去する工程。
第１金属層の部分と合金層とを除去する工程。
【００３３】（４）第１予備層および第２予備層に対し
て第１の熱処理より高い温度で第２の熱処理を行って、
第１予備層および第２予備層を、金属シリサイド第１層
および金属シリサイド第２層に変える工程。
て第１の熱処理より高い温度で第２の熱処理を行って、
第１予備層および第２予備層を、金属シリサイド第１層
および金属シリサイド第２層に変える工程。
【００３４】これにより、第１Ｓｉ含有領域上には薄膜
の金属シリサイド第１層を形成し、第２Ｓｉ含有領域上
には第１層よりも厚い金属シリサイド第２層を同時に形
成することができる。これは、（１−２＃）工程で、第
２Ｓｉ含有領域上から第２金属層を除去したために、第
１金属層と第２金属層とを含む合金層が形成されなかっ
たことによる。合金層が形成されないことにより、第１
金属層は第２Ｓｉ含有領域のＳｉを多く消費するため、
厚い金属シリサイド層を形成することができる。よっ
て、金属シリサイド層の厚さを所要に応じて変化させて
設けることができる。このような方法を用いて半導体装
置を形成する場合、例えば接合深さの浅い拡散層上に
は、接合が破壊されない程度に薄い薄膜を設けることが
できる。また、接合破壊の心配のないゲート電極上に
は、より一層の低抵抗化を図る目的で厚い金属シリサイ
ド層を形成することができる。
の金属シリサイド第１層を形成し、第２Ｓｉ含有領域上
には第１層よりも厚い金属シリサイド第２層を同時に形
成することができる。これは、（１−２＃）工程で、第
２Ｓｉ含有領域上から第２金属層を除去したために、第
１金属層と第２金属層とを含む合金層が形成されなかっ
たことによる。合金層が形成されないことにより、第１
金属層は第２Ｓｉ含有領域のＳｉを多く消費するため、
厚い金属シリサイド層を形成することができる。よっ
て、金属シリサイド層の厚さを所要に応じて変化させて
設けることができる。このような方法を用いて半導体装
置を形成する場合、例えば接合深さの浅い拡散層上に
は、接合が破壊されない程度に薄い薄膜を設けることが
できる。また、接合破壊の心配のないゲート電極上に
は、より一層の低抵抗化を図る目的で厚い金属シリサイ
ド層を形成することができる。
【００３５】また、この金属シリサイド形成方法におい
て、金属シリサイド層をコバルトシリサイド層とする場
合には、第１金属をコバルトとし、第２金属をチタンと
するのがよい。そして、金属シリサイド層をチタンシリ
サイド層とする場合には、第１金属をチタンとし、第２
金属をコバルトとするのがよい。
て、金属シリサイド層をコバルトシリサイド層とする場
合には、第１金属をコバルトとし、第２金属をチタンと
するのがよい。そして、金属シリサイド層をチタンシリ
サイド層とする場合には、第１金属をチタンとし、第２
金属をコバルトとするのがよい。
【００３６】また、酸化防止層は、窒化チタン層若しく
はタングステン層であるのがよい。
はタングステン層であるのがよい。
【００３７】また、第１の熱処理温度は４５０℃〜７５
０℃（７５０℃は含まない。）の範囲内の温度で行い、
第２の熱処理温度は７５０℃〜９００℃の範囲内の温度
で行うのが好ましい。
０℃（７５０℃は含まない。）の範囲内の温度で行い、
第２の熱処理温度は７５０℃〜９００℃の範囲内の温度
で行うのが好ましい。
【００３８】また、上述した金属シリサイド層の形成方
法において、酸化防止層を除去するが、酸化防止層とし
て例えばＴｉＮ層を用いた場合には、アンモニア過水溶
液（Ｈ2 Ｏ、ＮＨ4 ＯＨおよびＨ2 Ｏ2 の混合液）を用
いたウェットエッチングにより除去するのがよい。これ
により、ＴｉＮ層を選択的に除去することができる。
法において、酸化防止層を除去するが、酸化防止層とし
て例えばＴｉＮ層を用いた場合には、アンモニア過水溶
液（Ｈ2 Ｏ、ＮＨ4 ＯＨおよびＨ2 Ｏ2 の混合液）を用
いたウェットエッチングにより除去するのがよい。これ
により、ＴｉＮ層を選択的に除去することができる。
【００３９】また、酸化防止層を除去した後、残存して
いる未反応の第１金属層の部分と合金層とを除去する
が、第１金属としてコバルトを使用した場合には、第１
金属層および合金層の両方を、硫酸過水溶液（Ｈ2 ＳＯ
4 およびＨ2 Ｏ2 の混合液）または塩酸過水溶液（Ｈ2
Ｏ、ＨＣｌおよびＨ2 Ｏ2 の混合液）を用いたウェット
エッチングによって除去することができる。また、第１
金属としてチタンを使用した場合には、合金層を硫酸過
水溶液または塩酸過水溶液で除去し、第１金属層をアン
モニア過水溶液で除去するのが好ましい。
いる未反応の第１金属層の部分と合金層とを除去する
が、第１金属としてコバルトを使用した場合には、第１
金属層および合金層の両方を、硫酸過水溶液（Ｈ2 ＳＯ
4 およびＨ2 Ｏ2 の混合液）または塩酸過水溶液（Ｈ2
Ｏ、ＨＣｌおよびＨ2 Ｏ2 の混合液）を用いたウェット
エッチングによって除去することができる。また、第１
金属としてチタンを使用した場合には、合金層を硫酸過
水溶液または塩酸過水溶液で除去し、第１金属層をアン
モニア過水溶液で除去するのが好ましい。
【００４０】
【発明の実施の形態】以下、図を参照してこの発明の実
施の形態につき説明する。なお、各図は発明を理解でき
る程度に各構成成分の形状、大きさおよび配置関係を概
略的に示してあるに過ぎず、したがってこの発明を図示
例に限定するものではない。また、図において、図を分
かり易くするために断面を示すハッチング（斜線）は一
部分を除き省略してある。
施の形態につき説明する。なお、各図は発明を理解でき
る程度に各構成成分の形状、大きさおよび配置関係を概
略的に示してあるに過ぎず、したがってこの発明を図示
例に限定するものではない。また、図において、図を分
かり易くするために断面を示すハッチング（斜線）は一
部分を除き省略してある。
【００４１】図１および図２は、この発明の実施の形態
の説明に供する、概略的な形成工程図である。なお、各
図は、形成途中の構造体の断面の切り口で示してある。
の説明に供する、概略的な形成工程図である。なお、各
図は、形成途中の構造体の断面の切り口で示してある。
【００４２】この実施の形態で用いられる構造体は、例
えば、基板に設けられた素子分離領域のような絶縁領域
（この実施の形態では、絶縁領域も含めて基板と称す
る。）１０内に島状にＳｉ含有領域１２が形成されてい
る。
えば、基板に設けられた素子分離領域のような絶縁領域
（この実施の形態では、絶縁領域も含めて基板と称す
る。）１０内に島状にＳｉ含有領域１２が形成されてい
る。
【００４３】まず、この発明では、基板１０のＳｉ含有
領域１２上に第１金属を堆積して、厚さ５〜２０ｎｍの
第１金属層１４を形成する。次に、第１金属層１４上に
第２金属を堆積して厚さ５〜５０ｎｍの第２金属層１６
を形成する。その後、第２金属層１６上に酸化防止層１
８を１０〜１００ｎｍの厚さに形成する（図１
（Ａ））。これらの層１４，１６，１８は、例えばスパ
ッタ法を用いて形成する。なお、酸化防止層１８は、後
に行う第１の熱処理の工程で、第１金属層および第２金
属層が酸化されるのを防止するために設ける層である。
例えば、この構造体を半導体装置として利用するとき
に、第１および第２金属層が酸化されていてはシート抵
抗が高くなってしまうといった問題が生じる。
領域１２上に第１金属を堆積して、厚さ５〜２０ｎｍの
第１金属層１４を形成する。次に、第１金属層１４上に
第２金属を堆積して厚さ５〜５０ｎｍの第２金属層１６
を形成する。その後、第２金属層１６上に酸化防止層１
８を１０〜１００ｎｍの厚さに形成する（図１
（Ａ））。これらの層１４，１６，１８は、例えばスパ
ッタ法を用いて形成する。なお、酸化防止層１８は、後
に行う第１の熱処理の工程で、第１金属層および第２金
属層が酸化されるのを防止するために設ける層である。
例えば、この構造体を半導体装置として利用するとき
に、第１および第２金属層が酸化されていてはシート抵
抗が高くなってしまうといった問題が生じる。
【００４４】次に、Ｓｉ含有領域１２、第１金属層１
４、第２金属層１６および酸化防止層１８を含む構造体
に対して第１の熱処理を行う。これにより、金属シリサ
イド予備層２０および合金層２２を同時に形成する。こ
の第１の熱処理は、４５０℃〜７５０℃の範囲内の温度
で、１０〜６０秒間加熱するＲＴＡにより行う。この温
度範囲内の温度で熱処理を行うことによって、Ｓｉと第
１金属との反応を選択的に行うことができる。また、熱
処理時間は第１金属層および第２金属層の材料および厚
さに応じて変化する。そして、例えば、第１金属層をコ
バルト層とし第２金属層をチタン層とした場合に、より
好ましくは、第１の熱処理を４５０℃〜６００℃の範囲
内の温度で行うのが良い。さらに好ましくは、５００℃
〜６００℃の間で１０〜３０秒間加熱することにより行
うのがよい。金属シリサイド予備層２０は、Ｓｉ含有領
域１２の第１金属層１４側の領域と、第１金属層１４の
Ｓｉ含有領域１２側の領域とから形成される。また、合
金層２２は、第１金属層１４の第２金属層１６側の領域
と、第２金属層１６とから形成され、第１金属および第
２金属を含む合金層２２となる。この工程では、金属シ
リサイド予備層２０と同時に、合金層２２が金属シリサ
イド予備層を形成するための第１金属層１４の第１金属
を消費して形成される。このため、金属シリサイド予備
層の形成に消費される第１金属の量を少なくすることが
できるので金属シリサイド予備層を薄く形成することが
できる。また、この第１の熱処理を行う構造体には酸化
防止層１８が形成されているため、第１の金属や第２の
金属が熱処理によって酸化されるのを防止することがで
きる（図１（Ｂ））。
４、第２金属層１６および酸化防止層１８を含む構造体
に対して第１の熱処理を行う。これにより、金属シリサ
イド予備層２０および合金層２２を同時に形成する。こ
の第１の熱処理は、４５０℃〜７５０℃の範囲内の温度
で、１０〜６０秒間加熱するＲＴＡにより行う。この温
度範囲内の温度で熱処理を行うことによって、Ｓｉと第
１金属との反応を選択的に行うことができる。また、熱
処理時間は第１金属層および第２金属層の材料および厚
さに応じて変化する。そして、例えば、第１金属層をコ
バルト層とし第２金属層をチタン層とした場合に、より
好ましくは、第１の熱処理を４５０℃〜６００℃の範囲
内の温度で行うのが良い。さらに好ましくは、５００℃
〜６００℃の間で１０〜３０秒間加熱することにより行
うのがよい。金属シリサイド予備層２０は、Ｓｉ含有領
域１２の第１金属層１４側の領域と、第１金属層１４の
Ｓｉ含有領域１２側の領域とから形成される。また、合
金層２２は、第１金属層１４の第２金属層１６側の領域
と、第２金属層１６とから形成され、第１金属および第
２金属を含む合金層２２となる。この工程では、金属シ
リサイド予備層２０と同時に、合金層２２が金属シリサ
イド予備層を形成するための第１金属層１４の第１金属
を消費して形成される。このため、金属シリサイド予備
層の形成に消費される第１金属の量を少なくすることが
できるので金属シリサイド予備層を薄く形成することが
できる。また、この第１の熱処理を行う構造体には酸化
防止層１８が形成されているため、第１の金属や第２の
金属が熱処理によって酸化されるのを防止することがで
きる（図１（Ｂ））。
【００４５】次に、酸化防止層１８を除去する。酸化防
止層１８を構成する材料としてＴｉＮを用いた場合に
は、アンモニア過水溶液を用いたウェットエッチングに
よって酸化防止層１８を除去するのがよい（図１
（Ｃ））。
止層１８を構成する材料としてＴｉＮを用いた場合に
は、アンモニア過水溶液を用いたウェットエッチングに
よって酸化防止層１８を除去するのがよい（図１
（Ｃ））。
【００４６】次に、未反応の第１金属層の残存部分１４
ｘと合金層２２とを除去する。第１金属層の残存してい
る部分１４ｘは、例えば、Ｓｉ含有領域１２以外の領域
に堆積された第１金属層１４の部分である。この部分の
一部は、その上に堆積された第２金属層１６と合金層２
２を形成しているが、基板１０側の領域は反応しきれず
に残存している。これら第１金属層の残存部分１４ｘお
よび合金層２２は、例えば、硫酸過水溶液や塩酸過水溶
液等を用いたウェットエッチングにより除去される（図
２（Ａ））。
ｘと合金層２２とを除去する。第１金属層の残存してい
る部分１４ｘは、例えば、Ｓｉ含有領域１２以外の領域
に堆積された第１金属層１４の部分である。この部分の
一部は、その上に堆積された第２金属層１６と合金層２
２を形成しているが、基板１０側の領域は反応しきれず
に残存している。これら第１金属層の残存部分１４ｘお
よび合金層２２は、例えば、硫酸過水溶液や塩酸過水溶
液等を用いたウェットエッチングにより除去される（図
２（Ａ））。
【００４７】その後、金属シリサイド予備層２０に対し
て、第１の熱処理よりも高い温度で第２の熱処理を行
う。これにより、高抵抗の金属シリサイド予備層２０
を、低抵抗の金属シリサイド層２０ｘに変える。この第
２の熱処理は、例えば７５０℃〜９００℃の範囲内の温
度で、１０〜６０秒間、ＲＴＡにより行うのが好まし
い。より好ましくは、８００℃〜８５０℃の温度で１０
〜３０秒間ＲＴＡを行うのがよい。なお、熱処理の温度
および時間は、金属シリサイド予備層２０の厚さによっ
て変化する。
て、第１の熱処理よりも高い温度で第２の熱処理を行
う。これにより、高抵抗の金属シリサイド予備層２０
を、低抵抗の金属シリサイド層２０ｘに変える。この第
２の熱処理は、例えば７５０℃〜９００℃の範囲内の温
度で、１０〜６０秒間、ＲＴＡにより行うのが好まし
い。より好ましくは、８００℃〜８５０℃の温度で１０
〜３０秒間ＲＴＡを行うのがよい。なお、熱処理の温度
および時間は、金属シリサイド予備層２０の厚さによっ
て変化する。
【００４８】これにより、この発明では第１の熱処理工
程において、第１金属層１４を消費して合金層２２と金
属シリサイド予備層２０とを形成する。このため、金属
シリサイド予備層を形成するための第１金属層１４の消
費量は従来よりも少なくなる。従って、金属シリサイド
予備層２０を形成するためのＳｉ含有領域１２のＳｉの
消費量も少なくて済む。よって、膜厚の薄い金属シリサ
イド層２０ｘを形成することができる（図２（Ｂ））。
程において、第１金属層１４を消費して合金層２２と金
属シリサイド予備層２０とを形成する。このため、金属
シリサイド予備層を形成するための第１金属層１４の消
費量は従来よりも少なくなる。従って、金属シリサイド
予備層２０を形成するためのＳｉ含有領域１２のＳｉの
消費量も少なくて済む。よって、膜厚の薄い金属シリサ
イド層２０ｘを形成することができる（図２（Ｂ））。
【００４９】
【実施例】以下、この発明の金属シリサイド層の形成方
法のいくつかの実施例についてそれぞれ説明する。しか
しながら、以下の説明中で挙げる使用材料およびその
量、構成成分の大きさ、膜厚、熱処理温度及び時間など
の数値的条件はこれら発明の範囲内の一例にすぎないこ
とを理解されたい。
法のいくつかの実施例についてそれぞれ説明する。しか
しながら、以下の説明中で挙げる使用材料およびその
量、構成成分の大きさ、膜厚、熱処理温度及び時間など
の数値的条件はこれら発明の範囲内の一例にすぎないこ
とを理解されたい。
【００５０】＜第１の実施例＞第１の実施例として、図
３を参照して、半導体装置の基板に設けられたゲート電
極上および拡散層上に低抵抗の金属シリサイド層を形成
する例につき説明する。図３は、第１の実施例の概略的
な形成工程図であり、形成途中の半導体装置の一部をゲ
ート長方向に沿って切った断面の切り口で示してある。
３を参照して、半導体装置の基板に設けられたゲート電
極上および拡散層上に低抵抗の金属シリサイド層を形成
する例につき説明する。図３は、第１の実施例の概略的
な形成工程図であり、形成途中の半導体装置の一部をゲ
ート長方向に沿って切った断面の切り口で示してある。
【００５１】まず、従来と同様の方法で、Ｓｉ基板１０
ｘにポリＳｉゲート電極１２ａおよびこのゲート電極１
２ａを挟んだ両側に拡散層１２ｂを形成する。拡散層１
２ｂの外側は、素子分離領域３０とし、厚い酸化膜を設
ける。また、ゲート電極１２ａの側壁には側壁酸化膜３
２を形成しておく。この時点での構造体を下地２８とす
る。そして、ゲート電極１２ａおよび拡散層１２ｂを、
この発明でいうＳｉ含有領域１２とする。
ｘにポリＳｉゲート電極１２ａおよびこのゲート電極１
２ａを挟んだ両側に拡散層１２ｂを形成する。拡散層１
２ｂの外側は、素子分離領域３０とし、厚い酸化膜を設
ける。また、ゲート電極１２ａの側壁には側壁酸化膜３
２を形成しておく。この時点での構造体を下地２８とす
る。そして、ゲート電極１２ａおよび拡散層１２ｂを、
この発明でいうＳｉ含有領域１２とする。
【００５２】下地２８上に、第１金属としてのＣｏをス
パッタ法により堆積して、第１金属層１４であるＣｏ膜
を１０ｎｍの厚さに形成する。Ｃｏのスパッタ条件は、
スパッタパワーを７００Ｗ、成膜圧力を３ｍＴｏｒｒ、
使用ガス種をＡｒガスおよび成膜温度を１００℃とし
た。続いてＣｏ膜１４上に第２金属としてのＴｉをスパ
ッタ法により堆積して、第２金属層１６であるＴｉ膜を
２０ｎｍの厚さに形成する。Ｔｉのスパッタ条件は、ス
パッタパワーを１ｋＷ、成膜圧力を３ｍＴｏｒｒ、使用
ガス種をＡｒガスおよび成膜温度を１００℃とした。そ
の後、Ｔｉ膜１６上にＴｉＮをスパッタ法により堆積し
て、酸化防止層１８であるＴｉＮ層を１５ｎｍの厚さに
形成する。ＴｉＮのスパッタ条件は、スパッタパワーを
５ｋＷ、成膜圧力を７ｍＴｏｒｒ、使用ガス種をＡｒガ
スおよびＮ2 ガス、および成膜温度を１００℃とした。
これにより、下地２８上にＣｏ膜１４、Ｔｉ膜１６およ
びＴｉＮ層１８が順次積層された構造体が得られる（図
３（Ａ））。
パッタ法により堆積して、第１金属層１４であるＣｏ膜
を１０ｎｍの厚さに形成する。Ｃｏのスパッタ条件は、
スパッタパワーを７００Ｗ、成膜圧力を３ｍＴｏｒｒ、
使用ガス種をＡｒガスおよび成膜温度を１００℃とし
た。続いてＣｏ膜１４上に第２金属としてのＴｉをスパ
ッタ法により堆積して、第２金属層１６であるＴｉ膜を
２０ｎｍの厚さに形成する。Ｔｉのスパッタ条件は、ス
パッタパワーを１ｋＷ、成膜圧力を３ｍＴｏｒｒ、使用
ガス種をＡｒガスおよび成膜温度を１００℃とした。そ
の後、Ｔｉ膜１６上にＴｉＮをスパッタ法により堆積し
て、酸化防止層１８であるＴｉＮ層を１５ｎｍの厚さに
形成する。ＴｉＮのスパッタ条件は、スパッタパワーを
５ｋＷ、成膜圧力を７ｍＴｏｒｒ、使用ガス種をＡｒガ
スおよびＮ2 ガス、および成膜温度を１００℃とした。
これにより、下地２８上にＣｏ膜１４、Ｔｉ膜１６およ
びＴｉＮ層１８が順次積層された構造体が得られる（図
３（Ａ））。
【００５３】次に、この構造体に対して第１の熱処理を
行う。この例では、５５０℃の温度で３０秒間、ＲＴＡ
処理を行う。これにより、ゲート電極１２ａ上および拡
散層１２ｂ上に、金属シリサイド予備層２０としてのＣ
ｏＳｉ層が１５ｎｍの厚さで形成される。この温度で熱
処理されたＣｏＳｉ層２０には、ＣｏＳｉとＣｏＳｉ2
とこれらの合成物とが混合されて含まれている。また、
第１の熱処理によって、Ｃｏ膜１４とＴｉ膜１６とが反
応してＣｏ−Ｔｉ（Ｓｉ）合金層（Ｓｉが若干量含まれ
ている。）２２が１０ｎｍの厚さに形成される（図３
（Ｂ））。
行う。この例では、５５０℃の温度で３０秒間、ＲＴＡ
処理を行う。これにより、ゲート電極１２ａ上および拡
散層１２ｂ上に、金属シリサイド予備層２０としてのＣ
ｏＳｉ層が１５ｎｍの厚さで形成される。この温度で熱
処理されたＣｏＳｉ層２０には、ＣｏＳｉとＣｏＳｉ2
とこれらの合成物とが混合されて含まれている。また、
第１の熱処理によって、Ｃｏ膜１４とＴｉ膜１６とが反
応してＣｏ−Ｔｉ（Ｓｉ）合金層（Ｓｉが若干量含まれ
ている。）２２が１０ｎｍの厚さに形成される（図３
（Ｂ））。
【００５４】その後、ＴｉＮ層１８を除去する。この例
では、アンモニア過水溶液を用いたウェットエッチング
により除去する。アンモニア過水溶液は、例えば、水
（Ｈ2Ｏ）とアンモニア水（ＮＨ4 ＯＨ）と過酸化水素
Ｈ2 Ｏ2 とが、Ｈ2 Ｏ：ＮＨ4ＯＨ：Ｈ2 Ｏ2 ＝４：
１：１の割合で混合されている溶液を用いる。これによ
り、ＣｏＳｉ層２０およびＣｏ−Ｔｉ（Ｓｉ）合金層２
２をエッチングすることなく、選択的にＴｉＮ層１８を
除去することができる。
では、アンモニア過水溶液を用いたウェットエッチング
により除去する。アンモニア過水溶液は、例えば、水
（Ｈ2Ｏ）とアンモニア水（ＮＨ4 ＯＨ）と過酸化水素
Ｈ2 Ｏ2 とが、Ｈ2 Ｏ：ＮＨ4ＯＨ：Ｈ2 Ｏ2 ＝４：
１：１の割合で混合されている溶液を用いる。これによ
り、ＣｏＳｉ層２０およびＣｏ−Ｔｉ（Ｓｉ）合金層２
２をエッチングすることなく、選択的にＴｉＮ層１８を
除去することができる。
【００５５】次に、未反応の第１金属層の残存部分１４
ｘと合金層２２とを除去する。この例では、硫酸過水溶
液を用いたウェットエッチングにより、素子分離領域３
０上や側壁酸化膜３２上に残存したＣｏ膜の部分１４ｘ
およびＣｏ−Ｔｉ（Ｓｉ）合金層２２を除去する。硫酸
過水溶液は、例えば、硫酸（Ｈ2 ＳＯ4 ）と過酸化水素
（Ｈ2 Ｏ2 ）とがＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝６：１の割合
で混合されている溶液とする（図３（Ｃ））。
ｘと合金層２２とを除去する。この例では、硫酸過水溶
液を用いたウェットエッチングにより、素子分離領域３
０上や側壁酸化膜３２上に残存したＣｏ膜の部分１４ｘ
およびＣｏ−Ｔｉ（Ｓｉ）合金層２２を除去する。硫酸
過水溶液は、例えば、硫酸（Ｈ2 ＳＯ4 ）と過酸化水素
（Ｈ2 Ｏ2 ）とがＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝６：１の割合
で混合されている溶液とする（図３（Ｃ））。
【００５６】その後、金属シリサイド予備層２０に対し
て、第１の熱処理よりも高い温度で第２の熱処理を行
う。この例では、８００℃の温度で１０秒間、ＲＴＡを
行う。これにより、ＣｏＳｉ層２０は、低抵抗のＣｏＳ
ｉ2 層２０ｘとなる（図３（Ｄ））。
て、第１の熱処理よりも高い温度で第２の熱処理を行
う。この例では、８００℃の温度で１０秒間、ＲＴＡを
行う。これにより、ＣｏＳｉ層２０は、低抵抗のＣｏＳ
ｉ2 層２０ｘとなる（図３（Ｄ））。
【００５７】この結果、ゲート電極１２ａ上および拡散
層１２ｂ上に１５ｎｍという薄膜の金属シリサイド層２
０ｘとしてのＣｏＳｉ2 層を設けることができる。これ
により、この拡散層１２ｂが浅く形成されていても、金
属シリサイド層を設けることによって接合が破壊される
おそれはなくなり、これに起因する半導体装置のリーク
電流の発生を抑えることができる。さらに、この実施例
では、Ｃｏ膜１４の上にＴｉ膜１６を形成し、このＴｉ
膜１６上にＴｉＮ層１８が形成される。Ｔｉ膜１６およ
びＴｉＮ層１８はＣｏの酸化抑制効果があるため、第１
の熱処理工程において、Ｃｏ膜１４の酸化を防止するこ
とができる。
層１２ｂ上に１５ｎｍという薄膜の金属シリサイド層２
０ｘとしてのＣｏＳｉ2 層を設けることができる。これ
により、この拡散層１２ｂが浅く形成されていても、金
属シリサイド層を設けることによって接合が破壊される
おそれはなくなり、これに起因する半導体装置のリーク
電流の発生を抑えることができる。さらに、この実施例
では、Ｃｏ膜１４の上にＴｉ膜１６を形成し、このＴｉ
膜１６上にＴｉＮ層１８が形成される。Ｔｉ膜１６およ
びＴｉＮ層１８はＣｏの酸化抑制効果があるため、第１
の熱処理工程において、Ｃｏ膜１４の酸化を防止するこ
とができる。
【００５８】＜第２の実施例＞第２の実施例として、図
４を参照して、この発明を適用させて、半導体装置の基
板上に薄膜のローカル配線を形成する例について説明す
る。図４は、半導体素子が形成された基板にローカル配
線を形成する形成工程図である。図４では、半導体素子
形成領域４０を拡散層の部分で示し、この拡散層の一部
と拡散層の外側に形成された素子分離領域４２の一部と
を部分的な断面の切り口の図で示してある。そして、こ
の例では、ローカル配線を、拡散層上と素子分離領域上
とをつなぐ配線として形成する。
４を参照して、この発明を適用させて、半導体装置の基
板上に薄膜のローカル配線を形成する例について説明す
る。図４は、半導体素子が形成された基板にローカル配
線を形成する形成工程図である。図４では、半導体素子
形成領域４０を拡散層の部分で示し、この拡散層の一部
と拡散層の外側に形成された素子分離領域４２の一部と
を部分的な断面の切り口の図で示してある。そして、こ
の例では、ローカル配線を、拡散層上と素子分離領域上
とをつなぐ配線として形成する。
【００５９】以下、第１の実施例と相違する点につき説
明し、第１の実施例と同様の点についてはその詳細な説
明を省略する。
明し、第１の実施例と同様の点についてはその詳細な説
明を省略する。
【００６０】まず、半導体素子が形成された基板１０ｘ
上にＳｉ膜４４を１０〜５０ｎｍの厚さにスパッタ法を
用いて形成する。その後、ホトリソグラフィおよびこれ
に続くエッチング処理を行って、ローカル配線を形成す
る領域にＳｉ膜４４の部分が残存するようにパターニン
グする。これにより、第２の実施例の下地４６を形成す
る（図４（Ａ））。
上にＳｉ膜４４を１０〜５０ｎｍの厚さにスパッタ法を
用いて形成する。その後、ホトリソグラフィおよびこれ
に続くエッチング処理を行って、ローカル配線を形成す
る領域にＳｉ膜４４の部分が残存するようにパターニン
グする。これにより、第２の実施例の下地４６を形成す
る（図４（Ａ））。
【００６１】次に、第１の実施例と同様にして、下地４
６上に第１金属層１４としてのＣｏ膜、第２金属層１６
としてのＴｉ膜および酸化防止層１８としてのＴｉＮ層
を、順次スパッタ法により形成する（図４（Ｂ））。
６上に第１金属層１４としてのＣｏ膜、第２金属層１６
としてのＴｉ膜および酸化防止層１８としてのＴｉＮ層
を、順次スパッタ法により形成する（図４（Ｂ））。
【００６２】次に、第１の実施例と同様に、この構造体
に対して第１の熱処理を行う。これにより、Ｓｉ膜のパ
ターン４４と、Ｃｏ膜１４のＳｉ膜４４側の領域とが反
応して、金属シリサイド予備層２０としてのＣｏＳｉ層
（ＣｏＳｉとＣｏＳｉ2 を含む層）が形成される。同時
に、Ｃｏ膜１４のＴｉ膜１６側の領域と、Ｔｉ膜１６と
が反応してＣｏ−Ｔｉ（Ｓｉ）合金層２２が形成される
（図４（Ｃ））。
に対して第１の熱処理を行う。これにより、Ｓｉ膜のパ
ターン４４と、Ｃｏ膜１４のＳｉ膜４４側の領域とが反
応して、金属シリサイド予備層２０としてのＣｏＳｉ層
（ＣｏＳｉとＣｏＳｉ2 を含む層）が形成される。同時
に、Ｃｏ膜１４のＴｉ膜１６側の領域と、Ｔｉ膜１６と
が反応してＣｏ−Ｔｉ（Ｓｉ）合金層２２が形成される
（図４（Ｃ））。
【００６３】その後、第１の実施例と同様にして、Ｔｉ
Ｎ層１８をアンモニア過水溶液で除去した後、素子分離
領域４２上に残存している未反応のＣｏ膜の部分１４ｘ
とＣｏ−Ｔｉ（Ｓｉ）合金層２２とを、硫酸過水溶液を
用いて選択的に除去する。
Ｎ層１８をアンモニア過水溶液で除去した後、素子分離
領域４２上に残存している未反応のＣｏ膜の部分１４ｘ
とＣｏ−Ｔｉ（Ｓｉ）合金層２２とを、硫酸過水溶液を
用いて選択的に除去する。
【００６４】次に、第１の実施例と同様にして、金属シ
リサイド予備層２０に対して第１の熱処理よりも高い温
度で第２の熱処理を行う。これにより、ＣｏＳｉ層２０
は、低抵抗のＣｏＳｉ2 層２０ｘに変わる（図４
（Ｄ））。
リサイド予備層２０に対して第１の熱処理よりも高い温
度で第２の熱処理を行う。これにより、ＣｏＳｉ層２０
は、低抵抗のＣｏＳｉ2 層２０ｘに変わる（図４
（Ｄ））。
【００６５】この結果、Ｃｏ膜１４とＴｉ膜１６とが反
応して合金層２２が形成されるために、Ｓｉ膜パターン
４４と反応するＣｏ膜１６の消費量を減らすことができ
るため、Ｃｏ膜１４とＳｉ膜パターン４４とが反応して
形成されるＣｏＳｉ層２０を薄く形成することができ
る。よって、第２の実施例によれば、従来よりも薄膜の
ＣｏＳｉ2 層からなるローカル配線を形成することがで
きる。
応して合金層２２が形成されるために、Ｓｉ膜パターン
４４と反応するＣｏ膜１６の消費量を減らすことができ
るため、Ｃｏ膜１４とＳｉ膜パターン４４とが反応して
形成されるＣｏＳｉ層２０を薄く形成することができ
る。よって、第２の実施例によれば、従来よりも薄膜の
ＣｏＳｉ2 層からなるローカル配線を形成することがで
きる。
【００６６】＜第３の実施例＞第３の実施例として、図
５を参照して、第１の実施例と同様の半導体装置の構造
であって、拡散層上のみに薄膜の金属シリサイド層を設
け、ゲート電極上には拡散層上の金属シリサイド層より
も厚い金属シリサイド層を設ける例につき説明する。図
５は、第３の実施例の概略的な形成工程図であり、形成
途中の半導体装置の一部をゲート長方向に沿って切った
断面の切り口で示してある。
５を参照して、第１の実施例と同様の半導体装置の構造
であって、拡散層上のみに薄膜の金属シリサイド層を設
け、ゲート電極上には拡散層上の金属シリサイド層より
も厚い金属シリサイド層を設ける例につき説明する。図
５は、第３の実施例の概略的な形成工程図であり、形成
途中の半導体装置の一部をゲート長方向に沿って切った
断面の切り口で示してある。
【００６７】以下、第１および第２の実施例と相違する
点につき説明し、同様の点についてはその詳細な説明を
省略する。
点につき説明し、同様の点についてはその詳細な説明を
省略する。
【００６８】まず、第１の実施例と同様にして、基板１
０ｘにＳｉ含有領域１２としてのポリＳｉゲート電極１
２ａおよび拡散層１２ｂを有し、拡散層１２ｂの外側に
素子分離領域３０が設けられ、かつゲート電極１２ａの
側壁に側壁酸化膜３２が形成された構造体を形成して、
これを下地２８とする。そして、この実施例では、拡散
層１２ｂを第１Ｓｉ含有領域とし、ゲート電極１２ａを
第２Ｓｉ含有領域とする。
０ｘにＳｉ含有領域１２としてのポリＳｉゲート電極１
２ａおよび拡散層１２ｂを有し、拡散層１２ｂの外側に
素子分離領域３０が設けられ、かつゲート電極１２ａの
側壁に側壁酸化膜３２が形成された構造体を形成して、
これを下地２８とする。そして、この実施例では、拡散
層１２ｂを第１Ｓｉ含有領域とし、ゲート電極１２ａを
第２Ｓｉ含有領域とする。
【００６９】下地２８上に、第１の実施例と同様に、第
１金属層１４としてのＣｏ膜および第２金属層としての
Ｔｉ膜を、この順にスパッタ法によって形成する。
１金属層１４としてのＣｏ膜および第２金属層としての
Ｔｉ膜を、この順にスパッタ法によって形成する。
【００７０】その後、第２Ｓｉ含有領域１２ａの上に位
置する第２金属層の部分を除去する。この実施例では、
ホトリソグラフィおよびこれに続くエッチング処理によ
ってゲート電極１２ａ上のＴｉ膜の部分を除去する（図
５（Ａ））。
置する第２金属層の部分を除去する。この実施例では、
ホトリソグラフィおよびこれに続くエッチング処理によ
ってゲート電極１２ａ上のＴｉ膜の部分を除去する（図
５（Ａ））。
【００７１】次に、残存する第２金属層１６ｘ上および
この第２金属層１６ｘから露出する第１金属層１４ｙ上
に酸化防止層１８を形成する。この例では、残存するＴ
ｉ膜１６ｘ上およびＴｉ膜１６ｘから露出するＣｏ膜の
部分１４ｙ（ゲート電極１２ａの上側に位置する部分）
上に、酸化防止層１８としてのＴｉＮ層をスパッタ法に
より形成する。
この第２金属層１６ｘから露出する第１金属層１４ｙ上
に酸化防止層１８を形成する。この例では、残存するＴ
ｉ膜１６ｘ上およびＴｉ膜１６ｘから露出するＣｏ膜の
部分１４ｙ（ゲート電極１２ａの上側に位置する部分）
上に、酸化防止層１８としてのＴｉＮ層をスパッタ法に
より形成する。
【００７２】次に、第１の実施例と同様に、第１の熱処
理を行う。これにより、拡散層１２ｂのＣｏ膜１４側の
領域と、Ｃｏ膜１４の拡散層１２ｂ側の領域とが反応し
て、金属シリサイド第１予備層２０ａとして、例えば厚
さが２０ｎｍの第１ＣｏＳｉ層が形成される。また、Ｃ
ｏ膜１４の残存するＴｉ膜１６ｘ側の領域と、この残存
するＴｉ膜１６ｘとが反応して、Ｃｏ−Ｔｉ（Ｓｉ）合
金層２２が形成される。また、ゲート電極１２ａのＣｏ
膜１４側の領域と、Ｃｏ膜１４のゲート電極１２ａ側の
領域とが反応して、金属シリサイド第２予備層２０ｂと
して、例えば厚さが４０ｎｍの第２ＣｏＳｉ層が形成さ
れる。ゲート電極１２ａの上側からはＴｉ膜を除去して
あるため、Ｃｏ膜１４とゲート電極１２ａのＳｉとは十
分に反応する。このため、第１ＣｏＳｉ層２０ａよりも
厚い第２ＣｏＳｉ層２０ｂが形成される（図５
（Ｂ））。
理を行う。これにより、拡散層１２ｂのＣｏ膜１４側の
領域と、Ｃｏ膜１４の拡散層１２ｂ側の領域とが反応し
て、金属シリサイド第１予備層２０ａとして、例えば厚
さが２０ｎｍの第１ＣｏＳｉ層が形成される。また、Ｃ
ｏ膜１４の残存するＴｉ膜１６ｘ側の領域と、この残存
するＴｉ膜１６ｘとが反応して、Ｃｏ−Ｔｉ（Ｓｉ）合
金層２２が形成される。また、ゲート電極１２ａのＣｏ
膜１４側の領域と、Ｃｏ膜１４のゲート電極１２ａ側の
領域とが反応して、金属シリサイド第２予備層２０ｂと
して、例えば厚さが４０ｎｍの第２ＣｏＳｉ層が形成さ
れる。ゲート電極１２ａの上側からはＴｉ膜を除去して
あるため、Ｃｏ膜１４とゲート電極１２ａのＳｉとは十
分に反応する。このため、第１ＣｏＳｉ層２０ａよりも
厚い第２ＣｏＳｉ層２０ｂが形成される（図５
（Ｂ））。
【００７３】その後、第１の実施例と同様にして、酸化
防止層１８としてのＴｉＮ層を除去した後、残存するＣ
ｏ膜の部分１４ｘとＣｏ−Ｔｉ（Ｓｉ）合金層２２とを
除去する（図５（Ｃ））。
防止層１８としてのＴｉＮ層を除去した後、残存するＣ
ｏ膜の部分１４ｘとＣｏ−Ｔｉ（Ｓｉ）合金層２２とを
除去する（図５（Ｃ））。
【００７４】次に、第１の実施例と同様に、第１の熱処
理温度よりも高い温度で第２の熱処理を行う。これによ
り、第１ＣｏＳｉ層２０ａおよび第２ＣｏＳｉ層２０ｂ
を、低抵抗の第１ＣｏＳｉ2 層２０ａｘおよび第２Ｃｏ
Ｓｉ2 層２０ｂｘに変えることができる（図５
（Ｄ））。
理温度よりも高い温度で第２の熱処理を行う。これによ
り、第１ＣｏＳｉ層２０ａおよび第２ＣｏＳｉ層２０ｂ
を、低抵抗の第１ＣｏＳｉ2 層２０ａｘおよび第２Ｃｏ
Ｓｉ2 層２０ｂｘに変えることができる（図５
（Ｄ））。
【００７５】この結果、Ｓｉ含有領域でも、金属シリサ
イド層を薄膜にして形成しなければならない箇所と、薄
膜でなくてもよい箇所（或いは厚膜の方が好ましい箇
所）とが存在する場合に、膜厚の異なる金属シリサイド
層を同時に形成することができる。従って、この実施例
の場合には、拡散層１２ｂ上には薄膜のＣｏＳｉ2 層２
０ａｘを形成できるため、形成中に接合が破壊されるお
それはなくなる。また、ゲート電極１２ａ上には、厚め
のＣｏＳｉ2 層２０ｂｘが形成されるため、ゲート電極
１２ａ上のシート抵抗を低減することができる。
イド層を薄膜にして形成しなければならない箇所と、薄
膜でなくてもよい箇所（或いは厚膜の方が好ましい箇
所）とが存在する場合に、膜厚の異なる金属シリサイド
層を同時に形成することができる。従って、この実施例
の場合には、拡散層１２ｂ上には薄膜のＣｏＳｉ2 層２
０ａｘを形成できるため、形成中に接合が破壊されるお
それはなくなる。また、ゲート電極１２ａ上には、厚め
のＣｏＳｉ2 層２０ｂｘが形成されるため、ゲート電極
１２ａ上のシート抵抗を低減することができる。
【００７６】＜第４の実施例＞第４の実施例として、図
６を参照して、Ｓｉ含有領域上に薄膜の金属シリサイド
層としてのＴｉＳｉ2 層を形成する例につき説明する。
図６は、第４の実施例の概略的な形成工程図であり、形
成途中の半導体装置の一部をゲート長方向に沿って切っ
た断面の切り口で示してある。
６を参照して、Ｓｉ含有領域上に薄膜の金属シリサイド
層としてのＴｉＳｉ2 層を形成する例につき説明する。
図６は、第４の実施例の概略的な形成工程図であり、形
成途中の半導体装置の一部をゲート長方向に沿って切っ
た断面の切り口で示してある。
【００７７】まず、第１の実施例と同様の下地２８を用
意する。この下地２８上に第１金属としてのＴｉをスパ
ッタ法により堆積して、第１金属層５０であるＴｉ膜を
１０〜５０ｎｍの厚さに形成する。続いてＴｉ膜５０上
に第２金属としてのＣｏをスパッタ法により堆積して、
第２金属層５２であるＣｏ膜を５〜３０ｎｍの厚さに形
成する。その後、Ｃｏ膜５２上に酸化防止層１８である
ＴｉＮ層を１０〜１００ｎｍの厚さに形成する（図６
（Ａ））。
意する。この下地２８上に第１金属としてのＴｉをスパ
ッタ法により堆積して、第１金属層５０であるＴｉ膜を
１０〜５０ｎｍの厚さに形成する。続いてＴｉ膜５０上
に第２金属としてのＣｏをスパッタ法により堆積して、
第２金属層５２であるＣｏ膜を５〜３０ｎｍの厚さに形
成する。その後、Ｃｏ膜５２上に酸化防止層１８である
ＴｉＮ層を１０〜１００ｎｍの厚さに形成する（図６
（Ａ））。
【００７８】次に、第１の実施例と同様に、第１の熱処
理を行う。この例では、６００℃〜７５０℃の範囲内の
温度で１０〜６０秒間ＲＴＡ処理を行う。これにより、
ゲート電極１２ａ上および拡散層１２ｂ上に、金属シリ
サイド予備層５４としてのＣ４９−ＴｉＳｉ2 層が２０
〜３５ｎｍの厚さで形成される。なお、Ｃ４９−ＴｉＳ
ｉ2 層５４は、高抵抗のＣ４９相のＴｉＳｉ2 層である
ことを意味している。また、第１の熱処理によって、Ｔ
ｉ膜５０とＣｏ膜５２とが反応して、Ｃｏ−Ｔｉ（Ｓ
ｉ）合金層２２が１０〜３０ｎｍの厚さに形成される
（図６（Ｂ））。
理を行う。この例では、６００℃〜７５０℃の範囲内の
温度で１０〜６０秒間ＲＴＡ処理を行う。これにより、
ゲート電極１２ａ上および拡散層１２ｂ上に、金属シリ
サイド予備層５４としてのＣ４９−ＴｉＳｉ2 層が２０
〜３５ｎｍの厚さで形成される。なお、Ｃ４９−ＴｉＳ
ｉ2 層５４は、高抵抗のＣ４９相のＴｉＳｉ2 層である
ことを意味している。また、第１の熱処理によって、Ｔ
ｉ膜５０とＣｏ膜５２とが反応して、Ｃｏ−Ｔｉ（Ｓ
ｉ）合金層２２が１０〜３０ｎｍの厚さに形成される
（図６（Ｂ））。
【００７９】その後、酸化防止層１８であるＴｉＮ層を
アンモニア過水溶液でエッチング除去した後、硫酸過水
溶液を用いてＣｏ−Ｔｉ（Ｓｉ）合金層２２を除去す
る。その後、さらに、アンモニア過水溶液を用いて、素
子分離領域３０上および側壁酸化膜３２上に残存してい
る未反応のＴｉ膜の部分５０ｘを除去する（図６
（Ｃ））。
アンモニア過水溶液でエッチング除去した後、硫酸過水
溶液を用いてＣｏ−Ｔｉ（Ｓｉ）合金層２２を除去す
る。その後、さらに、アンモニア過水溶液を用いて、素
子分離領域３０上および側壁酸化膜３２上に残存してい
る未反応のＴｉ膜の部分５０ｘを除去する（図６
（Ｃ））。
【００８０】次に、Ｃ４９−ＴｉＳｉ2 層５４に対し
て、第２の熱処理を行う。この例では、７５０℃〜９０
０℃の範囲内の温度で１０〜６０秒間ＲＴＡ処理を行
う。これにより、Ｃ４９−ＴｉＳｉ2 層５４は、低抵抗
のＣ５４相のＴｉＳｉ2 層（Ｃ５４−ＴｉＳｉ2 層）５
４ｘに変わる（図６（Ｄ））。
て、第２の熱処理を行う。この例では、７５０℃〜９０
０℃の範囲内の温度で１０〜６０秒間ＲＴＡ処理を行
う。これにより、Ｃ４９−ＴｉＳｉ2 層５４は、低抵抗
のＣ５４相のＴｉＳｉ2 層（Ｃ５４−ＴｉＳｉ2 層）５
４ｘに変わる（図６（Ｄ））。
【００８１】この結果、ゲート電極１２ａ上および拡散
層１２ｂ上に、低抵抗でかつ薄膜のＴｉＳｉ2 層５４ｘ
を形成することができる。この例では、ＴｉＳｉ2 層５
４を形成するとき、同時にＴｉ膜５０とＣｏ膜５２との
合金層２２を形成するので、拡散層１２ｂが浅く形成さ
れていても、ＴｉＳｉ2 層５４を形成するために消費さ
れるＳｉの量は少なくて済む。したがって拡散層１２ｂ
の接合が破壊されるおそれはなくなる。
層１２ｂ上に、低抵抗でかつ薄膜のＴｉＳｉ2 層５４ｘ
を形成することができる。この例では、ＴｉＳｉ2 層５
４を形成するとき、同時にＴｉ膜５０とＣｏ膜５２との
合金層２２を形成するので、拡散層１２ｂが浅く形成さ
れていても、ＴｉＳｉ2 層５４を形成するために消費さ
れるＳｉの量は少なくて済む。したがって拡散層１２ｂ
の接合が破壊されるおそれはなくなる。
【００８２】また、この実施例のＣ５４−ＴｉＳｉ2 層
５４ｘを第２の実施例で説明したローカル配線の形成に
適用することもできる。さらに、第３の実施例のよう
に、異なる膜厚のＣ５４−ＴｉＳｉ2 層を同時に形成す
ることもできる。
５４ｘを第２の実施例で説明したローカル配線の形成に
適用することもできる。さらに、第３の実施例のよう
に、異なる膜厚のＣ５４−ＴｉＳｉ2 層を同時に形成す
ることもできる。
【００８３】また、上述した第１〜第４の実施例におい
て、酸化防止層をＴｉＮを用いて構成しているが、これ
に限らず、Ｃｏ膜およびＣｏ−Ｔｉ（Ｓｉ）合金層の酸
化を抑制することのできる材料であれば、タングステン
等、他の材料を用いてもよい。
て、酸化防止層をＴｉＮを用いて構成しているが、これ
に限らず、Ｃｏ膜およびＣｏ−Ｔｉ（Ｓｉ）合金層の酸
化を抑制することのできる材料であれば、タングステン
等、他の材料を用いてもよい。
【００８４】また、第１〜第４の実施例では、未反応の
第１金属層の残存部分および合金層の除去に硫酸過水溶
液を用いているが、これに限るものではない。例えば、
塩酸過水溶液を用いてもよい。塩酸過水溶液として、例
えば水（Ｈ2 Ｏ）と塩酸（ＨＣｌ）と過酸化水素（Ｈ2
Ｏ2 ）とが、Ｈ2 Ｏ：ＨＣｌ：Ｈ2 Ｏ2 ＝５：１：１の
割合で混合されている混合液を用いるのが好適である。
第１金属層の残存部分および合金層の除去に硫酸過水溶
液を用いているが、これに限るものではない。例えば、
塩酸過水溶液を用いてもよい。塩酸過水溶液として、例
えば水（Ｈ2 Ｏ）と塩酸（ＨＣｌ）と過酸化水素（Ｈ2
Ｏ2 ）とが、Ｈ2 Ｏ：ＨＣｌ：Ｈ2 Ｏ2 ＝５：１：１の
割合で混合されている混合液を用いるのが好適である。
【００８５】
【発明の効果】上述した説明から明らかなように、この
発明の金属シリサイド層の形成方法によれば、Ｓｉ含有
領域１２上に第１金属を堆積して第１金属層１４を形成
する工程と、第１金属層１４上に第２金属を堆積して第
２金属層１６を形成する工程と、第２金属層１６上に酸
化防止層１８を形成する工程と、Ｓｉ含有領域１２、第
１金属層１４、第２金属層１６および酸化防止層１８と
を含む構造体に対して第１の熱処理を行うことにより、
Ｓｉ含有領域１２の第１金属層１４側の領域と、第１金
属層１４のＳｉ含有領域１２側の領域とから、金属シリ
サイド予備層２０を形成し、かつ、第１金属層１４の第
２金属層１６側の領域と、第２金属層１６とから、第１
金属および第２金属を含む合金層２２を形成する工程
と、酸化防止層１８を除去した後、残存する第１金属層
の部分１４ｘと合金層２２とを除去する工程と、金属シ
リサイド予備層２０に対して第１の熱処理よりも高い温
度で第２の熱処理を行って、金属シリサイド予備層２０
を金属シリサイド層２０ｘに変える工程とを含んでい
る。
発明の金属シリサイド層の形成方法によれば、Ｓｉ含有
領域１２上に第１金属を堆積して第１金属層１４を形成
する工程と、第１金属層１４上に第２金属を堆積して第
２金属層１６を形成する工程と、第２金属層１６上に酸
化防止層１８を形成する工程と、Ｓｉ含有領域１２、第
１金属層１４、第２金属層１６および酸化防止層１８と
を含む構造体に対して第１の熱処理を行うことにより、
Ｓｉ含有領域１２の第１金属層１４側の領域と、第１金
属層１４のＳｉ含有領域１２側の領域とから、金属シリ
サイド予備層２０を形成し、かつ、第１金属層１４の第
２金属層１６側の領域と、第２金属層１６とから、第１
金属および第２金属を含む合金層２２を形成する工程
と、酸化防止層１８を除去した後、残存する第１金属層
の部分１４ｘと合金層２２とを除去する工程と、金属シ
リサイド予備層２０に対して第１の熱処理よりも高い温
度で第２の熱処理を行って、金属シリサイド予備層２０
を金属シリサイド層２０ｘに変える工程とを含んでい
る。
【００８６】このため、第１の熱処理を行う工程で、第
１金属層１４の第２金属層１６側の領域と、第２金属層
１６とから、第１金属および第２金属を含む合金層２２
を形成しているので、Ｓｉ含有領域１２の第１金属層１
４側の領域と、第１金属層１４のＳｉ含有領域１２側の
領域とから形成される金属シリサイド予備層２０を、３
５ｎｍ以下という薄さに形成することができる。これ
は、合金層２２の形成に第１金属層１４の一部の領域が
消費されるために、金属シリサイド予備層２２の形成に
消費される第１金属層１４の領域を従来よりも小さく
（狭く）することができるためである。そして、この金
属シリサイド予備層２０に対して第２の熱処理を行う工
程によって、薄膜で低抵抗の金属シリサイド層２０ｘを
Ｓｉ含有領域１２上に形成することができる。これによ
り、このような方法を用いて半導体装置の拡散層の表面
上に金属シリサイド層を形成すれば、拡散層の表面のＳ
ｉの消費量は従来よりも少なくて済むため、接合深さの
浅い拡散層であっても接合が破壊されるおそれはなくな
る。
１金属層１４の第２金属層１６側の領域と、第２金属層
１６とから、第１金属および第２金属を含む合金層２２
を形成しているので、Ｓｉ含有領域１２の第１金属層１
４側の領域と、第１金属層１４のＳｉ含有領域１２側の
領域とから形成される金属シリサイド予備層２０を、３
５ｎｍ以下という薄さに形成することができる。これ
は、合金層２２の形成に第１金属層１４の一部の領域が
消費されるために、金属シリサイド予備層２２の形成に
消費される第１金属層１４の領域を従来よりも小さく
（狭く）することができるためである。そして、この金
属シリサイド予備層２０に対して第２の熱処理を行う工
程によって、薄膜で低抵抗の金属シリサイド層２０ｘを
Ｓｉ含有領域１２上に形成することができる。これによ
り、このような方法を用いて半導体装置の拡散層の表面
上に金属シリサイド層を形成すれば、拡散層の表面のＳ
ｉの消費量は従来よりも少なくて済むため、接合深さの
浅い拡散層であっても接合が破壊されるおそれはなくな
る。
【図１】（Ａ）〜（Ｃ）は、この発明の実施の形態の説
明に供する形成工程図である。
明に供する形成工程図である。
【図２】（Ａ）および（Ｂ）は、実施の形態の説明に供
する形成工程図であり、図１に続く図である。
する形成工程図であり、図１に続く図である。
【図３】（Ａ）〜（Ｄ）は、第１の実施例の説明に供す
る、概略的な形成工程図である。
る、概略的な形成工程図である。
【図４】（Ａ）〜（Ｄ）は、第２の実施例の説明に供す
る、概略的な形成工程図である。
る、概略的な形成工程図である。
【図５】（Ａ）〜（Ｄ）は、第３の実施例の説明に供す
る、概略的な形成工程図である。
る、概略的な形成工程図である。
【図６】（Ａ）〜（Ｄ）は、第４の実施例の説明に供す
る、概略的な形成工程図である。
る、概略的な形成工程図である。
【図７】（Ａ）〜（Ｄ）は、従来の低抵抗なＣｏＳｉ2
層の、概略的な形成工程図である。
層の、概略的な形成工程図である。
１０：（絶縁領域も含めた）基板 １０ｘ，１００：基板（Ｓｉ基板） １２：Ｓｉ含有領域 １２ａ，１０２：ポリＳｉゲート電極（ゲート電極、第
２Ｓｉ含有領域） １２ｂ，１０４：拡散層（第１Ｓｉ含有領域） １４：第１金属層（Ｃｏ膜） １４ｘ：第１金属層の残存部分（Ｃｏ膜の部分） １４ｙ：露出する第１金属層 １６：第２金属層（Ｔｉ膜） １６ｘ：残存するＴｉ膜（残存する第２金属層） １８：酸化防止層（ＴｉＮ層） ２０：金属シリサイド予備層（ＣｏＳｉ層） ２０ａ：金属シリサイド第１予備層（第１ＣｏＳｉ層） ２０ａｘ：第１ＣｏＳｉ2 層 ２０ｂ：金属シリサイド第２予備層（第２ＣｏＳｉ層） ２０ｂｘ：第２ＣｏＳｉ2 層 ２０ｘ：金属シリサイド層（ＣｏＳｉ2 層） ２２：合金層（Ｃｏ−Ｔｉ（Ｓｉ）合金層） ２８，４６：下地 ３０，４２，１０６：素子分離領域 ３２，１０８：側壁酸化膜 ４０：半導体素子形成領域（拡散層） ４４：Ｓｉ膜 ５０：第１金属層（Ｔｉ膜） ５０ｘ：残存しているＴｉ膜の部分 ５２：第２金属層（Ｃｏ膜） ５４：金属シリサイド予備層（Ｃ４９−ＴｉＳｉ2 層） ５４ｘ：金属シリサイド層（Ｃ５４−ＴｉＳｉ2 層） １１０：Ｃｏ膜 １１２：第１ＣｏＳｉ層 １１４：第２ＣｏＳｉ層 １１６：第１のＣｏＳｉ2 層 １１８：第２のＣｏＳｉ2 層
２Ｓｉ含有領域） １２ｂ，１０４：拡散層（第１Ｓｉ含有領域） １４：第１金属層（Ｃｏ膜） １４ｘ：第１金属層の残存部分（Ｃｏ膜の部分） １４ｙ：露出する第１金属層 １６：第２金属層（Ｔｉ膜） １６ｘ：残存するＴｉ膜（残存する第２金属層） １８：酸化防止層（ＴｉＮ層） ２０：金属シリサイド予備層（ＣｏＳｉ層） ２０ａ：金属シリサイド第１予備層（第１ＣｏＳｉ層） ２０ａｘ：第１ＣｏＳｉ2 層 ２０ｂ：金属シリサイド第２予備層（第２ＣｏＳｉ層） ２０ｂｘ：第２ＣｏＳｉ2 層 ２０ｘ：金属シリサイド層（ＣｏＳｉ2 層） ２２：合金層（Ｃｏ−Ｔｉ（Ｓｉ）合金層） ２８，４６：下地 ３０，４２，１０６：素子分離領域 ３２，１０８：側壁酸化膜 ４０：半導体素子形成領域（拡散層） ４４：Ｓｉ膜 ５０：第１金属層（Ｔｉ膜） ５０ｘ：残存しているＴｉ膜の部分 ５２：第２金属層（Ｃｏ膜） ５４：金属シリサイド予備層（Ｃ４９−ＴｉＳｉ2 層） ５４ｘ：金属シリサイド層（Ｃ５４−ＴｉＳｉ2 層） １１０：Ｃｏ膜 １１２：第１ＣｏＳｉ層 １１４：第２ＣｏＳｉ層 １１６：第１のＣｏＳｉ2 層 １１８：第２のＣｏＳｉ2 層
Claims (11)
- 【請求項１】 Ｓｉ含有領域上に金属シリサイド層を形
成するにあたり、 前記Ｓｉ含有領域上に第１金属を堆積して第１金属層を
形成する工程と、該第１金属層上に第２金属を堆積して
第２金属層を形成する工程と、該第２金属層上に酸化防
止層を形成する工程と、 前記Ｓｉ含有領域、前記第１金属層、前記第２金属層お
よび前記酸化防止層とを含む構造体に対して第１の熱処
理を行うことにより、 前記Ｓｉ含有領域の前記第１金属層側の領域と、前記第
１金属層の前記Ｓｉ含有領域側の領域とから、金属シリ
サイド予備層を形成し、かつ前記第１金属層の前記第２
金属層側の領域と、前記第２金属層とから、第１金属お
よび第２金属を含む合金層を形成する工程と、 前記酸化防止層を除去した後、残存する前記第１金属層
の部分と前記合金層とを除去する工程と、 前記金属シリサイド予備層に対して前記第１の熱処理よ
りも高い温度で第２の熱処理を行って、前記金属シリサ
イド予備層を金属シリサイド層に変える工程とを含むこ
とを特徴とする金属シリサイド層の形成方法。 - 【請求項２】 請求項１に記載の金属シリサイド層の形
成方法において、 前記第１金属をコバルトとし、前記第２金属をチタンと
することを特徴とする金属シリサイド層の形成方法。 - 【請求項３】 請求項１に記載の金属シリサイド層の形
成方法において、 前記第１金属をチタンとし、前記第２金属をコバルトと
することを特徴とする金属シリサイド層の形成方法。 - 【請求項４】 請求項１に記載の金属シリサイド層の形
成方法において、 前記酸化防止層を、窒化チタン層若しくはタングステン
層とすることを特徴とする金属シリサイド層の形成方
法。 - 【請求項５】 請求項１に記載の金属シリサイド層の形
成方法において、 前記第１の熱処理を４５０℃以上でかつ７５０℃より低
い温度範囲内の温度で行い、前記第２の熱処理を７５０
℃以上でかつ９００℃以下の温度範囲内の温度で行うこ
とを特徴とする金属シリサイド層の形成方法。 - 【請求項６】 請求項２に記載の金属シリサイド層の形
成方法において、 前記第１の熱処理を４５０℃以上でかつ６５０℃以下の
温度範囲内の温度で行うことを特徴とする金属シリサイ
ド層の形成方法。 - 【請求項７】 請求項３に記載の金属シリサイド層の形
成方法において、 前記第１の熱処理を６００℃以上でかつ７５０℃より低
い温度範囲内の温度で行うことを特徴とする金属シリサ
イド層の形成方法。 - 【請求項８】 異なるＳｉ含有領域上に厚さの異なる金
属シリサイド層を同時に形成するにあたり、 第１Ｓｉ含有領域および第２Ｓｉ含有領域上に第１金属
を堆積して第１金属層をそれぞれ形成する工程と、該第
１金属層上に第２金属を堆積して第２金属層を形成する
工程と、 前記第２Ｓｉ含有領域の上に位置する第２金属層の部分
を除去する工程と、 残存する第２金属層上および前記第２金属層から露出す
る第１金属層上に酸化防止層を形成する工程と、 前記第１および第２Ｓｉ含有領域、前記第１金属層、前
記第２金属層および前記酸化防止層を含む構造体に対し
て第１の熱処理を行うことにより、 前記第１Ｓｉ含有領域の前記第１金属層側の領域と、前
記第１金属層の前記第１Ｓｉ含有領域側の領域とから、
金属シリサイド第１予備層を形成し、かつ前記第２Ｓｉ
含有領域の前記第１金属層側の領域と、前記第１金属層
の前記第２Ｓｉ含有領域側の領域とから、前記第１予備
層よりも厚い金属シリサイド第２予備層を形成し、さら
に前記第１金属層の前記第２金属層側の領域と、前記残
存する第２金属層とから、第１金属および第２金属を含
む合金層を形成する工程と、 前記酸化防止層を除去した後、残存する前記第１金属層
の部分と前記合金層とを除去する工程と、 前記第１予備層および第２予備層に対して第１の熱処理
より高い温度で第２の熱処理を行って、前記第１予備層
および第２予備層を、金属シリサイド第１層および金属
シリサイド第２層に変える工程とを含むことを特徴とす
る金属シリサイド層の形成方法。 - 【請求項９】 請求項８に記載の金属シリサイド層の形
成方法において、 前記第１金属をコバルトとし、前記第２金属をチタンと
することを特徴とする金属シリサイド層の形成方法。 - 【請求項１０】 請求項８に記載の金属シリサイド層の
形成方法において、 前記酸化防止層を、窒化チタン層若しくはタングステン
層とすることを特徴とする金属シリサイド層の形成方
法。 - 【請求項１１】 請求項８に記載の金属シリサイド層の
形成方法において、 前記第１の熱処理を４５０℃以上でかつ７５０℃より低
い温度範囲内の温度で行い、前記第２の熱処理を７５０
℃以上でかつ９００℃以下の温度範囲内の温度で行うこ
とを特徴とする金属シリサイド層の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18315299A JP3394927B2 (ja) | 1999-06-29 | 1999-06-29 | 金属シリサイド層の形成方法 |
| US09/490,277 US6586321B2 (en) | 1999-06-29 | 2000-01-24 | Method for forming metal silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18315299A JP3394927B2 (ja) | 1999-06-29 | 1999-06-29 | 金属シリサイド層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015453A true JP2001015453A (ja) | 2001-01-19 |
| JP3394927B2 JP3394927B2 (ja) | 2003-04-07 |
Family
ID=16130716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18315299A Expired - Fee Related JP3394927B2 (ja) | 1999-06-29 | 1999-06-29 | 金属シリサイド層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6586321B2 (ja) |
| JP (1) | JP3394927B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260047A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006041280A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 |
| WO2010050405A1 (ja) * | 2008-10-30 | 2010-05-06 | 国立大学法人東北大学 | コンタクト形成方法、半導体装置の製造方法、および半導体装置 |
| WO2022141140A1 (zh) * | 2020-12-28 | 2022-07-07 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板制备方法、阵列基板及显示装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858908B2 (en) * | 2001-11-30 | 2005-02-22 | Texas Instruments Incorporated | Complementary transistors having respective gates formed from a metal and a corresponding metal-silicide |
| DE10214065B4 (de) * | 2002-03-28 | 2006-07-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung |
| US7250356B2 (en) * | 2002-09-17 | 2007-07-31 | Agere Systems Inc. | Method for forming metal silicide regions in an integrated circuit |
| US7282443B2 (en) * | 2003-06-26 | 2007-10-16 | Micron Technology, Inc. | Methods of forming metal silicide |
| JP2006165469A (ja) * | 2004-12-10 | 2006-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060163671A1 (en) * | 2005-01-27 | 2006-07-27 | International Business Machines Corporation | Silicide cap structure and process for reduced stress and improved gate sheet resistance |
| US7399702B2 (en) * | 2005-02-01 | 2008-07-15 | Infineon Technologies Ag | Methods of forming silicide |
| US20060175664A1 (en) * | 2005-02-07 | 2006-08-10 | Micron Technology, Inc. | Semiconductor constructions, and methods of forming metal silicides |
| US7595264B2 (en) * | 2005-06-15 | 2009-09-29 | United Microelectronics Corp. | Fabrication method of semiconductor device |
| KR100679224B1 (ko) | 2005-11-04 | 2007-02-05 | 한국전자통신연구원 | 반도체 소자 및 그 제조방법 |
| JP2007149801A (ja) * | 2005-11-25 | 2007-06-14 | Nec Electronics Corp | 抵抗素子とその製造方法 |
| US7417290B2 (en) * | 2006-01-09 | 2008-08-26 | International Business Machines Corporation | Air break for improved silicide formation with composite caps |
| JP2007214269A (ja) * | 2006-02-08 | 2007-08-23 | Sony Corp | 金属シリサイド形成方法および半導体装置の製造方法 |
| US20070296052A1 (en) | 2006-06-26 | 2007-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming silicide regions and resulting MOS devices |
| JP5309454B2 (ja) * | 2006-10-11 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008244059A (ja) * | 2007-03-27 | 2008-10-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008311457A (ja) * | 2007-06-15 | 2008-12-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN106033718A (zh) * | 2015-03-15 | 2016-10-19 | 中国科学院微电子研究所 | 一种金属硅化物的形成方法 |
| US20170194454A1 (en) * | 2016-01-06 | 2017-07-06 | International Business Machines Corporation | NiPt AND Ti INTERSECTING SILICIDE PROCESS AND STRUCTURE |
| EP3502681B1 (en) * | 2017-12-21 | 2024-02-14 | IMEC vzw | Protecting a substrate region during fabrication of a fet sensor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047367A (en) * | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| US5550084A (en) * | 1994-01-19 | 1996-08-27 | Advanced Micro Devices, Inc. | Integrated circuit fabrication using a metal silicide having a sputterdeposited metal nitride layer |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| US5874342A (en) * | 1997-07-09 | 1999-02-23 | Lsi Logic Corporation | Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media |
| US6171959B1 (en) * | 1998-01-20 | 2001-01-09 | Motorola, Inc. | Method for making a semiconductor device |
| US6022801A (en) * | 1998-02-18 | 2000-02-08 | International Business Machines Corporation | Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film |
| US6136705A (en) * | 1998-10-22 | 2000-10-24 | National Semiconductor Corporation | Self-aligned dual thickness cobalt silicide layer formation process |
| US6040606A (en) * | 1998-11-04 | 2000-03-21 | National Semiconductor Corporation | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture |
| US6281102B1 (en) * | 2000-01-13 | 2001-08-28 | Integrated Device Technology, Inc. | Cobalt silicide structure for improving gate oxide integrity and method for fabricating same |
-
1999
- 1999-06-29 JP JP18315299A patent/JP3394927B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-24 US US09/490,277 patent/US6586321B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260047A (ja) * | 2004-03-12 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006041280A (ja) * | 2004-07-28 | 2006-02-09 | Sharp Corp | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 |
| WO2010050405A1 (ja) * | 2008-10-30 | 2010-05-06 | 国立大学法人東北大学 | コンタクト形成方法、半導体装置の製造方法、および半導体装置 |
| JP2010109143A (ja) * | 2008-10-30 | 2010-05-13 | Tohoku Univ | コンタクト形成方法、半導体装置の製造方法、および半導体装置 |
| CN102197461A (zh) * | 2008-10-30 | 2011-09-21 | 国立大学法人东北大学 | 接触形成方法、半导体装置的制造方法和半导体装置 |
| US8575023B2 (en) | 2008-10-30 | 2013-11-05 | National University Corporation Tohoku University | Contact formation method, semiconductor device manufacturing method, and semiconductor device |
| WO2022141140A1 (zh) * | 2020-12-28 | 2022-07-07 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板制备方法、阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020111018A1 (en) | 2002-08-15 |
| JP3394927B2 (ja) | 2003-04-07 |
| US6586321B2 (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394927B2 (ja) | 金属シリサイド層の形成方法 | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US6583052B2 (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| JP2008513977A (ja) | 半導体デバイス中の金属シリサイドの一方向拡散 | |
| JPH11204791A (ja) | 半導体装置及びその製造方法 | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| KR100871920B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP3545592B2 (ja) | 半導体装置の製造方法 | |
| US7109116B1 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| JPS63318779A (ja) | 半導体装置の製造方法 | |
| JPH07254574A (ja) | 電極形成方法 | |
| JP2970620B2 (ja) | 半導体装置の製造方法 | |
| JP2738371B2 (ja) | 半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3729368B2 (ja) | 半導体装置の製造方法 | |
| JP3660474B2 (ja) | 半導体装置の製造方法 | |
| JP2966418B2 (ja) | 配線コンタクトの形成方法 | |
| JP2004006903A (ja) | 半導体デバイスおよびその製造方法 | |
| KR100625814B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3949825B2 (ja) | 低抵抗シリサイドを備える半導体装置の製造方法 | |
| JP2005026273A (ja) | 半導体装置及びその製造方法 | |
| KR980011857A (ko) | 실리사이드 형성 방법 | |
| JPH10294292A (ja) | 半導体装置の製造方法 | |
| JPH10209076A (ja) | 半導体装置の製造方法 | |
| JPH1027902A (ja) | ゲート電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3394927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |