JPS63318779A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はポリシリコンゲート構造を有する半導体装置の
製造方法に関する。

（ロ）従来の技術 半導体装置の微細化及び高集積化が進むに伴なって配線
は細く、長くなっている１例えば集積度が４倍増えると
、配線幅は０．６〜０．７倍に、配線長は約４倍にもな
る。半導体装置の微細化及び高集積化を阻む一つの要因
は斯る配線技術にあり、就中直面する最大の難関はコン
タクトである。現在使われている配線はシリコン（Ｓｉ
）を１〜２％程度含んだアルミニウム（Ａ１）配線であ
る。前記Ｓｉはソース或いはドレインの拡散層から半導
体基板へのＡ１の突き抜けの防止に有効である。

即ち、拡散層とＡ１とのコンタクトは、オーミック性を
阜くするために例えば４５０℃付近で熱処理している。

このときＡ１配線中にＳｉが含まれていないと、半導体
基板側から一部のＳｉが移動しＡ１配線中へ溶は出す。

すると、Ｓｉが抜けた後の半導体基板側にＡ１が入り、
半導体基板にＡ１が突き抜けることになる。

そこで予めＳｉをＡ１に対する溶解度より多めに混ぜて
おくことにより、ＳｉはＡｌ中に溶けるに至らず、従っ
てＡ１の突き抜けは防止される。しかし、溶解度より多
い量のＳｉがＡｌ中に含まれることから、余分のＳｉは
溶けずになんらかの形でＡ１配線中に存在する。オーミ
ンク処理のために熱処理を施すと、Ｓｉの微結晶のうち
小さいものは溶け、大きい微結晶を核としてＳｉの固ま
りに成長する。斯るＳｉの析出はコンタクト部に多く当
該コンタクト部におけるコンタクト抵抗の増大原因とな
っている。特にコンタクトの寸法が小さくなるとＳｉの
固まりがコンタクトを覆う割合が増える。コンタクト抵
抗の増大は益々ひどくなり、遂にはＳｉの固まりがコン
タクト部全体を覆ってしまう。

日経マイクロデバイス、１９８５年９月号第７１頁乃至
第８６頁に開示された先行技術は、コンタクト部におけ
るシリコン表面のシリサイド化を提案するも下記の如き
新たな問題点を招くことを示唆している。即ち、コンタ
クト部においてシリコン表面、を露出せしめるべくシリ
コン酸化膜等の絶縁膜をドライエツチングにより除去す
ると、当該シリコン表面はエツチングダメージを被った
り、また熱処理時にシリサイド膜が露出シリコン表面の
みならず横方向に成長し、ゲートと拡散層が短絡したり
する。

（ハ）発明が解決しようとする問題点 本発明は前述の如くコンタクト部におけるシリコン表面
のシリサイド化を行なうと、当該シリコン表面を露出せ
しめるドライエツチングの際、断るシリコン表面がエツ
チングダメージを被ったり、熱処理時にシリサイド膜が
横方向に成長してゲートと拡散層を短絡したりする点を
解決するものである。

（＝）問題点を解決するための手段 本発明は前記問題点を解決すべく、ポリシリコンゲート
の露出面を含んで半導体基板の表面にシリコン酸化膜及
びシリコン窒化膜をこの順序で積層配置する工程と、前
記シリコン窒化膜にドライエツチングを施しポリシリコ
ンゲートの側壁に前記シリコン窒化膜を残存せしめる工
程と、前記シリコン窒化膜を耐エツチングマスクとして
露出したシリコン酸化膜にウェットエツチングを施し前
記露出シリコン酸化膜を除去してシリコン半導体基板及
びポリシリコンゲートのコンタクト部におけるシリコン
表面を露出する工程と、当該シリコン半導体基板、ポリ
シリコンゲート表面及びポリシリコンゲート側壁のシリ
コン窒化膜を含んで金属膜を被着する工程と、当該金属
膜をシリコン表面とのコンタクト部においてシリサイド
化し前記コンタクト部表面にシリサイド膜を自己整合的
に配置する工程と、前記金属膜の未シリサイド化部位を
除去する工程と、かもなることを特徴とする。

（＊）作用 本発明は前述の如く、シリコン半導体基板及びポリシリ
コンゲートのコンタクト部におけるシリコン表面露出工
程を、残存シリフン窒化膜を耐エツチングマスクとする
ことによって、ウェットエツチングを利用して行なえる
。更に、ポリシリコンゲートの側壁に残存したシリコン
窒化膜は金属膜のコンタクト部におけるシリサイド化の
際、斯るシリサイドの横方向の成長を抑止する。

（へ）実施例 第１図乃至第７図は本発明製造方法を工程別に示す断面
図である。

先ず第１図の工程では、一導電型Ｓｉ半導体基板（１）
のゲート領域にゲート酸化膜（２）を挾んでポリＳｉゲ
ート（３）を配置した出発材料が用意される。

第２図の工程では、前記ポリＳｉゲート（３）の露出面
を含んでＳｉ半導体基板（１）の表面にＳｉ酸化膜（４
）及びＳｉ窒化膜（５）がこの順序で積層配置される。

即ち、先ず８５０″Ｃ（Ｕ＊＋Ｏ＊）雰囲気中で１５分
間熱酸化処理を施し、膜厚的５０ｎｍのＳｉ酸化膜（４
〉を全面に形成する。次いでジクロルシラン（ＳｉＨｘ
Ｃ１＊）ガス及びアンモニア（Ｎｕｔｓ）ガスを原料ガ
スとして７８０°Ｃ１時間の減圧ＣＶＤにより前記Ｓｉ
酸化膜（４）上に膜厚的３００ｎｍのＳｉ窒化膜（５）
を堆積する。

第３図の工程では、前記Ｓｉ窒化膜（５）に対し反応性
イオンエツチング（ＲＩＥ）によるドライエツチングが
施される。使用きれるエツチングガスはＳｉ窒化膜（５
）の下層に位置するＳｉ酸化膜（４）に対し選択性のあ
るＣＨＦ　ｓガスであり、例えば１３゜５６ＭＨｚの高
周波（ＲＦ）電源により容量結合型の平行平板電極にＩ
ＫＷ、３分間印加することによって膜厚的３００ｎｍの
Ｓｉ窒化膜（５′）が除去きれる。斯るエツチング工程
において注目すべきは除去されるＳｉ窒化膜（５゛）は
、膜厚が均一な部分であり、第２図に示す如くポリＳｉ
ゲート（３）の側壁（３，、）（３，、）に近接して肉
厚に堆積した部分はサイドウオール（５，、）（５，、
）を形成すべく残存する。

第４図の工程では、前記ポリＳｉゲート（３）をマスク
としてＳｉ半導体基板（１）と逆導電型の不純物イオン
が注入されソース・ドレインの拡散層（６）（６）が形
成され、次いで前記第３図の工程でポリ５ｉゲート（３
）の側壁（３，、＞（３，、）に近接して残存せしめら
れたＳｉ窒化膜のサイドウオール（５，、＞（５，、）
を耐エツチングマスクとして（ＨＦ＋ＮＨ，Ｆ）溶液に
よるウェットエツチングが１分間施される。即ち、斯る
工程によってＳｉ窒化膜のサイドウオール（５，、＞（
５，、）に覆われることなく表面に露出した５ｉ酸化膜
（４°）（４’）・・・が除去されて、Ｓｉ半導体基板
（１）の拡散層（６）（６）及びポリＳｉゲート（３）
のコンタクト部においてＳｉ表面（６，、）（６，、＞
（３，、）が露出せしめられる。このコンタクト部のＳ
ｉ酸化膜（４’＞（４’）・・・が除去される結果、ポ
リＳｉゲート（３）のＳｉ表面（３゜、）はサイドウオ
ール（５，、＞＜５．、）の先端（５，、、＞（５，。

、）より低位置となる。即ち、前記サイドウオール（５
，、）＜５．、）の先端（５，、）（５，、、）はポリ
Ｓｉゲート（３）のＳｉ表面（３，、＞から突出する。

斯る工程において注目すべきは、前記ポリＳｉゲート（
３）のＳｉ表面（３，、）からサイドウオール（５，、
）＜５．）の先端（５，。

、）（５，、）が突出した点及びＳｉ表面（６，、）＜
６．、）＜３゜、）の露出が前記サイドウオール（５，
、）（５，、）が耐エツチングマスクとして作用するこ
とにより、容易にウェットエツチングを利用することが
できた点にある。従って、当該Ｓｉ表面（ａ、　、　）
（ｓ、　、　）（３，ａ）の露出工程における斯るＳｉ
表面（６，、）（６，、）（３，、）へのエツチングダ
メージの発生は防止される。

第５図の工程では、チタン（Ｉ’ｉ）、モリブデン（Ｍ
Ｏ）或いはタングステン（Ｗ）等の高融点金属膜（７）
が、Ｓｉ半導体基板（１）、ポリＳｉゲート（３）のＳ
ｉ表面（６，、）（６，、）（３，、）及びＳｉ窒化膜
のサイドウオール（５，、）（５，、）を含んでスパッ
タ蒸着手法等により膜厚５０〜１００　ｎｍ程度被被着
る。

第６図の工程では、前記金属膜（７）がシリコン表面（
６，、＞（６，、）（３，、）とのコンタクト部におい
てシリサイド化される。断る金属膜（７）のシリサイド
化は約６００°Ｃ以上３０分間の熱処理を施すことによ
り、下地のＳｉ表面（６，、）（６，、＞（３，、）の
５１によって為されることから前記コンタクト部表面に
シリサイド膜（ａｓ）（ｓ、）（ｓｓ）が自己整合的に
配置される。断るシリサイド工程において、シリサイド
化すべき熱処理時間が長くなると、金属膜（７）に対す
るシリサイド化はその厚み方向のみならず横方向（膜面
方向）に進行しようとするものの、Ｓｉ窒化膜のサイド
ウオール（５，、）（５，、）の存在により当該シリサ
イド化の前記進行を阻止する。特にポリＳｉゲート（３
）表面におけるシリサイド膜（８，）の横方向の進行は
サイドウオール（５，、）（５，、＞（７）突出した先
端（５，、、）（５，、、）がストッパとして作用する
ことにより、確実に阻止される。

第７図の最終工程では、前記シリサイド化工程でシリサ
イド化されるに至らなかった金属膜（７）の未シリサイ
ド化部位（７，）（７，、）がエツチングにより除去さ
れて、コンタクト部にシリサイド膜（８＠）（８，）（
８ｍ）を自己整合的に配置した半導体装置が完成する。

（シ）発明の効果 本発明は以上の説明から明らかな如く、Ｓｉ半導体基板
及びポリＳｉゲートのコンタクト部におけるＳｉ表面露
出工程を残存Ｓｉ窒化膜を耐エツチングマスクとするこ
と番こよって、ウェットエツチングを利用して行なえる
ので、斯るエツチングは露出工程におけるエツチングダ
メージの発生を助走することができる。更に、ポリＳｉ
ゲートの側壁に残存したＳｉ窒化膜は前記耐エツチング
マスクとして作用するのみならず金属膜のコンタクト部
におけるシリサイド化の際、断るシリサイドの横方向の
成長を抑止するので、ゲートと拡散層とが短絡する短絡
事故も阻止することができる。

【図面の簡単な説明】

第１図乃至第７図は本発明製造方法を工程別に示す断面
図である。 （１）・・・シリコン（Ｓｉ　）半導体基板、（３）・
・・ポリシリコン（Ｓｉ　）ゲート、（４）・・・シリ
コン（Ｓｉ）酸化膜、　（５）・・・シリコン（Ｓｉ）
窒化膜、　（５，、）・・・サイドウオール、　（６）
・・・拡散層、　（７）・・・金属膜、（８□）（Ｌ）
・・・シリサイド膜。

Claims (1)

【特許請求の範囲】
1. （１）一導電型シリコン半導体基板のゲート領域にポリ
   シリコンを配置したポリシリコンゲート構造を有する半
   導体装置の製造方法であって、前記ポリシリコンゲート
   の露出面を含んで半導体基板の表面にシリコン酸化膜及
   びシリコン窒化膜をこの順序で積層配置する工程と、前
   記シリコン窒化膜にドライエッチングを施しポリシリコ
   ンゲートの側壁に前記シリコン窒化膜を残存せしめる工
   程と、前記シリコン窒化膜を耐エッチングマスクとして
   露出したシリコン酸化膜にウェットエッチングを施し前
   記露出シリコン酸化膜を除去してシリコン半導体基板及
   びポリシリコンゲートのコンタクト部におけるシリコン
   表面を露出する工程と、当該シリコン半導体基板、ポリ
   シリコンゲート表面及びポリシリコンゲート側壁のシリ
   コン窒化膜を含んで金属膜を被着する工程と、当該金属
   膜をシリコン表面とのコンタクト部においてシリサイド
   化し前記コンタクト部表面にシリサイド膜を自己整合的
   に配置する工程と、前記金属膜の未シリサイド化部位を
   除去する工程と、からなることを特徴とした半導体装置
   の製造方法。