CN106033718A - 一种金属硅化物的形成方法 - Google Patents
一种金属硅化物的形成方法 Download PDFInfo
- Publication number
- CN106033718A CN106033718A CN201510112597.3A CN201510112597A CN106033718A CN 106033718 A CN106033718 A CN 106033718A CN 201510112597 A CN201510112597 A CN 201510112597A CN 106033718 A CN106033718 A CN 106033718A
- Authority
- CN
- China
- Prior art keywords
- fin
- time
- thermal annealing
- metal
- ion implanting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000002184 metal Substances 0.000 title claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 62
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 39
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 title abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000010936 titanium Substances 0.000 description 37
- 229910008484 TiSi Inorganic materials 0.000 description 10
- 230000005669 field effect Effects 0.000 description 9
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 229910008479 TiSi2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- -1 TiAlx Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Abstract
本发明提供了一种金属硅化物的形成方法，首先提供衬底，所述衬底上形成有鳍，所述鳍上形成有栅极；然后沉积Ti金属层；接着进行所述Ti金属层的硅化，并去除未反应的所述Ti金属层。Ti原子具有较好的稳定性，在热退火的过程中，主要扩散的为Si原子，而Ti原子极少扩散，从而，避免耗尽区由于金属扩散导致的漏电，降低衬底的漏电流。
Description
技术领域
本发明涉及半导体器件制造领域，特别涉及一种金属硅化物的形成方法。
背景技术
随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
全耗尽(Fully-Depleted)非平面器件，如FinFET(鳍式场效应晶体管)，是20纳米及以下技术代的理想选择。FinFET源自于传统标准的晶体管—场效晶体管(Field-Effect Transistor；FET)的一项创新设计，它利用鳍(Fin)的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。
在FinFET的制造工艺中，通常采用Ni或NiPt合金的金属硅化工艺，如图1所示，在源/漏极上形成Ni(Pt)硅化物110，从而降低器件的方块电阻和欧姆接触电阻。然而，在源漏注入和退火时，会使鳍102产生非晶化的边界，并产生位错线105，在形成硅化物的工艺中，如图2所示，Ni(Pt)1701沿着位错线105扩散，在耗尽区内形成很多不连续的NiSi点，而在施加电压时，耗尽区内存在较强的电场强度，使得这些不连续的点导通，造成向衬底的漏电流很大，影响器件的性能。
发明内容
本发明提供一种金属硅化物的形成方法，以解决传统金属硅化物形成方法会导致鳍和衬底之间漏电流大的问题。
本发明提供了一种金属硅化物的形成方法，包括步骤：
提供衬底，所述衬底上形成有鳍，所述鳍上形成有栅极；
沉积Ti金属层；
进行所述Ti金属层的硅化，并去除未反应的Ti金属层。
可选的，所述进行所述Ti金属层的硅化，并去除未反应的Ti金属层包括：
进行第一次热退火；
去除未反应的Ti金属层；
进行第二次热退火，所述第二次热退火的温度高于所述第一次热退火的温度。
可选的，所述第一次热退火的温度为600-700℃，时间为20-40S。
可选的，所述第二次热退火的温度为800-900℃，时间为7-13S。
可选的，所述方法还包括：
在进行第二次热退火之后，进行离子注入，所述离子注入的注入杂质的类型与源/漏极掺杂类型相同，并进行退火。
可选的，对于N型器件，所述离子注入的注入杂质为As，所述离子注入的注入剂量范围为1E14至5E14cm-2，注入能量范围为5至15KeV，注入角度范围为垂直于鳍方向0-45°。
可选的，对于P型器件，所述离子注入的注入杂质为BF3，所述离子注入的注入剂量范围为1E14至5E14cm-2，注入能量范围为2.5至10KeV，注入角度范围为垂直于鳍方向0-45°。
可选的，所述进行离子注入后，退火工艺的温度为550-700℃，时间为20-40S。
本发明提供的金属硅化物的形成方法，首先在已经形成有鳍和鳍上栅极的衬底上沉积Ti金属层，然后通过退火方式进行所述Ti金属层的硅化，并去除未反应的所述Ti金属层以完成金属硅化物的制作。Ti原子具有较好的稳定性，在热退火的过程中，主要扩散的为Si原子，而Ti原子极少扩散，从而，避免耗尽区由于金属扩散导致的漏电，降低衬底的漏电流。
进一步，采用二次退火工艺形成的Ti的硅化物体电阻小，无需采用GeSi外延的方式来降低源/漏极的寄生电阻，简化了制造工艺，提高了器件的性能。
进一步的，在硅化之后，进行离子注入，进一步降低了硅化物与鳍之间的接触电阻。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1-2为现有技术金属硅化工艺形成鳍式场效应晶体管器件的过程中器件的截面结构示意图；
图3为根据本发明实施例的金属硅化物的形成方法的流程图；
图4为本发明实施例进行金属硅化物工艺前的鳍式场效应晶体管的立体结构示意图；
图5-9为根据本发明实施例的金属硅化物的形成方法的形成过程中，沿源/漏极的鳍式场效应晶体管的截面结构示意图；
图10为本发明实施例的方法形成的鳍式场效应晶体管的漏极与体硅之间I-V曲线的示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了更好的理解本发明的技术方案和技术效果，以下将结合本发明方法的流程图对具体的实施例进行详细的描述。如图3所示，本发明方法包括以下步骤：
首先，在步骤S01，提供衬底100，所述衬底100上形成有鳍102，所述鳍102上形成有栅极104，参考图4和图5所示。
在本发明实施例中，所述衬底100可以为Si衬底、SOI衬底等。在其他实施例中，还可以为包括其他硅化合物半导体的衬底，例如SiC等，还可以为叠层结构，例如Si/SiGe等。在本实施例中，所述衬底100为体Si衬底。
在本实施例中，通过如下具体的步骤形成鳍及栅极。
首先，在体Si的衬底100上形成第一硬掩膜，如Si3N4；而后，采用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀衬底100来形成鳍102，从而形成了衬底100上的鳍102。
接着，进行隔离101的填充，隔离材料例如可以为SiO2，并进行平坦化，直至暴露出鳍102的上表面，而后，可以使用湿法腐蚀，例如用HF酸腐蚀去除一定厚度的SiO2，保留部分的隔离材料在鳍102之间，从而形成了隔离101，如图4和图5所示。
然后，覆盖鳍102及隔离101以形成栅介质层103及栅极104。栅介质层可以为SiO2或HfOx等可用于鳍式场效应晶体管栅介质层的薄膜。栅极可以为一层或多层结构，可以包括金属材料或多晶Si或他们的组合，金属材料例如Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等。
而后，沿与鳍102垂直的方向进行栅极104及栅介质层103的刻蚀，直至暴露隔离层101及鳍102，以形成栅极104。如图4和图5所示。
而后，可以进行离子注入，以在鳍的两端形成FinFET的源/漏极，在对源/漏极进行离子注入和退火时，会导致鳍102产生多晶的边界，并产生位错线105，如图6所示。
可以通过根据期望的晶体管结构，注入P型或N型掺杂物或杂质到所述衬底中形成源/漏极，并进行退火以激活掺杂。
接着，在步骤S02，沉积Ti金属层107，如图7所示。
在本发明实施例中，可以采用PVD工艺沉积Ti金属层107。PVD工艺例如可以为真空蒸发、溅射、离子镀等。
Si衬底暴露在空气中时，衬底100表面的Si，会和O2反应生成致密的自然氧化层SiO2，需要去除SiO2以使金属层沉积在Si表面。在本发明实施例中，在进行Ti金属层107的淀积之前，还进行去除鳍102表面的自然氧化层的工艺。
在一个具体实施例中，可以将通过步骤S01获取的器件浸泡在HF化学试剂中，来去除鳍102表面的自然氧化层，然后，用PVD法沉积Ti金属层107，Ti金属层107的厚度可以为4-10nm。
而后，在步骤S03，进行所述Ti金属层107的硅化，并去除未反应的Ti金属层107，参考图8所示。
Ti金属具有较好的稳定性，在硅化过程中，Si和Ti的接触界面主要扩散原子为Si原子，而不是Ti原子，这样，Ti原子不会沿着Si衬底原有位错线快速扩散，比较稳定，从而，避免耗尽区由于金属扩散导致的漏电，降低沟道的漏电流。
在本发明实施例中，通过退火方式进行金属硅化工艺，退火方式可以为快速热退火(RTA)、激光退火或微波退火等，退火可以为一次退火或多次退火。具体的，本发明采用两次退火方式，且第二次快速热退火的温度高于所述第一次快速热退火的温度，以提升制作的TiSi2106的电学性能。在一些实施例中，第一次快速热退火的温度为600-700℃，时间为20-40s，促使Si和Ti反应，以形成高阻的C49相；第二次快速热退火的温度为800-900℃，时间为7-13s，促使高阻的C49相TiSi2106转变成低阻的C54相TiSi2106，以降低形成的TiSi2106的电阻率。
第一次快速热退火完成后，淀积的Ti金属层107可能部分和Si反应生成TiSi2106，其余部分仍然以Ti金属单质形式存在。未反应的Ti金属层107可以通过湿法刻蚀工艺或者干法刻蚀工艺去除。采用对Ti刻蚀速率相对TiSi2刻蚀速率大的刻蚀工艺，可以完全去除未反应的Ti金属层107，从而在鳍的源/漏极上形成Ti的硅化物，如图8所示。
在一个具体实施例中，对完成Ti金属层107沉积的衬底100进行第一次快速退火工艺，退火的温度为650℃，时间为30s；然后通过氢氧化铵和双氧水的湿法化学刻蚀去掉所有未参与反应的Ti金属层107，留下的TiSi2106覆盖在源/漏极表面；进行第二次快速热退火工艺，退火的温度为850℃，时间为10s，促使高阻的C49相TiSi2106转变成低阻的C54相TiSi2106。
本实施例中形成硅化物的方法兼容自对准硅化物的方法，由于TiSi2106只在源/漏极表面形成，其余部分Ti金属层107没有和隔离101反应，全部通过湿法化学刻蚀去掉。
至此，形成了本发明实施例的金属硅化物。通过本发明公开的金属硅化物的形成方法，能有效解决传统Ni(Pt)硅化物110的形成过程中，Ni(Pt)1701沿位错线105扩散导致鳍102与衬底100之间漏电流大的问题。同时，由于TiSi2106电阻率低的特性，采用自对准硅化钛方法，能减小源/漏极寄生电阻。
通常地，为了减小源/漏极的寄生电阻，通过在源/漏极外延GeSi层，增加源/漏极的导电能力来实现，随着FinFET结构的源/漏极选择性外延的复杂性不断增加，导致工艺难度及成本增加。本发明实施例的方法中，形成的Ti的硅化物制作的金属硅化物层的寄生电阻小，可以替代源/漏极外延GeSi层以减少源/漏极的寄生电阻，从而可以无需外延GeSi层，简化了工艺。
此外，为了进一步降低源/漏极寄生电阻，提升FinFET器件性能，在形成Ti的硅化物之后，进一步进行离子注入，注入杂质1021的类型与源/漏极掺杂类型相同，并进行退火。
在具体的实施例中，对于N型器件，离子注入的注入杂质1201为施主杂质，注入剂量范围为1E14至5E14cm-2，注入能量范围为5至15KeV，注入角度范围为垂直于鳍方向0-45°；对于P型器件，所述离子注入的注入杂质1201为受主杂质，注入剂量范围为1E14至5E14cm-2，注入能量范围为2.5至10KeV，注入角度范围为垂直于鳍方向0-45°。
所述离子注入为两次注入法。由于FinFET是立体结构，凸起的鳍在一面进行倾斜角度的离子注入时，鳍的另一面受到自身的遮挡导致无法进行离子注入，因此，在鳍的一面进行离子注入后，需要在鳍的另一面以相同的倾斜角、相同的工艺参数再次进行离子注入。
在离子注入后，可以采用包括快速热退火方式等，使离子注入的注入杂质1021聚集在硅化物与Si的接触面，提高接触面处硅化物及Si的掺杂浓度，降低硅化物与源/漏极的接触电阻，以达到减小源/漏极寄生电阻的目的，如图9所示。
在一个具体实施例中，离子注入采用两次注入法，分别在鳍102的两面以相同的注入工艺进行；对于N型器件，所述离子注入的注入杂质1201为As，相应工艺条件为：注入剂量为1E14cm-2，注入能量为5KeV，注入角度为垂直于鳍方向30°；对于P型器件，所述离子注入的注入杂质1201为BF3，相应工艺条件为：注入剂量为1E14cm-2，注入能量为3.5KeV，注入角度为垂直于鳍方向30°。
然后，衬底100进行快速热退火工艺，退火温度为650℃，退火时间为30s。
退火过程中，由于注入杂质1201在硅化物中溶解度低，从而使注入杂质1201主要聚集在硅化物和Si的接触面附近，提高了接触面处硅化物和Si的掺杂浓度，降低了硅化物和Si的接触电阻，进而减少了器件源/漏极的寄生电阻，能改善器件的电学性能。
相较于传统Ni(Pt)金属硅化物的形成方法形成的硅化物，采用本发明实施例的Ti金属硅化物的形成方法制作的金属硅化物，使鳍式场效应晶体管具有更好的器件性能，如图10所示，采用传统方法形成的NiSi制备的器件与采用本发明实施例的方法形成的TiSi2制备的器件，在各个工作电压下，漏极到体硅之间的I-V曲线图。可以看到，采用传统方法形成的NiSi制备的器件，漏极到体硅之间的漏电流比采用本发明实施例的方法形成的TiSi2制备的器件，漏极到体硅之间的漏电流大两个数量级。采用本发明实施例金属硅化物形成的方法，有效解决了传统鳍式场效应晶体管在形成金属硅化物过程中，导致鳍与体Si之间漏电流大的问题。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种金属硅化物的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有鳍，所述鳍上形成有栅极；
沉积Ti金属层；
进行所述Ti金属层的硅化，并去除未反应的Ti金属层。
2.根据权利要求1所述的方法，其特征在于，所述进行所述Ti金属层的硅化，并去除未反应的Ti金属层包括：
进行第一次热退火；
去除未反应的Ti金属层；
进行第二次热退火，所述第二次热退火的温度高于所述第一次热退火的温度。
3.根据权利要求2所述的方法，其特征在于，所述第一次热退火的温度为600-700℃，时间为20-40S。
4.根据权利要求3所述的方法，其特征在于，所述第二次热退火的温度为800-900℃，时间为7-13S。
5.根据权利要求2所述的方法，其特征在于，所述方法还包括：
在进行第二次热退火之后，进行离子注入，所述离子注入的注入杂质的类型与源极或漏极掺杂类型相同，并进行退火。
6.根据权利要求5所述的方法，其特征在于，对于N型器件，所述离子注入的注入杂质为As。
7.根据权利要求6所述的方法，其特征在于，所述离子注入的注入剂量范围为1E14至5E14cm-2，注入能量范围为5至15KeV，注入角度范围为垂直于鳍方向0-45°。
8.根据权利要求5所述的方法，其特征在于，对于P型器件，所述离子注入的注入杂质为BF3。
9.根据权利要求8所述的方法，其特征在于，所述离子注入的注入剂量范围为1E14至5E14cm-2，注入能量范围为2.5至10KeV，注入角度范围为垂直于鳍方向0-45°。
10.根据权利要求5所述的方法，其特征在于，所述进行离子注入后，退火工艺的温度为550-700℃，时间为20-40S。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112597.3A CN106033718A (zh) | 2015-03-15 | 2015-03-13 | 一种金属硅化物的形成方法 |
| US14/812,490 US10096691B2 (en) | 2015-03-13 | 2015-07-29 | Methods for forming metal silicide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112597.3A CN106033718A (zh) | 2015-03-15 | 2015-03-13 | 一种金属硅化物的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106033718A true CN106033718A (zh) | 2016-10-19 |
Family
ID=56886740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510112597.3A Pending CN106033718A (zh) | 2015-03-13 | 2015-03-13 | 一种金属硅化物的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10096691B2 (zh) |
| CN (1) | CN106033718A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864379A (zh) * | 2023-09-05 | 2023-10-10 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10861928B2 (en) * | 2018-09-18 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits with capacitors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1520608A (zh) * | 2001-04-26 | 2004-08-11 | �ʼҷ����ֵ�������˾ | 在半导体器件的夹断的有源区中改善二硅化钛的电阻 |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| US20120098042A1 (en) * | 2010-10-25 | 2012-04-26 | Globalfoundries Inc. | Semiconductor device with reduced junction leakage and an associated method of forming such a semiconductor device |
| CN202601574U (zh) * | 2011-03-04 | 2012-12-12 | 中国科学院微电子研究所 | 一种半导体结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3394927B2 (ja) * | 1999-06-29 | 2003-04-07 | 沖電気工業株式会社 | 金属シリサイド層の形成方法 |
| US7183182B2 (en) * | 2003-09-24 | 2007-02-27 | International Business Machines Corporation | Method and apparatus for fabricating CMOS field effect transistors |
| US7338865B2 (en) * | 2004-07-23 | 2008-03-04 | Texas Instruments Incorporated | Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation |
| US8426923B2 (en) * | 2009-12-02 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate semiconductor device and method |
| US9312173B2 (en) * | 2014-05-19 | 2016-04-12 | International Business Machines Corporation | Self-limiting silicide in highly scaled fin technology |
-
2015
- 2015-03-13 CN CN201510112597.3A patent/CN106033718A/zh active Pending
- 2015-07-29 US US14/812,490 patent/US10096691B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1520608A (zh) * | 2001-04-26 | 2004-08-11 | �ʼҷ����ֵ�������˾ | 在半导体器件的夹断的有源区中改善二硅化钛的电阻 |
| CN101414632A (zh) * | 2007-10-16 | 2009-04-22 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管 |
| US20120098042A1 (en) * | 2010-10-25 | 2012-04-26 | Globalfoundries Inc. | Semiconductor device with reduced junction leakage and an associated method of forming such a semiconductor device |
| CN202601574U (zh) * | 2011-03-04 | 2012-12-12 | 中国科学院微电子研究所 | 一种半导体结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116864379A (zh) * | 2023-09-05 | 2023-10-10 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
| CN116864379B (zh) * | 2023-09-05 | 2023-12-01 | 珠海格力电子元器件有限公司 | 欧姆接触电极的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160268391A1 (en) | 2016-09-15 |
| US10096691B2 (en) | 2018-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101834141B (zh) | 一种不对称型源漏场效应晶体管的制备方法 | |
| CN103762236B (zh) | 集成电路组件及其制造方法 | |
| TWI301326B (zh) | ||
| CN103811351B (zh) | 形成外延部件的方法 | |
| US6518136B2 (en) | Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication | |
| TW201242022A (en) | Transistors with high concentration of boron doped germanium | |
| CN102074583B (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| CN102881724B (zh) | 多栅晶体管及其制造方法 | |
| US6437406B1 (en) | Super-halo formation in FETs | |
| CN104952922A (zh) | 鳍型场效应晶体管及其制造方法 | |
| CN104576382B (zh) | 一种非对称FinFET结构及其制造方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| EP1759420B1 (en) | Semiconductor on insulator semiconductor device and method of manufacture | |
| US20110049624A1 (en) | Mosfet on silicon-on-insulator redx with asymmetric source-drain contacts | |
| CN104916539B (zh) | 一种制作半导体器件的方法 | |
| TW200532918A (en) | Method for fabricating self-aligned source and drain contacts in a double gate fet with controlled manufacturing of a thin Si or non-Si channel | |
| CN105895511A (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| US20100176426A1 (en) | Transistor and method of manufacturing the same | |
| CN106033718A (zh) | 一种金属硅化物的形成方法 | |
| CN208923143U (zh) | 半导体结构 | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN103311294B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN102117834A (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN104576728B (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161019 |