JP2006165469A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006165469A
JP2006165469A JP2004358596A JP2004358596A JP2006165469A JP 2006165469 A JP2006165469 A JP 2006165469A JP 2004358596 A JP2004358596 A JP 2004358596A JP 2004358596 A JP2004358596 A JP 2004358596A JP 2006165469 A JP2006165469 A JP 2006165469A
Authority
JP
Japan
Prior art keywords
film
heat treatment
cosi
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004358596A
Other languages
English (en)
Inventor
Kazuo Kawamura
和郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004358596A priority Critical patent/JP2006165469A/ja
Priority to TW094110250A priority patent/TWI297909B/zh
Priority to US11/100,501 priority patent/US7329604B2/en
Priority to KR1020050031913A priority patent/KR100658130B1/ko
Priority to CNB2005100668555A priority patent/CN100508128C/zh
Publication of JP2006165469A publication Critical patent/JP2006165469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/067—Horizontally disposed broiling griddles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】微細化されたゲート電極をＣｏ膜を用いてシリサイド化する場合であっても、ゲート電極の抵抗のばらつきを抑制しうる半導体装置及びその製造方法を提供する。
【解決手段】ゲート長Ｌｇが５０ｎｍ以下のゲート電極３０上に、Ｃｏ膜７２を形成する工程と、熱処理を行うことにより、Ｃｏ膜７２とゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ膜７６ａを形成する第１の熱処理工程と、Ｃｏ膜７２のうちの未反応の部分を選択的にエッチング除去する工程と、熱処理を行うことにより、ＣｏＳｉ膜７６ａとゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ２膜４２ａを形成する第２の熱処理工程とを有し、第１の熱処理工程では、ＣｏＳｉ膜７６ａの幅ｗに対するＣｏＳｉ膜７６ａの高さｈの比ｈ／ｗが０．７以下となるように、ＣｏＳｉ膜７６ａを形成する。
【選択図】 図２０

Description

本発明は、半導体装置及びその製造方法に係り、特に、コバルトシリサイド膜を有する半導体装置及びその製造方法に関する。
ゲート電極、ソース／ドレイン拡散層の低抵抗化を図る技術として、これらの表面に自己整合的に金属シリサイド膜を形成する、いわゆるサリサイド（Self-Aligned Silicide）プロセスが知られている。サリサイドプロセスにおいてシリコンと反応させる金属材料としては、コバルト（Ｃｏ）、チタン（Ｔｉ）等が用いられている（例えば特許文献１〜３を参照）。
特開平１０−２４２０８１号公報 特開平２００３−６８６７０号公報 特開平２００１−１５６２８７号公報
しかしながら、半導体装置の構造の微細化が進行する中、微細化されたゲート電極をＣｏ膜を用いてシリサイド化すると、ゲート電極の抵抗のばらつきが急激に増大してしまう場合がある。このような現象はゲート長が５０ｎｍ以下の場合に顕著に現れる。
本発明の目的は、微細化されたゲート電極をＣｏ膜を用いてシリサイド化する場合であっても、ゲート電極の抵抗のばらつきを抑制しうる半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に、ゲート長Ｌｇが５０ｎｍ以下のゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体基板内に、ソース／ドレイン拡散層を形成する工程と、前記ゲート電極上に、コバルト膜を形成する工程と、熱処理を行うことにより、前記コバルト膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトモノシリサイド膜を形成する第１の熱処理工程と、前記コバルト膜のうちの未反応の部分を選択的にエッチング除去する工程と、熱処理を行うことにより、前記コバルトモノシリサイド膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトダイシリサイド膜を形成する第２の熱処理工程とを有し、前記第１の熱処理工程では、前記コバルトモノシリサイド膜の幅ｗに対する前記コバルトモノシリサイド膜の高さｈの比ｈ／ｗが０．７以下となるように、前記コバルトモノシリサイド膜を形成する半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、半導体基板上に形成され、ゲート長が５０ｎｍ以下のゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、前記ゲート電極の上部に形成されたコバルトダイシリサイドのみからなるシリサイド膜とを有する半導体装置が提供される。
本発明によれば、第１回目の熱処理において、幅ｗに対する高さｈの比ｈ／ｗが所定値以下となるようにコバルトモノシリサイド膜を形成するため、第２回目の熱処理において、コバルトモノシリサイド膜をコバルトダイシリサイド膜に確実に相変態させることができる。したがって、本発明によれば、微細化されたゲート電極をコバルト膜を用いてシリサイド化する場合であっても、ゲート電極のシート抵抗を十分に低減するとともに、シート抵抗のばらつきを確実に抑制することができる。
［本発明の原理］
本発明の原理について図１乃至図１０を用いて説明する。
これまで、ゲート電極上、ソース／ドレイン拡散層上にＣｏＳｉ２膜を形成するシリサイド化プロセスでは、段階的に熱処理を行い、比較的高抵抗なコバルトモノシリサイド（ＣｏＳｉ）相のシリサイド膜を経て、低抵抗なコバルトダイシリサイド（ＣｏＳｉ２）相のシリサイド膜が形成されている。すなわち、まず、ゲート電極上、ソース／ドレイン拡散層上にＣｏ膜と、Ｔｉ膜、ＴｉＮ膜等の保護膜とを順次堆積した後、例えば５００℃程度の比較的低温で第１回目の熱処理を行う。これにより、比較的高抵抗なＣｏＳｉ相のシリサイド膜（ＣｏＳｉ膜）が形成される。次いで、保護膜及び未反応のＣｏ膜を選択的にエッチング除去した後、例えば７００℃程度の比較的高温で第２回目の熱処理を行う。これにより、比較的高抵抗なＣｏＳｉ相のシリサイド膜が、低抵抗なＣｏＳｉ２相のシリサイド膜（ＣｏＳｉ２膜）に相変態する。なお、本願明細書においては、コバルトシリサイドの組成を明示的に示す場合には、「コバルトモノシリサイド（ＣｏＳｉ）」、又は「コバルトダイシリサイド（ＣｏＳｉ２）」を使い分けて記載している。
しかし、ゲート電極のゲート長Ｌｇが５０ｎｍ以下、更にはゲート長Ｌｇが４０ｎｍ以下になると、ゲート電極のシート抵抗が増大し、また、そのシート抵抗のばらつきが増大してしまう場合がある。
図１は、Ｃｏ膜を用いてゲート電極上部をシリサイド化した場合におけるゲート電極のゲート長Ｌｇとゲート電極のシート抵抗との関係を示すグラフである。グラフの横軸はゲート長Ｌｇを示し、縦軸はゲート電極のシート抵抗を示している。
図１に示すグラフから、ゲート長が５０ｎｍ以下になると、ゲート電極のシート抵抗が急激に増大していることが分かる。
また、図２は、Ｃｏ膜を用いてゲート電極上部をシリサイド化した場合におけるゲート電極のシート抵抗の累積確率分布を示すグラフである。グラフの横軸はゲート電極のシート抵抗を示し、縦軸は累積確率を示している。■印で示すプロットはゲート長Ｌｇが３０ｎｍの場合、●印で示すプロットはゲート長Ｌｇが４０ｎｍの場合、△印で示すプロットはゲート長Ｌｇが６０ｎｍの場合、▼印で示すプロットはゲート長Ｌｇが８０ｎｍの場合、◇印で示すプロットはゲート長Ｌｇが１２０ｎｍの場合を示している。
図２における各プロットの比較から明らかなように、ゲート長Ｌｇが４０ｎｍ、３０ｎｍの場合には、他の場合と比較して、ゲート電極のシート抵抗が大きくばらついている。
上記のゲート電極のシート抵抗の増大及びシート抵抗のばらつきの増大は、第２回目の熱処理における比較的高抵抗なＣｏＳｉ相のシリサイド膜から低抵抗なＣｏＳｉ２相のシリサイド膜への相変態が、ゲート長Ｌｇが短くなるほど抑制されてしまうためであると考えられる。以下、比較的高抵抗なＣｏＳｉ相のシリサイド膜から低抵抗なＣｏＳｉ２相のシリサイド膜への相変態とゲート長Ｌｇの長さとの関係を熱力学的に説明する。
図３は、ゲート長Ｌｇが比較的長い場合におけるシリサイド化プロセスを示す概略断面図である。図３（ａ）は第１回目の熱処理によりゲート電極１０上に形成されたＣｏＳｉ相のシリサイド膜１２を示し、図３（ｂ）は第２回目の熱処理によって形成されたＣｏＳｉ２相のシリサイド膜１４を示している。
一方、図４は、ゲート長Ｌｇが比較的短い場合におけるシリサイド化プロセスを示す概略断面図である。図４（ａ）は第１回目の熱処理によりゲート電極１０上に形成されたＣｏＳｉ相のシリサイド膜１２を示し、図４（ｂ）は第２回目の熱処理によって形成されたＣｏＳｉ相とＣｏＳｉ２相とが混在したシリサイド膜１６を示している。
ＣｏＳｉ相のシリサイド膜１２、ＣｏＳｉ２相のシリサイド膜１４の断面形状は、図３及び図４に示すように、ゲート長Ｌｇを横の長さとする楕円形と考えることができる。この楕円形の縦／横比が１から離れて小さく又は大きくなるほどシリサイド膜１２、１４の表面積は大きくなるため、シリサイド膜１２、１４はエネルギ的に不安定になる。一方、楕円形の縦／横比が１に近づくほど、すなわち楕円形が円に近づくほどシリサイド膜１２、１４の表面積は小さくなるため、シリサイド膜１２、１４はエネルギ的に安定になる。換言すれば、シリサイド膜１２、１４の幅ｗに対するシリサイド膜１２、１４の高さｈの比ｈ／ｗが１から離れて小さく又は大きくなるほどシリサイド膜１２、１４の表面積は大きくなるため、シリサイド膜１２、１４はエネルギ的に不安定になる。一方、比ｈ／ｗが１に近づくほどシリサイド膜１２、１４の表面積は小さくなるため、シリサイド膜１２、１４はエネルギ的に安定になる。ここで、シリサイド膜１２、１４の幅ｗとは、ゲート電極１０のゲート長Ｌｇに対応するものである。すなわち、シリサイド膜１２、１４の幅ｗとは、トランジスタのチャネル方向におけるシリサイド膜１２、１４の長さを意味する。
ゲート長Ｌｇが比較的長い場合、第１回目の熱処理後に形成されるＣｏＳｉ相のシリサイド膜１２の断面形状は、図３（ａ）に示すように、ゲート長Ｌｇが長いために縦／横比が小さな楕円形になっている。換言すれば、ＣｏＳｉ相のシリサイド膜１２の幅ｗに対するＣｏＳｉ相のシリサイド膜１２の高さｈの比ｈ／ｗが１から離れて小さくなっている。このため、ＣｏＳｉ相のシリサイド膜１２は、表面積が大きくエネルギ的に不安定になっている。このようなＣｏＳｉ相のシリサイド膜１２に対して第２回目の熱処理を行うと、エネルギ的に安定になるように反応が進行する。エネルギ的に安定なのは、図３（ｂ）に示すように、ＣｏＳｉ相のシリサイド膜１２と比較して、断面形状の楕円形の縦／横比が１に近いＣｏＳｉ２相のシリサイド膜１４の状態である。換言すれば、エネルギ的に安定なのは、ＣｏＳｉ相のシリサイド膜１２の幅ｗに対するＣｏＳｉ相のシリサイド膜１２の高さｈの比ｈ／ｗが１に近いＣｏＳｉ２相のシリサイド膜１４の状態である。したがって、断面形状の楕円形の縦／横比が小さくなるようにＣｏＳｉ相のシリサイド膜１２を形成しておけば、第２回目の熱処理においてＣｏＳｉ相のシリサイド膜１２がゲート電極１０と容易に反応し、ＣｏＳｉ２相のシリサイド膜１４に確実に相変態する。換言すれば、幅ｗに対する高さｈの比ｈ／ｗが小さくなるようにＣｏＳｉ相のシリサイド膜１２を形成しておけば、ＣｏＳｉ相のシリサイド膜１２がＣｏＳｉ２相のシリサイド膜１４に確実に相変態する。
このように、ゲート長Ｌｇが比較的長い場合には、第２回目の熱処理後のゲート電極上には、低抵抗なＣｏＳｉ２相のシリサイド膜が確実に形成されると考えられる。この結果、ゲート電極のシート抵抗は低減され、シート抵抗のばらつきも抑制されると考えられる。
これに対して、ゲート長Ｌｇが比較的短い場合、図４（ａ）に示すように、第１回目の熱処理を行った後に形成されるＣｏＳｉ相のシリサイド膜１２の断面形状は、ゲート長Ｌｇが短いため円に近い楕円形になっている。換言すれば、ＣｏＳｉ相のシリサイド膜１２の幅ｗに対するＣｏＳｉ相のシリサイド膜１２の高さｈの比ｈ／ｗが１に近い値になっている。したがって、第１回目の熱処理後のＣｏＳｉ相のシリサイド膜１２が既にエネルギ的に安定なものとなっている。このため、第２回目の熱処理を行っても、図４（ａ）に示すエネルギ的に安定なＣｏＳｉ相のシリサイド膜１２からＣｏＳｉ２相のシリサイド膜への相変態が容易に進行しない。
このため、ゲート長Ｌｇが比較的短い場合には、図４（ｂ）に示すように、第２回目の熱処理後のゲート電極１０上には、比較的高抵抗なＣｏＳｉ相と低抵抗なＣｏＳｉ２相とが混在したシリサイド膜１６が形成されると考えられる。この結果、ゲート電極１０のシート抵抗が増大し、シート抵抗のばらつきも増大すると考えられる。
本発明は、ゲート長Ｌｇが例えば５０ｎｍ以下のように短い場合において、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜への相変態を確実に行わせることにより、ゲート電極のシート抵抗を低減するとともに、シート抵抗のばらつきを抑制することを可能にするものである。図５は、本発明によるシリサイド化プロセスを示す概略断面図である。図示するように、予め堆積するＣｏ膜の膜厚等を適宜設定することにより、第１回目の熱処理によりゲート電極１０上に、幅ｗに対する高さｈの比ｈ／ｗが所定値以下になるようにＣｏＳｉ相のシリサイド膜１２を形成する。このようなＣｏＳｉ相のシリサイド膜１２に対して、第２回目の熱処理を行うことにより、ＣｏＳｉ相のシリサイド膜１２からＣｏＳｉ２相のシリサイド膜１４への相変態を確実に行わせ、ゲート電極１０上に、ＣｏＳｉ２相のみからなるシリサイド膜１４を形成する。以下、本発明におけるＣｏＳｉ相のシリサイド膜１２の幅ｗに対するＣｏＳｉ相のシリサイド膜１２の高さｈの比ｈ／ｗの設定等について詳述する。
本願発明者は、微細なゲート電極をＣｏ膜を用いてシリサイド化する際のメカニズムを解明するために、以下に述べるシミュレーションを行った。
まず、スパッタ法により堆積されるＣｏ膜の断面形状をシミュレーションにより求めた。シミュレーションは、ポリシリコンよりなるゲート電極及びサイドウォール絶縁膜が形成された基板上にスパッタ法によりＣｏ膜が堆積される場合について行った。シミュレーションでは、ゲート電極の側壁の一方の側の構造は省略している。図６（ａ）はシミュレーション結果を示す断面図である。図６（ａ）では、基板１８上に形成されたゲート電極１０、ゲート電極１０の側壁部分に形成されたサイドウォール絶縁膜２０、及びスパッタ法により堆積されたＣｏ膜２２のシミュレーションによる断面構造が示されている。
図６（ａ）から明らかなように、スパッタ法によりＣｏ膜２２を堆積すると、ゲート電極１０の上面のみならず、ゲート電極１０の側壁部分にもＣｏ膜２２が堆積される。
図６（ａ）に示すシミュレーション結果から、ゲート電極１０上部に対するシリサイド化反応に寄与するＣｏ膜２２を推定することができる。図６（ｂ）はゲート電極上部に対するシリサイド化反応に寄与すると考えられるＣｏ膜を示す模式的な断面図である。
図６（ｂ）に示すように、堆積されたＣｏ膜２２の膜厚をＸｎｍとすると、ゲート長Ｌｇのゲート電極１０上部に対するシリサイド化反応に寄与するＣｏ膜２２の断面積Ｓは、次式で近似することができる。
Ｓ＝Ｌｇ×Ｘ＋４×Ｘ２ …（１）
断面積Ｓは、シリサイド化反応に寄与するＣｏの総量と比例関係にある。
（１）式から明らかなように、ゲート長Ｌｇが短くなるほど、断面積Ｓに対する（１）式の第２項４×Ｘ２の影響が大きくなる。例えばゲート長Ｌｇを４０ｎｍ、Ｃｏ膜２２の膜厚Ｘを１０ｎｍとすると、断面積Ｓは８００ｎｍ２となる。この断面積Ｓは、ゲート電極１０上面のみに膜厚２０ｎｍのＣｏ膜２２が形成され、ゲート電極１０の側壁部分にはＣｏ膜２２が形成されていない場合のＣｏ膜２２の断面積に相当する。
このように、ゲート長Ｌｇが短くなるにつれて、ゲート電極の側壁部分に堆積されるＣｏ膜のシリサイド化反応に対する寄与が無視できなくなる。したがって、この点を考慮して堆積するＣｏ膜の膜厚を設定する必要がある。
次に、図７（ａ）に示すように、第１回目の熱処理後のゲート電極１０上におけるＣｏＳｉ相のシリサイド膜１２の断面形状が楕円形の場合に、この楕円形の縦／横比とＣｏ膜の膜厚との関係をシミュレーションにより求めた。図７（ｂ）はシミュレーション結果を示すグラフである。グラフの横軸はＣｏ膜の膜厚を示し、縦軸はＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比を示している。
シミュレーションでは、ＣｏＳｉ相のシリサイド膜断面の楕円形の横の長さをゲート長Ｌｇとし、縦の長さｈをＣｏの反応量に基づき求め、楕円形の縦／横比をｈ／Ｌｇとして算出した。シミュレーションは、ゲート長Ｌｇが、２０ｎｍ、３０ｎｍ、４０ｎｍ、５０ｎｍ、１００ｎｍ、１０００ｎｍの場合のそれぞれについて行った。図７（ｂ）に示すグラフ中、■印で示すプロットはゲート長Ｌｇが２０ｎｍの場合、●印で示すプロットはゲート長Ｌｇが３０ｎｍの場合、▲印で示すプロットはゲート長Ｌｇが４０ｎｍの場合、◆印で示すプロットはゲート長Ｌｇが５０ｎｍの場合、□印で示すプロットはゲート長Ｌｇが１００ｎｍの場合、○印で示すプロットはゲート長Ｌｇが１０００ｎｍの場合のシミュレーション結果をそれぞれ示している。
図７（ｂ）に示すグラフから明らかなように、いずれのゲート長Ｌｇの場合についても、Ｃｏ膜の膜厚が厚くなるにつれて、ＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が増加する傾向にある。また、この縦／横比の増加傾向は、ゲート長Ｌｇが短くなるほど顕著になっている。
ところで、第２回目の熱処理におけるシリサイド膜の相変態は、Ｃｏ膜を堆積する前に行う処理（前処理）、Ｃｏ膜の堆積条件、ゲート電極等に導入する不純物濃度、Ｃｏ膜上に形成する保護膜、熱処理温度、熱処理時間等の諸要因によっても影響される。
例えば、図８は、Ｃｏ膜を用いたシリサイド化における第２回目の熱処理の温度とゲート電極のシート抵抗との関係を示すグラフである。ゲート長Ｌｇが４０ｎｍのゲート電極についてＣｏ膜を用いてシリサイド化を行い、第１回目の熱処理及び第２回目の熱処理を経た後のゲート電極について、シート抵抗を測定し、その累積確率分布をプロットした。第２回目の熱処理の温度が７００℃、７５０℃、８００℃の場合について累積確率分布を測定した。なお、いずれの場合も熱処理にＲＴＡ法を用い、熱処理時間を３０秒とした。グラフ中、■印で示すプロットは第２回目の熱処理の温度が７００℃の場合、●印で示すプロットは第２回目の熱処理の温度が７５０℃の場合、△印で示すプロットは第２回目の熱処理の温度が８００℃の場合の測定結果をそれぞれ示している。
図８に示す各プロットの比較から明らかなように、第２回目の熱処理の温度によって、シート抵抗の累積確率分布は大きく異なっている。そして、第２回目の熱処理の温度が高温になるほど、シート抵抗のばらつきが抑制されている。
このように、Ｃｏ膜を用いてシリサイド化されたゲート電極のシート抵抗は、熱処理温度等の諸要因によって影響を受ける。
図９は、膜厚５ｎｍのＣｏ膜を堆積してゲート長Ｌｇが３０ｎｍのゲート電極上部をシリサイド化した場合におけるゲート電極のシート抵抗の累積確率分布を示すグラフである。第１回目の熱処理により形成するＣｏＳｉ相のシリサイド膜の断面の縦／横比は０．７とした。また、シリサイド化を行う際には、Ｃｏ膜を堆積する前に行う処理、ゲート電極の不純物濃度、Ｃｏ膜上に形成する保護膜、アニール温度・時間等の最適な条件に設定した。具体的には、ゲート電極に導入する不純物としてＮ型ドーパントを用い、その不純物濃度を３×１０２０ａｔｏｍｓ／ｃｍ３とした。Ｃｏ膜を堆積する前の処理として、ＳｉＯ２よりなる熱酸化膜で５ｎｍの膜厚分の除去に相当する希フッ酸処理を行った。Ｃｏ膜上に形成する保護膜として、膜厚５ｎｍのＴｉＮ膜を堆積した。第１回目の熱処理では、熱処理の温度を５００℃、熱処理の時間を３０秒とした。第２回目の熱処理では、熱処理の温度を７００℃、熱処理の時間を３０秒とした。
図９に示すグラフから明らかなように、ゲート長Ｌｇが３０ｎｍのゲート電極に対して、シリサイド化を行った場合であっても、シート抵抗のばらつきが抑制されている。
このように、ＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比を０．７に設定した場合、換言すれば、ＣｏＳｉ相のシリサイド膜の幅ｗに対するＣｏＳｉ相のシリサイド膜の高さｈの比ｈ／ｗを０．７に設定した場合には、シリサイド化を行う際における諸条件を最適化すれば、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜へ確実に相変態させることが可能となる。これにより、ゲート電極のシート抵抗を低減するとともに、シート抵抗のばらつきを抑制することができる。
なお、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比を０．７以下、換言すれば、ＣｏＳｉ相のシリサイド膜の幅ｗに対するＣｏＳｉ相のシリサイド膜の高さｈの比ｈ／ｗを０．７以下にするためのＣｏ膜の膜厚は、図７（ｂ）に示すシミュレーション結果により求めることが可能である。例えば、ゲート長Ｌｇが２０ｎｍの場合には、Ｃｏ膜の膜厚を例えば３．５ｎｍ以下に設定すればよい。ゲート長Ｌｇが３０ｎｍの場合には、Ｃｏ膜の膜厚を例えば５ｎｍ以下に設定すればよい。ゲート長Ｌｇが４０ｎｍの場合には、Ｃｏ膜の膜厚を例えば７ｎｍ以下に設定すればよい。ゲート長Ｌｇが５０ｎｍの場合には、Ｃｏ膜の膜厚を例えば９ｎｍ以下に設定すればよい。
第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜の断面の縦／横比が０．７よりも大きい場合には、シリサイド化を行う際における諸条件を最適化しても、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜への相変態を確実に行わせることは困難である。第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜の断面の縦／横比が０．７よりも大きい場合には、ＣｏＳｉ相のシリサイド膜がエネルギ的にかなり安定になっているためである。
上述したように、シリサイド化を行う際における諸条件を最適化すれば、第１回目の熱処理により形成するＣｏＳｉ相のシリサイド膜の断面の縦／横比を０．７と比較的大きく設定した場合であっても、ＣｏＳｉ相のシリサイド膜をＣｏＳｉ２相のシリサイド膜に相変態させることは可能である。しかし、シリサイド化を行う際における諸条件を、すべて最適な条件に設定することは、製造プロセス上必ずしも容易ではない。
ＣｏＳｉ相のシリサイド膜の断面の縦／横比が０．４以下、換言すれば、ＣｏＳｉ相のシリサイド膜の幅ｗに対するＣｏＳｉ相のシリサイド膜の高さｈの比ｈ／ｗを０．４以下になるように、予め堆積するＣｏ膜の膜厚を設定すれば、シリサイド化を行う際における諸条件を必ずしも十分に最適化しない場合であっても、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜への相変態を促進することができる。第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜の断面の縦／横比が０．４以下の場合には、ＣｏＳｉ相のシリサイド膜がエネルギ的に非常に不安定になっているためである。したがって、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜の断面の縦／横比を０．４以下に設定すれば、ゲート電極のシート抵抗を低減するとともに、シート抵抗のばらつきを抑制することができる。
なお、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比を０．４以下、換言すれば、ＣｏＳｉ相のシリサイド膜の幅ｗに対するＣｏＳｉ相のシリサイド膜の高さｈの比ｈ／ｗを０．４以下にするためのＣｏ膜の膜厚は、図７（ｂ）に示すシミュレーション結果により求めることが可能である。例えば、ゲート長Ｌｇが２０ｎｍの場合には、Ｃｏ膜の膜厚を例えば２ｎｍ以下に設定すればよい。ゲート長Ｌｇが３０ｎｍの場合には、Ｃｏ膜の膜厚を例えば３ｎｍ以下に設定すればよい。ゲート長Ｌｇが４０ｎｍの場合には、Ｃｏ膜の膜厚を例えば４．５ｎｍ以下に設定すればよい。ゲート長Ｌｇが５０ｎｍの場合には、Ｃｏ膜の膜厚を例えば６ｎｍ以下に設定すればよい。
本発明は、上記のような検討結果に基づいてなされたものであり、ゲート長Ｌｇが例えば５０ｎｍ以下のように短い場合において、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が０．７以下、好ましくは０．４以下になるように、換言すれば、ＣｏＳｉ相のシリサイド膜の幅ｗに対するＣｏＳｉ相のシリサイド膜の高さｈの比ｈ／ｗが０．７以下、好ましくは０．４以下になるように、予め堆積するＣｏ膜の膜厚を設定することにより、シリサイド化されたゲート電極のシート抵抗のばらつきを抑制することを可能にするものである。
次に、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦横比が０．７以下、好ましくは０．４以下になるようにＣｏ膜の膜厚を設定した場合に、第２回目の熱処理により形成されるＣｏＳｉ２相のみからなるシリサイド膜について説明する。
図１０は、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の縦／横比と、第２回目の熱処理により形成されるＣｏＳｉ２相のシリサイド膜の平均膜厚ｔとゲート長Ｌｇとの関係を示すグラフである。グラフでは、横軸をゲート長Ｌｇ、縦軸をＣｏＳｉ２相のシリサイド膜の平均膜厚ｔとし、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が０．７以下の領域を斜線の領域で示している。
図１０に示す斜線の領域では、ＣｏＳｉ２相のみからなるシリサイド膜の平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇは、１．０７以下になっている。このときのＣｏＳｉ２相のみからなるシリサイド膜断面の楕円形の縦／横比は、１．２３以下となっている。なお、１．２３という数値は、次のような計算に基づき導かれたものである。例えば、ＣｏＳｉ相のシリサイド膜断面の楕円形の高さを７ｎｍ、幅を１０ｎｍとする。このとき形成されるＣｏＳｉ２相のみからなるシリサイド膜は、幅が１０ｎｍのまま変化しないことを考慮すると、ＣｏＳｉ相のシリサイド膜の３．５１／２倍となる。３．５１／２倍という数値は、本願発明者が実験やシミュレーションにより得たものである。このため、ＣｏＳｉ２相のみからなるシリサイド膜の高さは、７×３．５１／２＝１２．２８５ｎｍとなる。よって、ＣｏＳｉ２相のみからなるシリサイド膜の縦／横比は１２．２８５／１０＝約１．２３となる。
なお、第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が０．４以下の場合には、ＣｏＳｉ２相のみからなるシリサイド膜の平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇは、１．１以下となる。このときのＣｏＳｉ２相のみからなるシリサイド膜断面の楕円形の縦／横比は、０．７０以下となる。
［一実施形態］
本発明の一実施形態による半導体装置及びその製造方法について図１１乃至図２４を用いて説明する。図１１は本実施形態による半導体装置の構造を示す断面図、図１２乃至図２３は本実施形態による半導体装置の製造方法を示す工程断面図、図２４は本実施形態による半導体装置の製造方法の評価結果を示すグラフである。
まず、本実施形態による半導体装置の構造について図１１を用いて説明する。
シリコン基板２４上には、素子領域を画定する素子分離領域２６が形成されている。素子分離領域２６が形成されたシリコン基板２４内には、ウェル（図示せず）が形成されている。
ウェルが形成されたシリコン基板２４上には、シリコン酸化膜よりなるゲート絶縁膜２８を介して、ポリシリコン膜よりなるゲート電極３０が形成されている。ゲート電極３０のゲート長Ｌｇは５０ｎｍ以下であり、例えば４０ｎｍとなっている。
ゲート電極３０下のシリコン基板２４内には、チャネルドープ層３２が形成されている。
ゲート電極３０の側壁部には、サイドウォール絶縁膜３４が形成されている。
ゲート電極３０の両側のシリコン基板２４内には、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域３６と、深い不純物拡散領域３８とにより構成されるソース／ドレイン拡散層４０が形成されている。
ゲート電極３０の上部には、ＣｏＳｉ２膜４２ａ、すなわちＣｏＳｉ２のみからなるシリサイド膜４２ａが形成されている。ＣｏＳｉ２膜４２ａの断面形状は、楕円形となっている。ＣｏＳｉ２膜４２ａの平均膜厚ｔは、例えば２２ｎｍ以下となっている。平均膜厚ｔとは、ＣｏＳｉ２膜４２ａの断面積をゲート長Ｌｇで除することにより算出されるものである。
ソース／ドレイン拡散層４０上には、ＣｏＳｉ２膜４２ｂ、すなわちＣｏＳｉ２のみからなるシリサイド膜４２ｂが形成されている。
こうして、シリコン基板２４上に、ゲート電極３０と、ソース／ドレイン拡散層４０とを有するＭＯＳトランジスタが形成されている。
ＭＯＳトランジスタが形成されたシリコン基板２４上には、シリコン窒化膜４４が形成されている。シリコン窒化膜４４上には、シリコン酸化膜４６が形成されている。
シリコン酸化膜４６及びシリコン窒化膜４４には、ゲート電極３０上のＣｏＳｉ２膜４２ａに達するコンタクトホール４８ａが形成されている。また、シリコン酸化膜４６及びシリコン窒化膜４４には、ソース／ドレイン拡散層４０上のＣｏＳｉ２膜４２ｂに達するコンタクトホール４８ｂが形成されている。
コンタクトホール４８ａ、４８ｂ内には、バリアメタル５０及びタングステン膜５２よりなるコンタクトプラグ５４ａ、５４ｂがそれぞれ埋め込まれている。
コンタクトプラグ５４ａ、５４ｂが埋め込まれたシリコン酸化膜４６上には、層間絶縁膜５６が形成されている。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、ゲート長Ｌｇが５０ｎｍ以下のゲート電極３０の上部に、ＣｏＳｉ２のみからなるシリサイド膜４２ａが形成されていることに主たる特徴がある。
ゲート電極３０の上部に形成されたシリサイド膜４２ａは、比較的高抵抗なＣｏＳｉ相と低抵抗なＣｏＳｉ２相とが混在しているわけではなく、低抵抗なＣｏＳｉ２相のみになっている。このため、本実施形態によれば、ゲート電極３０のシート抵抗を十分に低減するとともに、シート抵抗のばらつきを確実に抑制することができる。
なお、シリサイド化を行う際における諸条件を最適化して半導体装置を製造した場合には、第１回目の熱処理により形成されるＣｏＳｉ膜の断面の縦／横比が０．７の場合であっても、ＣｏＳｉ２のみからなるシリサイド膜を形成することができる。この場合、平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇは１．０７程度となっている。また、また、ＣｏＳｉ２膜４２ａ断面の楕円形の縦／横比は、１．２３以下になっている。
また、第１回目の熱処理により形成されるＣｏＳｉ膜の断面の縦／横比が０．４以下であれば、シリサイド化を行う際における諸条件を最適化しない場合であっても、ＣｏＳｉ２のみからなるシリサイド膜を形成することができる。この場合、平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇは０．５５以下になっている。この場合、ＣｏＳｉ２膜４２ａ断面の楕円形の縦／横比は０．７０以下になっている。
次に、本実施形態による半導体装置の製造方法について図１２乃至図２３を用いて説明する。
まず、例えばアンモニア過水を用いて、シリコン基板２４の表面を洗浄する。シリコン基板２４としては、例えば面方位（１００）のｐ型シリコン基板を用いる。
次いで、シリコン基板２４上に、例えば熱酸化法により、例えば膜厚５０ｎｍのシリコン酸化膜５８を形成する（図１２（ａ）参照）。
次いで、例えばスピンコート法により、フォトレジスト膜６０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜６０をパターニングする。これにより、シリコン酸化膜５８をパターニングするためのフォトレジストマスク６０が形成される（図１２（ｂ）参照）。
次いで、フォトレジスト膜６０をマスクとして、シリコン酸化膜５８をエッチングする（図１２（ｃ）参照）。
次いで、フォトレジスト膜６０及びシリコン酸化膜５８をマスクとして、例えばイオン注入法により、シリコン基板２４にドーパント不純物を導入する。これにより、所定の導電型のウェル６２が形成される（図１３（ａ）参照）。ＮＭＯＳトランジスタを形成するためのｐ型ウェルを形成する場合、ｐ型のドーパント不純物として例えばボロンを用い、イオン注入の条件は例えば加速電圧を１２０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。ＰＭＯＳトランジスタを形成するためのｎ型ウェルを形成する場合、ｎ型のドーパント不純物として例えばリンを用い、イオン注入の条件は例えば加速電圧を３００ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
ウェル６２を形成した後、フォトレジスト膜６０を除去する（図１３（ｂ）参照）。次いで、シリコン酸化膜５８をエッチング除去する（図１３（ｃ）参照）。
次いで、例えばＳＴＩ（Shallow Trench Isolation）法により、以下のようにして素子領域を画定する素子分離領域を形成する。
まず、シリコン基板２４上に、例えばＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚５０ｎｍのシリコン窒化膜６４を堆積する（図１４（ａ）参照）。
次いで、フォトリソグラフィ技術及びドライエッチングにより、シリコン窒化膜６４をパターニングする。これにより、シリコン酸化膜が埋め込まれるトレンチを形成するためのハードマスク６４が形成される（図１４（ｂ）参照）。
次いで、シリコン窒化膜６４をマスクとして、シリコン基板２４をエッチングする。こうして、シリコン基板２４に、トレンチ６６が形成される（図１４（ｃ）参照）。
トレンチ６６を形成した後、例えばウェットエッチングにより、マスクとして用いたシリコン窒化膜６４を除去する（図１５（ａ）参照）。
次いで、トレンチ６６が形成されたシリコン基板２４上に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのシリコン酸化膜を堆積する。
次いで、例えばＣＭＰ（Chemical Mechanical Polishing）法により、シリコン基板２４の表面が露出するまでシリコン酸化膜を研磨し、シリコン基板２４上のシリコン酸化膜を除去する。
こうして、トレンチ６６に埋め込まれたシリコン酸化膜よりなる素子分離領域２６が形成される（図１５（ｂ）参照）。素子分離領域２６により、素子領域が画定される。
次いで、素子分離領域２６が形成されたシリコン基板２４上に、例えばスピンコート法により、フォトレジスト膜６８を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜６８をパターニングする。これにより、チャネルドープ層を形成するためのフォトレジストマスク６８が形成される（図１５（ｃ）参照）。なお、図１５（ｃ）以降の図面では、ＭＯＳトランジスタが形成される素子領域を拡大して示している。
次いで、フォトレジスト膜６８をマスクとして、例えばイオン注入法により、シリコン基板２４にドーパント不純物を導入する。これにより、シリコン基板２４内に、チャネルドープ層３２が形成される（図１６（ａ）参照）。ＮＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物として例えばボロンを用い、イオン注入の条件は例えば加速電圧を１５ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として例えば砒素を用い、イオン注入の条件は例えば加速電圧を８０ｋｅＶ、ドーズ量を１×１０１３ｃｍ−２とする。
チャネルドープ層３２を形成した後、マスクとして用いたフォトレジスト膜６８を除去する。
次いで、例えば９５０℃、１０秒間の熱処理により、チャネルドープ層３２中のドーパント不純物を活性化する。
次いで、シリコン基板２４上に、例えばＣＶＤ法により、例えば膜厚２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２８を形成する（図１６（ｂ）参照）。なお、ゲート絶縁膜２８として、熱酸化法によりシリコン酸化膜を形成してもよい。また、ゲート絶縁膜２８の材料としてシリコン酸化膜を用いたが、ゲート絶縁膜２８の材料はシリコン酸化膜に限定されるものではなく、他のあらゆる絶縁膜を適宜用いることができる。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍのポリシリコン膜３０を堆積する。
次いで、例えばイオン注入法により、ドーパント不純物をポリシリコン膜３０に導入する（図１６（ｃ）参照）。ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として例えばリンを用い、イオン注入の条件は例えば加速電圧を１０ｋｅＶ、ドーズ量を１×１０１６ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物として例えばボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。
次いで、例えばスピンコート法により、フォトレジスト膜７０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜７０をパターニングする。これにより、ポリシリコン膜３０をパターニングするためのフォトレジストマスク７０が形成される（図１７（ａ）参照）。
次いで、フォトレジスト膜７０をマスクとして、ポリシリコン膜３０をドライエッチングする。これにより、ポリシリコン膜よりなるゲート電極３０が形成される（図１７（ｂ）参照）。
ゲート電極３０を形成した後、マスクとして用いたフォトレジスト膜７０を除去する。
次いで、ゲート電極３０をマスクとして、例えばイオン注入法により、ゲート電極３０の両側のシリコン基板２４にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として例えば砒素を用い、イオン注入の条件は例えば加速電圧を１ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物として例えばボロンを用い、イオン注入の条件は例えば加速電圧を０．５ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２とする。これにより、エクステンションソース／ドレイン構造のエクステンション領域を構成する浅い不純物拡散領域３６が形成される（図１７（ｃ）参照）。
次いで、全面に、例えばＣＶＤ法により例えば膜厚１００ｎｍのシリコン酸化膜３４を堆積する（図１８（ａ）参照）。
次いで、例えばＲＩＥ（Reactive Ion etching）法により、シリコン酸化膜３４を異方性エッチングする。これにより、ゲート電極３０の側壁部分にシリコン酸化膜よりなるサイドウォール絶縁膜３４が形成される（図１８（ｂ）参照）。なお、ここではサイドウォール絶縁膜３４の材料としてシリコン酸化膜を用いたが、サイドウォール絶縁膜３４の材料はシリコン酸化膜に限定されるものではなく、他のあらゆる絶縁膜を適宜用いることができる。
次いで、ゲート電極３０及びサイドウォール絶縁膜３４をマスクとして、例えばイオン注入法により、ゲート電極３０及びサイドウォール絶縁膜３４の両側のシリコン基板２４にドーパント不純物を導入する。ＮＭＯＳトランジスタを形成する場合、ｎ型のドーパント不純物として例えばリンを用い、イオン注入の条件は例えば加速電圧を８ｋｅＶ、ドーズ量を１×１０１６ｃｍ−２とする。ＰＭＯＳトランジスタを形成する場合、ｐ型のドーパント不純物として例えばボロンを用い、イオン注入の条件は例えば加速電圧を５ｋｅＶ、ドーズ量を５×１０１５ｃｍ−２とする。これにより、ソース／ドレイン拡散層の深い領域を構成する不純物拡散領域３８が形成される（図１８（ｃ）参照）。
次いで、所定の熱処理を行うことにより、不純物拡散領域３６、３８に導入されたドーパント不純物を活性化する。
こうして、ゲート電極３０の両側のシリコン基板２４内に、エクステンション領域、すなわち、浅い不純物拡散領域３６と、深い不純物拡散領域３８とにより構成されるソース／ドレイン拡散層４０が形成される（図１９（ａ）参照）。
次いで、例えばフッ酸処理により、ゲート電極３０の表面及びソース／ドレイン拡散層４０の表面に形成されている自然酸化膜を除去する。
次いで、全面に、例えばＣｏターゲットを用いたスパッタ法により、Ｃｏ膜７２を堆積する（図１９（ｂ）参照）。Ｃｏ膜７２の膜厚は、その後の第１回目の熱処理により形成されるＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．４以下になるように設定する。換言すれば、ＣｏＳｉ膜７６ａの幅ｗに対するＣｏＳｉ膜７６ａの高さｈの比ｈ／ｗが０．４以下になるように設定する。このようなＣｏＳｉ膜７６ａを形成するためには、例えば膜厚２〜６ｎｍのＣｏ膜７２を形成する。例えば、ゲート長Ｌｇが４０ｎｍのゲート電極３０に対しては、Ｃｏ膜７２の膜厚を４ｎｍに設定する。
なお、シリサイド化を行う際における諸条件を最適化する場合には、Ｃｏ膜７２の膜厚は、ＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．７以下になるように設定すればよい。換言すれば、ＣｏＳｉ膜７６ａの幅ｗに対するＣｏＳｉ膜７６ａの高さｈの比ｈ／ｗが０．７以下になるように設定すればよい。このようなＣｏＳｉ膜７６ａを形成するためには、例えば膜厚２〜１０ｎｍのＣｏ膜７２を形成する。
次いで、Ｃｏ膜７２上に、例えばスパッタ法により、例えば膜厚３０ｎｍの窒化チタン（ＴｉＮ）膜よりなる保護膜７４を形成する（図１９（ｃ）参照）。ＴｉＮ膜７４の成膜条件としては、例えば、スパッタパワーを９ｋＷ、スパッタ雰囲気中のＮ２／Ａｒ比を１００／５０（ｓｃｃｍ比）、基板バイアスを０Ｖとする。保護膜７４により、Ｃｏ膜７２、及びその後に形成されるＣｏＳｉ膜の酸化を防止することができる。
なお、保護膜７４としてＴｉＮ膜を膜厚２０ｎｍ以下のように薄く形成すると、ＴｉＮ膜はナノグレイン構造或いはアモルファス状態となる。このため、ＴｉＮ膜中のＴｉがその下のＣｏ膜７２に拡散する可能性が考えられる。また、このように非常に薄いＴｉＮ膜では、雰囲気中の残留酸素のＣｏ膜７２への拡散は完全には遮断されず、微量の酸素がＣｏ膜７２中に侵入する可能性が考えられる。このようにＣｏ膜７２中にＴｉや酸素が侵入した場合、これらの不純物はシリサイド化反応に影響を及ぼさない程度に微量であっても、Ｃｏ膜７２中のＣｏ原子の移動をピニングする効果を奏し、シリサイド化されるゲート電極３０上部へのＣｏ原子の供給を抑制することができる。したがって、保護膜７４としてＴｉＮ膜を膜厚２０ｎｍ以下に形成することにより、ゲート電極３０のゲート長Ｌｇが短くなり、低抵抗なＣｏＳｉ２膜を形成するためのＳｉ原子の総量が不足する虞がある場合に、Ｃｏの供給を抑制することができる。これにより、ゲート電極３０の上部に低抵抗なＣｏＳｉ２相とともに比較的高抵抗なＣｏＳｉ相が形成されるのを抑制し、ゲート電極３０のシート抵抗がばらつくのを更に確実に抑制することができる。
次いで、シリサイド化のための第１回目の熱処理として、例えばＲＴＡ法により、例えば４８０℃、３０秒間の熱処理を行う。これにより、Ｃｏ膜７２とゲート電極３０のうちの上層側の部分のＳｉとを反応させ、Ｃｏ膜７２とソース／ドレイン拡散層４０のうちの上層側の部分のＳｉとを反応させる。こうして、ゲート電極３０の上部にＣｏＳｉ膜７６ａ、すなわちＣｏＳｉ相のシリサイド膜７６ａが形成され、ソース／ドレイン拡散層４０上にＣｏＳｉ膜７６ｂ、すなわちＣｏＳｉ相のシリサイド膜７６ｂが形成される（図２０（ａ）参照）。このとき、ゲート電極３０上及びソース／ドレイン拡散層４０上のＣｏ膜７２はほぼすべて反応し、ＣｏＳｉ膜７６ａ、７６ｂ上には、未反応のＣｏ膜７２はほとんど残存していない。
ここでゲート電極３０の上部に形成されるＣｏＳｉ膜７６ａの断面形状は楕円形となり、この楕円形の縦／横比は０．４以下になる。例えば、ゲート長Ｌｇが４０ｎｍのゲート電極３０に対して膜厚４ｎｍのＣｏ膜７２を形成した場合には、ＣｏＳｉ膜７６ａ断面の楕円形の縦／横比は、０．３７になる。
なお、シリサイド化を行う際における諸条件を最適化する場合には、ＣｏＳｉ膜７６ａの断面形状の楕円形の縦／横比が０．７以下になるようにすればよい。
次いで、ウェットエッチングにより、保護膜７４、及びサイドウォール絶縁膜３４、素子分離領域２６等の絶縁膜上に形成されたＣｏ膜７２のうちのＳｉと未反応の部分をそれぞれ選択的に除去する（図２０（ｂ）参照）。エッチング溶液としては、例えば硫酸と過酸化水素水とを３：１の割合で混合した硫酸過水を用いる。また、エッチング時間は、例えば２０分とする。
次いで、シリサイド化のための第２回目の熱処理として、例えばＲＴＡ法により、例えば７５０℃、３０秒間の熱処理を行う。これにより、ＣｏＳｉ膜７６ａとゲート電極３０のうちの上層側の部分のＳｉとを反応させ、ＣｏＳｉ膜７６ｂとソース／ドレイン拡散層４０のうちの上層側の部分のＳｉとを反応させる。これにより、ＣｏＳｉ膜７６ａ、７６ｂをＣｏＳｉ２膜４２ａ、４２ｂに相変態させる。こうして、ゲート電極３０の上部にＣｏＳｉ２膜４２ａが形成され、ソース／ドレイン拡散層４０上にＣｏＳｉ２膜４２ｂが形成される（図２０（ｃ）参照）。
第２回目の熱処理を行う前におけるＣｏＳｉ膜７６ａはエネルギ的に不安定、すなわちＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．４以下であるため、第２回目の熱処理においてＣｏＳｉ膜７６ａからＣｏＳｉ２膜４２ａへの相変態が確実に進行し、ゲート電極３０の上部に、低抵抗なＣｏＳｉ２相のみのシリサイド膜４２ａを確実に形成することができる。これにより、Ｃｏ膜７２を用いてシリサイド化されたゲート電極３０のシート抵抗を十分に低減し、シート抵抗のばらつきを確実に抑制することができる。
ＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．４以下である場合に形成されるＣｏＳｉ２膜４２ａは、その平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇが０．５５以下になっている。また、ＣｏＳｉ２膜４２ａの断面形状は楕円形をしており、その楕円形の縦／横比は０．７０以下になっている。
なお、シリサイド化を行う際における諸条件を最適化する場合には、ＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．７以下とすれば、第２回目の熱処理においてＣｏＳｉ膜７６ａからＣｏＳｉ２膜４２ａへの相変態が確実に進行し、ゲート電極３０の上部に、低抵抗なＣｏＳｉ２のみからなるシリサイド膜４２ａを確実に形成することができる。
上述したように、シリサイド化を行う際における諸条件を最適化すれば、ＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が０．７とある程度大きい場合であっても、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜へ確実に相変態させることが可能である。ＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比が０．７とある程度大きい場合であっても、ＣｏＳｉ相のシリサイド膜からＣｏＳｉ２相のシリサイド膜へ確実に相変態させることが可能な条件は、例えば次の通りである。まず、Ｃｏ膜７２を堆積する前の処理として、希フッ酸処理を行う。Ｃｏ膜７２については、堆積温度を３５０℃とし、膜厚を５ｎｍとする。Ｃｏ膜７２上に形成する保護膜７４としては、膜厚５ｎｍのＴｉＮ膜を堆積する。第１回目の熱処理では、熱処理の温度を５００℃、熱処理の時間を３０秒とする。Ｃｏ膜７２のうちのＳｉと未反応の部分は、硫酸と過酸化水素水とを混合した硫酸過水を用いて選択的にエッチング除去する。第２回目の熱処理では、熱処理の温度を７００℃、熱処理の時間を３０秒とする。このような条件でシリサイド化を行えば、ゲート長Ｌｇが３０ｎｍと比較的小さい場合であっても、ゲート電極３０のシート抵抗のばらつきを確実に抑制することができる。
ＣｏＳｉ膜７６ａ断面の楕円形の縦／横比が０．７以下である場合に形成されるＣｏＳｉ２膜４２ａは、その平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇが１．０７以下になっている。また、ＣｏＳｉ２膜４２ａの断面形状は楕円形をしており、その楕円形の縦／横比は１．２３以下になっている。
次いで、全面に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜４４を形成する。シリコン窒化膜４４の成膜温度は、例えば５００℃とする。
次いで、シリコン窒化膜４４上に、例えばプラズマＣＶＤ法により、例えば膜厚６００ｎｍのシリコン酸化膜４６を形成する（図２１（ａ）参照）。シリコン酸化膜４６の成膜温度は、例えば４００℃とする。
次いで、例えばＣＭＰ法により、シリコン酸化膜４６を平坦化する（図２１（ｂ）参照）。
次いで、フォトリソグラフィ技術及びドライエッチングにより、シリコン酸化膜４６及びシリコン窒化膜４４に、ＣｏＳｉ２膜４２ａに達するコンタクトホール４８ａ、及びＣｏＳｉ２膜４２ｂに達するコンタクトホール４８ｂをそれぞれ形成する（図２１（ｃ）参照）。
次いで、コンタクトホール４８ａ、４８ｂが形成されたシリコン酸化膜４６上に、例えばスパッタ法により、例えば膜厚５０ｎｍの窒化チタン膜よりなるバリアメタル５０を形成する。
次いで、バリアメタル５０上に、例えばＣＶＤ法により、例えば膜厚４００ｎｍのタングステン膜５２を形成する（図２２（ａ）参照）。
次いで、例えばＣＭＰ法により、シリコン酸化膜４６の表面が露出するまでタングステン膜５２及びバリアメタル５０を研磨する。こうして、コンタクトホール４８ａ、４８ｂ内に、バリアメタル５０及びタングステン膜５２よりなるコンタクトプラグ５４ａ、５４ｂがそれぞれ形成される（図２２（ｂ）参照）。
次いで、全面に、層間絶縁膜５６を形成する（図２２（ｃ）参照）。
次いで、例えばＣＭＰ法により層間絶縁膜５６を研磨して平坦化した後、フォトリソグラフィ技術及びドライエッチングにより、層間絶縁膜５６に溝７８を形成する。
次いで、全面に、例えばスパッタ法により、Ｔａ膜とＣｕ膜との積層膜８０を例えば２０ｎｍの膜厚で堆積する。
次いで、積層膜８０のうちのＣｕ膜をシードとして、めっき法により、例えば膜厚５００ｎｍのＣｕ膜８２を堆積する。
次いで、例えばＣＭＰ法により、層間絶縁膜５６が露出するまで、Ｃｕ膜８２及び積層膜８０を研磨し、層間絶縁膜５６上のＣｕ膜８２及び積層膜８０を除去する。こうして、コンタクトプラグ５４ａ、５４ｂに電気的に接続されたＣｕ膜８２よりなる配線層８４が溝７８内に形成される（図２３（ａ）を参照）。
次いで、全面に、層間絶縁膜８６を形成する。
次いで、フォトリソグラフィ技術及びドライエッチングにより、層間絶縁膜８６に、配線層８４に達するコンタクトホール８８を形成する。
次いで、全面に、例えばスパッタ法により、Ｔａ膜とＣｕ膜との積層膜９０を例えば２０ｎｍの膜厚で堆積する。
次いで、積層膜９０のうちのＣｕ膜をシードとして、めっき法により、例えば膜厚３００ｎｍのＣｕ膜９２を堆積する。
次いで、例えばＣＭＰ法により、層間絶縁膜８６が露出するまで、Ｃｕ膜９２及び積層膜９０を研磨し、層間絶縁膜８６上のＣｕ膜９２及び積層膜９０を除去する。こうして、配線層８４に電気的に接続された、Ｃｕ膜９２よりなる導体プラグ９４がコンタクトホール８８内に形成される。
次いで、全面に、例えばスパッタ法により、例えば膜厚５０ｎｍのＴｉＮ膜９６と、例えば膜厚５００ｎｍのＡｌ膜９８と、例えば膜厚５０ｎｍのＴｉＮ膜１００とを順次堆積する。
次いで、フォトリソグラフィ技術及びドライエッチングにより、ＴｉＮ膜９６、Ａｌ膜９８、及びＴｉＮ膜１００をパターニングすることにより、導体プラグ９４に電気的に接続された電極１０２を形成する（図２３（ｂ）参照）。
こうして、本実施形態による半導体装置が製造される。
（評価結果）
次に、本実施形態による半導体装置の製造方法の評価結果について図２４を用いて説明する。
本実施形態による半導体装置の製造方法により製造されたＮＭＯＳトランジスタについて、ゲート電極のシート抵抗を測定した。ゲート長Ｌｇは、４０ｎｍとした。複数のサンプルのシート抵抗を測定し、その累積確率をプロットした。図２４は測定結果を示すグラフである。グラフの横軸はゲート電極のシート抵抗を示し、縦軸は累積確率を示している。
図２４において■印で示すプロットは実施例１、すなわち本実施形態による半導体装置の製造方法により半導体装置を製造した場合の測定結果を示している。実施例１では、Ｃｏ膜の膜厚を４ｎｍとし、第１回目の熱処理により形成されるＣｏＳｉ膜断面の楕円形の縦／横比が０．３７となり、第２回目の熱処理により形成されるＣｏＳｉ２膜の平均膜厚ｔのゲート長Ｌｇに対する比ｔ／Ｌｇが０．５となるようにしたものである。このときのＣｏＳｉ２膜断面の楕円形の縦／横比は０．６５となっている。
図２４において●印で示すプロットはＣｏ膜の膜厚を５ｎｍとした比較例１の場合、△印で示すプロットはＣｏ膜の膜厚を６ｎｍとした比較例２の場合、▼印で示すプロットはＣｏ膜の膜厚を７ｎｍとした比較例３の場合、◇印で示すプロットはＣｏ膜の膜厚を８ｎｍとした比較例４の場合、□印で示すプロットはＣｏ膜の膜厚を９ｎｍとした比較例５の場合を示している。比較例１〜３の場合、第１回目の熱処理により形成されるＣｏＳｉ膜断面の楕円形の縦／横比は、それぞれ０．４７、０．６０、０．７３となっている。
図２４に示す各プロットの比較から明らかなように、実施例１の場合には、Ｃｏ膜の膜厚を４ｎｍと極めて薄く設定し、第１回目の熱処理により形成されるＣｏＳｉ膜の断面の縦／横比を０．３７と極めて小さくしているため、ＣｏＳｉ膜からＣｏＳｉ２膜への相変態が確実に行われている。このため、実施例１の場合は、比較例１〜５の場合と比較して、ゲート電極のシート抵抗が小さくなっており、また、シート抵抗のばらつきも著しく抑制されている。これに対し、比較例１〜５の場合には、Ｃｏ膜の膜厚が必ずしも十分に薄く設定されておらず、第１回目の熱処理により形成されるＣｏＳｉ膜の断面の縦／横比が比較的大きいため、ＣｏＳｉ膜からＣｏＳｉ２膜への相変態が抑制されている。このため、比較例１〜５の場合は、実施例１の場合と比較して、ゲート電極のシート抵抗が大きくなっており、また、シート抵抗のばらつきも大きくなっている。
このように、本実施形態によれば、第１回目の熱処理において、幅ｗに対する高さｈの比ｈ／ｗが０．７以下、好ましくは０．４以下になるようにＣｏＳｉ膜７６ａを形成するため、第２回目の熱処理において、比較的高抵抗なＣｏＳｉ膜７６ａを低抵抗なＣｏＳｉ２膜４２ａに確実に相変態させることができる。したがって、本実施形態によれば、微細化されたゲート電極３０をＣｏ膜７２を用いてシリサイド化する場合であっても、ゲート電極３０のシート抵抗を十分に低減するとともに、シート抵抗のばらつきを確実に抑制することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＣｏＳｉ膜７６ａ、ＣｏＳｉ２膜４２ａの断面形状が楕円形となっている場合について説明したが、ＣｏＳｉ膜７６ａ、ＣｏＳｉ２膜４２ａの断面形状は、完全な楕円形である場合に限定されるものではない。ＣｏＳｉ膜７６ａ、ＣｏＳｉ２膜４２ａの断面形状には、楕円形に近似した形状も含まれる。この場合、ＣｏＳｉ膜７６ａ、ＣｏＳｉ２膜４２ａの断面形状について、近似した楕円形の縦／横比を上記所定の値以下になるようにすればよい。
また、上記実施形態では、第１回目、第２回目の熱処理として、ＲＴＡ法による熱処理を行う場合について説明したが、第１回目、第２回目の熱処理は、ＲＴＡ法による熱処理に限定されるものではない。例えば、第１回目、第２回目の熱処理として、炉アニール、スパイクアニール等を行ってもよい。また、ＲＴＡ法による熱処理、炉アニール、スパイクアニールを適宜組み合わせて行ってもよい。
また、第１回目の熱処理の条件も、上記実施形態の場合に限定されるものではない。第１回目の熱処理では、熱処理温度は、例えば４００〜６００℃とすることができる。熱処理時間は、例えば１０秒〜６０分間とすることができる。
また、第２回目の熱処理の条件も、上記実施形態の場合に限定されるものではない。第２回目の熱処理の熱処理温度は、第１回目の熱処理の熱処理温度と同程度又は第１回目の熱処理の熱処理温度よりも高温とし、具体的には、例えば６００〜８００℃とすることができる。熱処理時間は、例えば１０〜１２０秒間とすることができる。或いは、第２回目の熱処理として、例えば熱処理温度が８００〜９５０℃、熱処理時間が１秒未満のスパイクアニールを行ってもよい。
また、上記実施形態では、スパッタ法によりＣｏ膜７２を形成する場合について説明したが、Ｃｏ膜７２の形成方法は、スパッタ法に限定されるものではない。Ｃｏ膜７２は、スパッタ法のほか、例えば電子ビーム蒸着法等の蒸着法により形成してもよい。
また、上記実施形態では、第１回目の熱処理においてゲート電極３０上及びソース／ドレイン拡散層４０上のＣｏ膜７２がほぼすべて反応する場合について説明したが、Ｃｏ膜７２の膜厚、熱処理条件等を適宜設定し、Ｃｏ膜７２を部分的に反応させるようにしてもよい。
また、上記実施形態では、Ｃｏ膜７２上に保護膜７４を形成する場合について説明したが、保護膜７４を形成しなくてもよい。なお、Ｃｏ膜が形成された基板を、Ｎｉ膜が剥き出しの状態で基板搬送用のカセットに搭載したり、ＲＴＡ装置の炉内や成膜装置のチャンバ内に収容すると、その後にカセットに搭載されたり、ＲＴＡ装置の炉内や成膜装置のチャンバ内に収容された別の基板等にＣｏよりなるパーティクルが付着することがある。Ｃｏ膜７２上に保護膜７４を形成することにより、このようなＣｏによる２次汚染を防止することができる。
以上詳述したとおり、本発明の特徴をまとめると以下の通りとなる。
（付記１） 半導体基板上に、ゲート長Ｌｇが５０ｎｍ以下のゲート電極を形成する工程と、
前記ゲート電極の両側の前記半導体基板内に、ソース／ドレイン拡散層を形成する工程と、
前記ゲート電極上に、コバルト膜を形成する工程と、
熱処理を行うことにより、前記コバルト膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトモノシリサイド膜を形成する第１の熱処理工程と、
前記コバルト膜のうちの未反応の部分を選択的にエッチング除去する工程と、
熱処理を行うことにより、前記コバルトモノシリサイド膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトダイシリサイド膜を形成する第２の熱処理工程とを有し、
前記第１の熱処理工程では、前記コバルトモノシリサイド膜の幅ｗに対する前記コバルトモノシリサイド膜の高さｈの比ｈ／ｗが０．７以下となるように、前記コバルトモノシリサイド膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記第１の熱処理工程では、前記比ｈ／ｗが０．４以下となるように、前記コバルトモノシリサイド膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記３） 付記１又は２記載の半導体装置の製造方法において、
前記コバルトモノシリサイド膜の断面形状は、楕円形である
ことを特徴とする半導体装置の製造方法。
（付記４） 付記１乃至３のいずれかに記載の半導体装置の製造方法において、
前記第２の熱処理工程における熱処理温度は、前記第１の熱処理工程における熱処理温度よりも高い
ことを特徴とする半導体装置の製造方法。
（付記５） 付記４記載の半導体装置の製造方法において、
前記第２の熱処理工程における熱処理温度は６００〜８５０℃であり、前記第２の熱処理工程における熱処理時間は１〜６０秒である
ことを特徴とする半導体装置の製造方法。
（付記６） 付記４記載の半導体装置の製造方法において、
前記第２の熱処理工程における熱処理温度は８００〜９５０℃であり、前記第２の熱処理工程における熱処理時間は１秒未満である
ことを特徴とする半導体装置の製造方法。
（付記７） 付記１乃至６のいずれかに記載の半導体装置の製造方法において、
前記コバルト膜を形成する工程の後、前記第１の熱処理工程の前に、前記コバルト膜上に、前記コバルト膜の酸化を防止する保護膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記８） 付記７記載の半導体装置の製造方法において、
前記保護膜を形成する工程では、窒化チタン膜からなる前記保護膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記９） 付記８記載の半導体装置の製造方法において、
前記窒化チタン膜の膜厚は、２０ｎｍ以下である
ことを特徴とする半導体装置の製造方法。
（付記１０） 半導体基板上に形成され、ゲート長が５０ｎｍ以下のゲート電極と、
前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
前記ゲート電極の上部に形成されたコバルトダイシリサイドのみからなるシリサイド膜と
を有することを特徴とする半導体装置。
（付記１１） 付記１０記載の半導体装置において、
前記シリサイド膜の平均膜厚ｔの前記ゲート長Ｌｇに対する比ｔ／Ｌｇが１．０７以下になっている
ことを特徴とする半導体装置。
Ｃｏ膜を用いてゲート電極上部をシリサイド化した場合におけるゲート電極のゲート長Ｌｇとゲート電極のシート抵抗との関係を示すグラフである。 Ｃｏ膜を用いてゲート電極上部をシリサイド化した場合におけるゲート電極のシート抵抗の累積確率分布を示すグラフである。 ゲート長Ｌｇが比較的長い場合におけるシリサイド化プロセスを示す概略断面図である。 ゲート長Ｌｇが比較的短い場合におけるシリサイド化プロセスを示す概略断面図である。 本発明によるシリサイド化プロセスを示す概略断面図である。 スパッタ法により堆積されるＣｏ膜の断面形状のシミュレーション結果を示す図である。 ＣｏＳｉ相のシリサイド膜断面の楕円形の縦／横比とＣｏ膜の膜厚との関係のシミュレーション結果を示すグラフである。 Ｃｏ膜を用いたシリサイド化における第２回目の熱処理の温度とゲート電極のシート抵抗との関係を示すグラフである。 膜厚５ｎｍのＣｏ膜を堆積してゲート長Ｌｇが３０ｎｍのゲート電極上部をシリサイド化した場合におけるゲート電極のシート抵抗の累積確率分布を示すグラフである。 第１回目の熱処理により形成されるＣｏＳｉ相のシリサイド膜断面の縦／横比と、第２回目の熱処理により形成されるＣｏＳｉ２相のシリサイド膜の平均膜厚ｔとゲート長Ｌｇとの関係を示すグラフである。 本発明の一実施形態による半導体装置の構造を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 本発明の一実施形態による半導体装置の製造方法の評価結果を示すグラフである。
符号の説明
１０…ゲート電極
１２…ＣｏＳｉ相のシリサイド膜
１４…ＣｏＳｉ２相のシリサイド膜
１６…ＣｏＳｉ相とＣｏＳｉ２相とが混在したシリサイド膜
１８…基板
２０…サイドウォール絶縁膜
２２…Ｃｏ膜
２４…シリコン基板
２６…素子分離領域
２８…ゲート絶縁膜
３０…ゲート電極
３２…チャネルドープ層
３４…サイドウォール絶縁膜
３６…不純物拡散領域
３８…不純物拡散領域
４０…ソース／ドレイン拡散層
４２ａ、４２ｂ…ＣｏＳｉ２膜
４４…シリコン窒化膜
４６…シリコン酸化膜
４８ａ、４８ｂ…コンタクトホール
５０…バリアメタル
５２…タングステン膜
５４ａ、５４ｂ…コンタクトプラグ
５６…層間絶縁膜
５８…シリコン酸化膜
６０…フォトレジスト膜
６２…ウェル
６４…シリコン窒化膜
６６…トレンチ
６８…フォトレジスト膜
７０…フォトレジスト膜
７２…Ｃｏ膜
７４…保護膜
７６ａ、７６ｂ…ＣｏＳｉ膜
７８…溝
８０…積層膜
８２…Ｃｕ膜
８４…配線層
８６…層間絶縁膜
８８…コンタクトホール
９０…積層膜
９２…Ｃｕ膜
９４…導体プラグ
９６…ＴｉＮ膜
９８…Ａｌ膜
１００…ＴｉＮ膜
１０２…電極

Claims (10)

  1. 半導体基板上に、ゲート長Ｌｇが５０ｎｍ以下のゲート電極を形成する工程と、
    前記ゲート電極の両側の前記半導体基板内に、ソース／ドレイン拡散層を形成する工程と、
    前記ゲート電極上に、コバルト膜を形成する工程と、
    熱処理を行うことにより、前記コバルト膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトモノシリサイド膜を形成する第１の熱処理工程と、
    前記コバルト膜のうちの未反応の部分を選択的にエッチング除去する工程と、
    熱処理を行うことにより、前記コバルトモノシリサイド膜と前記ゲート電極とを反応させ、前記ゲート電極の上部にコバルトダイシリサイド膜を形成する第２の熱処理工程とを有し、
    前記第１の熱処理工程では、前記コバルトモノシリサイド膜の幅ｗに対する前記コバルトモノシリサイド膜の高さｈの比ｈ／ｗが０．７以下となるように、前記コバルトモノシリサイド膜を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１の熱処理工程では、前記比ｈ／ｗが０．４以下となるように、前記コバルトモノシリサイド膜を形成する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記コバルトモノシリサイド膜の断面形状は、楕円形である
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記第２の熱処理工程における熱処理温度は、前記第１の熱処理工程における熱処理温度よりも高い
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第２の熱処理工程における熱処理温度は６００〜８５０℃であり、前記第２の熱処理工程における熱処理時間は１〜６０秒である
    ことを特徴とする半導体装置の製造方法。
  6. 請求項４記載の半導体装置の製造方法において、
    前記第２の熱処理工程における熱処理温度は８００〜９５０℃であり、前記第２の熱処理工程における熱処理時間は１秒未満である
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
    前記コバルト膜を形成する工程の後、前記第１の熱処理工程の前に、前記コバルト膜上に、前記コバルト膜の酸化を防止する保護膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記保護膜を形成する工程では、窒化チタン膜からなる前記保護膜を形成する
    ことを特徴とする半導体装置の製造方法。
  9. 半導体基板上に形成され、ゲート長が５０ｎｍ以下のゲート電極と、
    前記ゲート電極の両側の前記半導体基板内に形成されたソース／ドレイン拡散層と、
    前記ゲート電極の上部に形成されたコバルトダイシリサイドのみからなるシリサイド膜と
    を有することを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、
    前記シリサイド膜の平均膜厚ｔの前記ゲート長Ｌｇに対する比ｔ／Ｌｇが１．０７以下になっている
    ことを特徴とする半導体装置。
JP2004358596A 2004-12-10 2004-12-10 半導体装置及びその製造方法 Pending JP2006165469A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004358596A JP2006165469A (ja) 2004-12-10 2004-12-10 半導体装置及びその製造方法
TW094110250A TWI297909B (en) 2004-12-10 2005-03-31 Semiconductor device and method for fabricating the same
US11/100,501 US7329604B2 (en) 2004-12-10 2005-04-07 Semiconductor device and method for fabricating the same
KR1020050031913A KR100658130B1 (ko) 2004-12-10 2005-04-18 반도체 장치 및 그 제조 방법
CNB2005100668555A CN100508128C (zh) 2004-12-10 2005-04-29 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004358596A JP2006165469A (ja) 2004-12-10 2004-12-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006165469A true JP2006165469A (ja) 2006-06-22

Family

ID=36582817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004358596A Pending JP2006165469A (ja) 2004-12-10 2004-12-10 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7329604B2 (ja)
JP (1) JP2006165469A (ja)
KR (1) KR100658130B1 (ja)
CN (1) CN100508128C (ja)
TW (1) TWI297909B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7429526B1 (en) * 2006-07-11 2008-09-30 Xilinx, Inc. Method of forming silicide gate with interlayer
US7485572B2 (en) * 2006-09-25 2009-02-03 International Business Machines Corporation Method for improved formation of cobalt silicide contacts in semiconductor devices
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100965054B1 (ko) * 2008-03-14 2010-06-21 주식회사 하이닉스반도체 파워 온 리셋 회로
US8975672B2 (en) 2011-11-09 2015-03-10 United Microelectronics Corp. Metal oxide semiconductor transistor and manufacturing method thereof
CN103117296B (zh) * 2011-11-17 2017-10-27 联华电子股份有限公司 金属氧化物半导体晶体管与其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242081A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体装置の製造方法
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
JPH11283935A (ja) 1998-03-30 1999-10-15 Nec Corp 半導体装置の製造方法
TW410389B (en) 1999-06-04 2000-11-01 United Microelectronics Corp Manufacture of semiconductor device
JP3394927B2 (ja) * 1999-06-29 2003-04-07 沖電気工業株式会社 金属シリサイド層の形成方法
JP2001156287A (ja) 1999-11-22 2001-06-08 United Microelectronics Corp シリサイド構造体の製造方法
JP3554514B2 (ja) * 1999-12-03 2004-08-18 松下電器産業株式会社 半導体装置及びその製造方法
KR20010058570A (ko) 1999-12-30 2001-07-06 박종섭 코발트 실리사이드 게이트 형성 방법
US6365516B1 (en) * 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US6653227B1 (en) * 2000-08-31 2003-11-25 Chartered Semiconductor Manufacturing Ltd. Method of cobalt silicidation using an oxide-Titanium interlayer
JP2003068670A (ja) 2001-08-29 2003-03-07 Sony Corp 半導体装置の製造方法
US6627527B1 (en) * 2002-10-10 2003-09-30 Taiwan Semiconductor Manufacturing Company Method to reduce metal silicide void formation
JP3921437B2 (ja) 2002-10-17 2007-05-30 富士通株式会社 半導体装置の製造方法
US6936528B2 (en) * 2002-10-17 2005-08-30 Samsung Electronics Co., Ltd. Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film
JP4044428B2 (ja) 2002-12-06 2008-02-06 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7329604B2 (en) 2008-02-12
US20060125022A1 (en) 2006-06-15
CN100508128C (zh) 2009-07-01
TWI297909B (en) 2008-06-11
CN1787177A (zh) 2006-06-14
TW200620397A (en) 2006-06-16
KR20060065425A (ko) 2006-06-14
KR100658130B1 (ko) 2006-12-15

Similar Documents

Publication Publication Date Title
US7465996B2 (en) Semiconductor device and method for fabricating the same
JP5140073B2 (ja) 低接触抵抗ｃｍｏｓ回路およびその製造方法
US7078285B1 (en) SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
TWI420604B (zh) 使用雙間隔物製程之雙金屬矽化物結構
JPWO2005112089A1 (ja) 半導体装置及びその製造方法
JP2001274380A (ja) 半導体装置およびその製造方法
KR20060127270A (ko) 실리사이드화된 게이트 전극을 갖는 반도체 장치를제조하는 방법 및 이 반도체 장치를 포함하는 집적 회로를제조하는 방법
US20060131676A1 (en) Semiconductor device and manufacturing method thereof
US20100081246A1 (en) Method of manufacturing a semiconductor
KR100658130B1 (ko) 반도체 장치 및 그 제조 방법
JP2006511083A (ja) 半導体装置の製造方法並びにそのような方法で得られる半導体装置
JPWO2007074775A1 (ja) Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
JP5056418B2 (ja) 半導体装置およびその製造方法
JP2009043938A (ja) 半導体装置および半導体装置の製造方法
US20070202695A1 (en) Method for fabricating a semiconductor device
US7709911B2 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
JP2005294799A (ja) 半導体装置およびその製造方法
JP2008192661A (ja) 半導体装置の製造方法
US20080299767A1 (en) Method for Forming a Semiconductor Device Having a Salicide Layer
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置
JPH1140679A (ja) 半導体装置およびその製造方法
JP3987046B2 (ja) 半導体装置の製造方法
JP2007287793A (ja) 半導体装置の製造方法
JP2008311490A (ja) 半導体装置及びその製造方法
JP2008159834A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507