JP2001274380A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001274380A JP2001274380A JP2000087404A JP2000087404A JP2001274380A JP 2001274380 A JP2001274380 A JP 2001274380A JP 2000087404 A JP2000087404 A JP 2000087404A JP 2000087404 A JP2000087404 A JP 2000087404A JP 2001274380 A JP2001274380 A JP 2001274380A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- semiconductor device
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 55
- 239000010410 layer Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 20
- 230000008569 process Effects 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- -1 oxygen radicals Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Composite Materials (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
ルゲートトランジスタのゲートとソース・ドレインコン
タクトとの間隔が縮小化された集積度の高い半導体装置
を提供する。 【解決手段】 半導体基板(11)と前記半導体基板上
に設けられた絶縁膜(12)及びゲート電極(15)
と、前記半導体基板に形成されたソース・ドレイン領域
(53)と、前記ゲート電極上に選択的に形成された金
属酸化物層(19)とを具備する半導体装置である。前
記ゲート電極は第1の金属から構成され、前記金属酸化
物層は、前記第1の金属よりも酸化物形成時のギブス標
準自由エネルギーの低下量の大きい第2の金属を含むこ
とを特徴とする。
Description
その製造方法に係り、特にダマシンゲートプロセス、す
なわち埋め込み法によりゲート電極を形成するトランジ
スタおよびその製造方法に関する。
分には、多数のトランジスタや抵抗などを電気回路とし
て結びつけ、1チップ上に集積化して形成した大規模集
積回路(LSI)が多用されている。このため、機器全
体の性能は、LSI単体の性能と大きく結び付いてい
る。LSI単体の性能は、集積度を高めること、すなわ
ち、素子の微細化により向上させることができる。素子
の微細化は、例えば、MOS電界効果トランジスタ(M
OSトランジスタ)の場合であれば、ゲート長の短縮化
およびソース・ドレイン領域の薄層化により実現でき
る。
としては、低加速イオン注入法が広く用いられている。
この方法により、0.1μm以下の浅いソース・ドレイ
ン領域を形成することができる。しかしながら、低加速
イオン注入法で形成された不純物拡散層は、シート抵抗
が100Ω/□以上と高く、このままでは微細化による
高速化は期待できない。そこで、LOGIC−LSIの
ように高速性を要求されるデバイスにおいては、ソース
・ドレイン・ゲートの抵抗を低減するためにサリサイド
が用いられている。このサリサイドは、ソース・ドレイ
ン拡散層およびゲート電極(n+またはp+多結晶Si)
表面に、自己整合的にシリサイド膜を形成するというも
のである。
の下地として、n+多結晶Siとp+多結晶Siとを用い
る)を採用する場合には、サリサイド構造は単にゲート
電極を低抵抗化するのみならず、工程の簡略化にも有効
である。これは、サリサイド構造を用いることによっ
て、ソース・ドレインへの不純物ドーピングの際に、同
時にゲート多結晶Siへのドーピングもできるためであ
る。これに対して、Wポリサイドをゲート電極として用
いる場合には、ゲート電極底部の多結晶Siをn +/p+
にドーピング分けする工程と、ソース・ドレインのn+
/p+ドーピング分けをと別のタイミングで行う必要が
ある。したがって、リソグラフィ工程が2回、イオン注
入工程が2回、レジスト除去工程が2回増加することに
なる。
計を要求されるデバイスでは、SAC(self−al
igned contact)が必須である。SAC構
造では、ソースまたはドレイン上の絶縁膜にコンタクト
ホールを形成する際に、ゲート電極表面を露出させては
いけない。そのためには、Si酸化膜を反応性イオンエ
ッチング(RIE)で加工する際にストッパー膜として
作用するSi窒化物層を、ゲート電極表面に形成する必
要がある。したがって、メモリLSIの場合、LOGI
C−LSIで用いられるサリサイドをゲート電極に適用
することができない。
ドープした多結晶Siが用いられており、低抵抗化の必
要性から、その多結晶Si上にWシリサイドを積層させ
たWポリサイド構造が用いられている。さらに低抵抗化
する場合には、多結晶Si上に超薄膜のバリアメタルを
敷き、その上にW膜を積層させたポリメタル構造が用い
られる。ポリメタル構造は、シリサイドを多結晶Si上
に積層させた構造よりも比抵抗が低いため、より薄い膜
厚で所望のシート抵抗を実現できるものの、LOGIC
−LSIでは、デュアルゲートが必要とされる。このた
め、ゲートの多結晶Siとソース・ドレインとを別のタ
イミングでドーピングすることが必要になり、大幅なコ
ストアップになる。
Iにおいては、DRAMでは、ソース・ドレインにサリ
サイドを貼り付けるとメモリーセル部でpn接合リーク
電流が大きくなり、保持特性が低下する。また、上述し
たようなSAC構造の必要性から、ゲート電極にはWポ
リサイドが用いられる。一方、LOGICでは、低電圧
でできる限り多くの電流を流すため、MOSFETのし
きい値電圧を低くする必要がある。そのために、ポリサ
イドの多結晶Siは、nチャネルMOSFETではPま
たはAsをドープしてn+−Siとして用いられ、pチ
ャネルMOSFETではBF3をドープしてp+−Siと
して用いられる。
の熱予算が大きい。このため、多結晶Siを最下層にし
たゲート電極構造を用いた場合には、ゲート電極形成後
の熱工程で次のような2つの問題が生じる。
晶SiからWシリサイドに外方拡散して、多結晶Si中
の不純物濃度が低下する。その結果、電圧を印加した際
には、ゲート電極内に空乏層が広がって、ゲートの空乏
化が生じる。したがってゲート容量は、実際のゲート絶
縁膜で決まる値よりも小さくなってしまう。
を突き抜けてSi基板に達し、チャネル領域の不純物濃
度分布を変化させ、その結果、MOSFETのしきい値
電圧が変化する。Bの突き抜け(Bの内方拡散)は、F
や水素がBと共存する場合に促進される。なお、ゲート
酸化膜に窒素を添加した場合には、B−N結合が強いた
めに多結晶Siとゲート絶縁膜との界面にB−N結合が
形成されて、Bの内方拡散が抑制される。
である。(1)LOGIC−LSIとメモリLSIのゲ
ート電極は二極化しており、共通化できないこと、
(2)ポリサイドやポリメタル構造を用いた場合に起こ
る、ゲート空乏化とBの突き抜けである。
法が提案されている。例えば、半導体材料ではなく、金
属材料をゲート絶縁膜上に直接形成した、いわゆるメタ
ルゲートが挙げられる。メタルゲートを用いることによ
って、不純物の不活性化や不純物の拡散に起因した問題
は解決できるものの、精密なゲート加工が困難である。
れている。この方法においては、まずダミーゲートを形
成し、ソース・ドレインおよび層間絶縁膜を形成する。
次いで、ダミーゲートの表面を露出させ、ダミーゲート
を除去した後に新たにメタルゲート膜を形成する。
ゲートと高誘電率絶縁膜との適用を容易にするプロセス
である。しかしながら、高度のメモリのようにコンタク
トと配線との間の間隔が小さくSACを必要とする場合
には、次のような問題があった。例えば、W/TiNを
ゲート電極として用いる場合には、W層の表面が露出し
てしまう。これを避けるためには、W層の表面層の一部
を除去して、酸化膜よりもエッチング速度の遅い膜、例
えばSi窒化膜などを形成する必要があった。しかしな
がら、ゲート電極の厚さが100nm以下になると、W
層をリセスエッチングする量の制御が困難になり、±3
0nm程度のバラツキが生じる。そのため、ゲートのシ
ート抵抗値が1から10Ω/□と1桁程度もばらついて
しまう。しかも、リセスエッチング/ウェット処理/S
i窒化膜CVD/CMP/ウェット処理のように工程が
増加してしまうという問題がある。
明する。図7においては、実際のトランジスタの製造方
法から素子分離絶縁膜やソース・ドレイン、ウエル、チ
ャネル、およびゲート側壁スぺーサーの部分を省略して
いる。
体基板71上に70〜200nmの厚みの絶縁膜72を
形成して、その表面を平坦化する。さらに、ゲート電極
を埋め込むための溝を絶縁膜72に形成し、その溝の底
部には、Si酸化膜、Si窒化膜またはSi酸窒化膜
(SiON)からなるゲート絶縁膜73を形成する。次
いで、TiN膜などのバリアメタル膜74および低抵抗
のW膜75を全面に形成し、CMPやMPにより溝部以
外の不要な金属膜を除去する。
5の表層部分をRIEまたはウェットエッチングによっ
て約20nm〜100nm除去し、残ったバリアメタル
膜74をW層75の表面と同じ高さになるように、ウェ
ットエッチングによって除去する。
CVDまたはP−CVDを用いて、30nm〜150n
mのSi窒化膜76を全面に堆積した後、図7(d)に
示すように、CMPまたはMPによって不要な部分のS
i窒化膜76を除去する。
ッチングが2回、Si窒化膜CVD工程が1回、CMP
が1回増加して、工程増加およびRPT(raw pr
ocess time)増加につながり製造コストが増
加する。
電極を用いる方法が知られている。しかしながら、Al
は融点が660℃と低いため、Alゲートを形成した後
の熱処理は、600℃以下で行わなければならない。し
たがって、メタルとしてAlを選択した場合には、ゲー
ト形成後にPZTやBSTキャパシタを形成する場合に
必要な600〜650℃の熱工程に耐えることができな
い。
耐熱性を有するゲート電極を有し、メタルゲートトラン
ジスタのゲートとソース・ドレインコンタクトとの間隔
が縮小化された集積度の高い半導体装置を提供すること
を目的とする。
電極を有し、メタルゲートトランジスタのゲートとソー
ス・ドレインコンタクトとの間隔が縮小化された集積度
の高い半導体装置を、簡略化された工程で、RPTを増
加させずに製造し得る方法を提供することを目的とす
る。
に、本発明は、半導体基板と、前記半導体基板上に設け
られた絶縁膜およびゲート電極と、前記半導体基板に形
成されたソース・ドレイン領域と、前記ゲート電極上に
選択的に形成された金属酸化物層とを具備し、前記ゲー
ト電極は第1の金属から構成され、前記金属酸化物層
は、前記第1の金属よりも酸化物形成時のギブス標準自
由エネルギーの低下量の大きい第2の金属を含むことを
特徴とする半導体装置を提供する。
して、第1の金属を含むゲート電極を形成する工程と、
前記半導体基板にソース・ドレイン領域を形成する工程
と、前記ゲート電極上に、第2の金属を含有する金属酸
化物層を選択的に形成する工程とを具備し、前記第2の
金属の酸化物形成時のギブス標準自由エネルギーの低下
量は、前記第1の金属より大きいことを特徴とする半導
体装置の製造方法を提供する。
導体装置の製造方法を詳細に説明する。
1の実施例を説明する。図1においては、実際のトラン
ジスターの製造方法から、素子分離絶縁膜やソース・ド
レイン、ウエル、チャネル、およびゲート側壁スペーサ
ーの部分を省略している。
こうした構造は、次のような手順で得ることができる。
半導体基板11上に、素子分離絶縁膜やソース・ドレイ
ン、ウェル、チャネル、ダミーゲート、ゲート側壁スペ
ーサーなどを形成した後、70〜200nmの膜厚で絶
縁膜12を形成して、その表面を平坦化する。絶縁膜1
2は、Si酸化膜、SiOxCyまたはSiOxNy等で形
成することができる。さらに、ゲート電極を埋め込むた
めの溝を絶縁膜12にダミーゲート除去法等により70
〜200nm程度の深さで形成する。
酸化膜、Si窒化膜またはSi酸窒化膜(SiON)に
より形成する。なお、ゲート絶縁膜13としては、Ta
2O5、TiO2、HfO2、ZrO2、CeO2、およびY
2O3等の高誘電体を用いてもよい。さらに、バリアメタ
ル膜14および第1の金属を含むゲート電極15を、溝
内の全面に順次堆積する。バリアメタル膜14は、例え
ば、TiN膜、TaN膜、MoNx膜、WNx膜、ZrN
膜、HfN膜、またはNbN膜などにより形成すること
ができる。また、ゲート電極15は、低抵抗のW、M
o、Ru、AgおよびCuからなる群から選択して用い
ることができ、その膜厚は約20〜100nm程度とす
ることができる。
械的研磨法(MP)によって、溝部分以外の不要な金属
膜を除去することによって、図1(a)に示す構造が得
られる。
電極15の表面に、第2の金属のイオン17を注入し
て、イオン注入層18を形成する。この第2の金属は、
ゲート電極15を構成する第1の金属よりも酸化物を形
成しやすいという性質を有し、具体的には、Al、T
i、Zr、Hf、Nb,Ta、Y、Ce、BaおよびS
rからなる群から選択された少なくとも1種を用いるこ
とができる。こうした第2の金属と第1の金属との組み
合わせは、適宜選択することができる。イオン注入に当
たっては、ゲート電極15の表面から30nm以内に濃
度ピークをもつように加速エネルギーを設定して、5×
1015cm-2以上の注入量で行うことが望まれる。
ゲート電極15を構成する第1の金属よりも、酸化物形
成時のギブスの標準自由エネルギーの低下量が大きいと
いうことができる。さらに、SiO2からなる層間絶縁
膜を形成した場合には、その酸化物形成時のギブスの標
準自由エネルギーの低下量は、上述した第1の金属と第
2の金属との間の値である。
2の金属を選択的に酸化して、図1(c)に示すような
金属酸化物層19を形成する。第2の金属は、所定の分
圧比のH2O/H2もしくはCO2/COガス系を用いて
選択的に酸化することができる。ここで用いられるガス
の分圧は、第1および第2の金属の種類等に応じて決定
することができる。例えば、第1の金属としてWを用
い、第2の金属としてAl、Ti、Taなどを注入した
場合には、H2O/H2は、0.1程度以下とすることが
好ましく、CO2/COでは、0.01程度以下とする
ことが好ましい。また、第1の金属としてCuを用い、
第2の金属としてAl、Tiなどを注入した場合には、
H2O/H2は、105程度以下とすることが好ましく、
CO2/COでは、2×105程度以下とすることが好ま
しい。さらに、第1の金属としてAgを用い、第2の金
属としてAl、Ti、Zr、およびHfなどを注入した
場合には、H2O/H2は、106程度以下とすることが
好ましく、CO2/COでは、106程度以下とすること
が好ましい。
属酸化物層19は、キャップ層と呼ぶことができ、その
膜厚は、1nm〜50nmの範囲内であることが好まし
い。1nm未満の場合には、前述のSi酸化膜エッチン
グの際に除去されやすくなるためキャップ層の効果が不
十分となり、一方、50nmを越えると、誘電率の大き
い絶縁膜の体積が大きくなり、層間および配線間容量が
増加するおそれがある。金属酸化物層19の厚さは、1
〜50nmであることがより好ましい。
層間絶縁膜(図示せず)として形成し、コンタクトホー
ル(図示せず)を設けて、SiO2をエッチングした際
のストッパー性能を評価した。その結果、金属酸化物層
19として10nm程度の膜厚のAl2O3を形成した場
合には、SiO2に対するエッチング選択比は50以上
とれることが確認された。また、TiO2、ZrO2、H
fO2、Nb2O5、Ta2O5、Y2O3、CeOを10n
m程度の膜厚で形成した場合には、SiO2に対する選
択比は30以上とれることが確認された。
例を説明する。なお、図2においては、実際のトランジ
スタの製造方法から、素子分離絶縁膜やソース・ドレイ
ン、ウエル、チャネル、およびゲート側壁スペーサーの
部分を省略している。
こうした構造は、すでに図1(a)に関してすでに説明
したような方法で得ることができる。
電極15および絶縁膜12の全面に、第2の金属を含む
金属膜20を形成する。この第2の金属は、ゲート電極
15を構成する第1の金属よりも酸化物を形成しやすい
という性質を有し、具体的には、Al、Ti、Zr、H
f、Nb,Ta、Y、Ce、BaおよびSrからなる群
から選択された少なくとも1種を用いることができる。
また、第2の金属膜20の膜厚は、10nm〜100n
mとすることが好ましい。10nm未満の場合には、下
地の第1の金属との均一反応が起こりにくくなり、一方
100nmを越えると、第1の金属との反応量が多くな
って、第1の金属の比抵抗が10%以上増加するおそれ
がある。
金属と第2の金属との合金膜21を、ゲート電極15と
金属膜20との界面に形成する。合金膜21は、例えば
加熱処理、ヒーター加熱、赤外線加熱、紫外線加熱等、
またはこれらの組み合わせにより形成することができ
る。また、その膜厚は、1〜50nmであることが好ま
しい。1nm未満の場合には、Si酸化膜エッチングの
際に除去されやすくなり、一方50nmを越えると、誘
電率の大きい絶縁膜の体積が大きくなり、層間および配
線間容量が増加するおそれがある。
膜20を除去して合金膜21を露出させた後、合金膜2
1に含有される第2の金属を選択的に酸化して、図2
(d)に示すような金属酸化物層23を形成する。第2
の金属の選択酸化は、所定の分圧比のH2O/H2もしく
はCO2/COガス系を用いて、実施例1の場合と同様
の条件で行うことができる。
3の膜厚は、1nm〜50nmとすることが好ましく、
5〜30nmとすることがより好ましい。また、図2
(d)に示すように、バリアメタル膜14の上部にも、
同様の厚さの金属酸化物膜21が形成される。
層間絶縁膜(図示せず)として形成し、コンタクトホー
ル(図示せず)を設けて、SiO2をエッチングした際
のストッパー性能を評価した。その結果、金属酸化物層
19として20nm程度の膜厚のAl2O3を形成した場
合には、SiO2に対するエッチング選択比は50以上
とれることが確認された。また、TiO2、ZrO2、H
fO2、Nb2O5、Ta2O5、Y2O3、CeOを20n
m程度の膜厚で形成した場合には、SiO2に対する選
択比は30以上とれることが確認された。
例を説明する。なお、図3においては、実際のトランジ
スタの製造方法から、素子分離絶縁膜やソース・ドレイ
ン、ウエル、チャネル、およびゲート側壁スペーサーの
部分を省略している。
こうした構造は、基本的には、図1(a)に関してすで
に説明したような方法で得ることができる。ただし、ゲ
ート電極24は、上述した第1の金属と第2の金属とを
含有する材料により形成する。この場合、第2の金属の
含有量は、第1の金属に対して1%〜10%程度である
ことが好ましい。1%未満の場合には、後に第2の金属
酸化物を形成する際に、十分な厚みの酸化物を形成する
ことが困難となり、一方、10%を越えると、第1の金
属の比抵抗が10%以上増加するおそれがある。
を、CVD、スパッタ、または蒸着等によりバリアメタ
ル膜14上に堆積してゲート電極24を形成することが
できる。
の金属を選択的に酸化して、図3(b)に示すような金
属酸化物層25をゲート電極24の上部に形成する。第
2の金属の選択酸化は、所定の分圧比のH2O/H2もし
くはCO2/COガス系を用いて、実施例1の場合と同
様の条件で行うことができる。
5の膜厚は、1nm〜50nmとすることが好ましく、
5〜30nmとすることがより好ましい。
層間絶縁膜(図示せず)として形成し、コンタクトホー
ル(図示せず)を設けて、SiO2をエッチングした際
のストッパー性能を評価した。その結果、金属酸化物層
19として20nm程度の膜厚のAl2O3を形成した場
合には、SiO2に対するエッチング選択比は50以上
とれることが確認された。また、TiO2、ZrO2、H
fO2、Nb2O5、Ta2O5、Y2O3、CeOを20n
m程度の膜厚で形成した場合には、SiO2に対する選
択比は30以上とれることが確認された。
属の比抵抗の増加、ひいてはゲート電極の抵抗増加とい
う不都合が生じる場合がある。したがって、こうした不
都合を避けるためには、実施例1および実施例2で説明
した方法を採用することが好ましい。
の実施例であるトランジスタの製造方法を説明する。
こうした構造は、次のような手順で得ることができる。
まず、Si半導体基板41表面にドライエッチングで溝
を形成した後、その内部に堆積または塗布により絶縁膜
を形成する。絶縁膜としては、Si酸化膜またはSiの
熱膨張係数(約3ppm/K)に近いSiNOなどを用
いることができる。形成された絶縁膜の表面を、化学機
械的研磨法(CMP)または機械的研磨法(MP)によ
り研磨して、素子分離絶縁膜42を形成する。
は、ダミーゲート用の3〜10nm程度の酸化膜51を
熱酸化により形成し、ダミーゲート52を200〜30
0nmの膜厚で酸化膜51上に形成する。ダミーゲート
52は、アモルファスSiにより、または多結晶Si上
にSi窒化膜を積層させた積層構造により作製すること
ができる。あるいは、または炭素が水素よりも多く含ま
れるポリマーを用いてダミーゲート52を形成してもよ
い。ポリマーを用いる場合には、酸化膜51上にポリマ
ー膜を形成し、フォトレジストまたはEBレジストマス
クを用いて露光を行った後、酸素プラズマを用いたRI
Eで加工を行うことにより、ダミーゲート52を形成す
ることができる。場合によっては、このポリマー膜上に
SOGのような膜を介在させて、ポリマー膜を加工する
際にエッチング選択比を大きくしてもよい。
して用いて、As、Sb、In、B、およびPなどのイ
オンを注入して、ソース・ドレインの延長部53をSi
半導体基板41に形成する。延長部53は、プラズマド
ーピングまたは気相拡散の方法を用いて形成することも
できる。さらに、例えば100℃/sec以上の昇温速
度で昇温可能なRTA(Rapid Thermal
Annealing)を用いた熱処理を施して、電気的
な活性化を行う。
る必要がある場合には、ダミーゲート52をマスクとし
て用いて、CoSi2、TiSi2などの金属シリサイド
を、ソース・ドレイン領域に形成してもよい。拡散層5
3の深さが100nm以下の場合には、シリサイドで侵
食される層をpn接合から5nm以上遠ざけることが望
まれる。例えば、Si層、Si−Ge層またはSi−G
e−C層をソース・ドレイン上にエピタキシャル成長さ
せるなどの手法によって、これを達成することができ
る。
製する。まず、Si窒化膜またはSi窒化酸化膜からな
る側壁絶縁膜54を、ダミーゲート52の側壁に5〜3
0nmの厚みで形成する。この側壁絶縁膜54とダミー
ゲート52との間には、ダミーゲート除去時に側壁絶縁
膜が横方向に後退しないように、10nm以下の酸化膜
(図示せず)が介在していることが望まれる。
ングまたは気相拡散の方法を用いて、ソース・ドレイン
の深い部分55を、Si半導体基板41に形成する。電
気的な活性化は、100℃/sec以上の昇温速度で昇
温可能なRTA(RapidThermal Anne
aling)を用いた熱処理により行うことができる。
い部分55における活性化不純物濃度を高めるために、
電子ビームを用いて900℃以上で1秒以下の加熱を行
ってもよい。あるいは、紫外線領域の波長を有するレー
ザー、水銀ランプまたはキセノンランプ等を用いて同様
の条件で加熱を行うことにより、活性不純物濃度を高め
ることもできる。
間絶縁膜56および第2の層間絶縁膜57を形成する。
第1の層間絶縁膜56および第2の層間絶縁膜57は、
それぞれSi窒化膜およびSi酸化膜をCVD法により
堆積することによって形成することができる。
および57をCMPにより平坦して、図4(c)に示す
ようにダミーゲート52の表面を露出させる。
用いて、図5(a)に示すようにダミーゲート52を除
去する。最後に、下地のSi半導体基板41に結晶欠陥
を形成しないように、薄い酸化膜51をエッチング除去
して、開口部52’を形成する。
52’にチャネル不純物58をイオン注入して、ドーピ
ング層59を形成する。例えば、As、Sb、In、
B、およびGeなどのイオンを、5〜50keV、1×
1010〜1×1014cm-2の範囲の条件で注入すること
ができる。この際、半導体基板を冷却しつつ低温でイオ
ン注入を行うと、原子空孔の集合化を抑制することがで
きる。したがって、熱処理により完全に結晶欠陥を回復
することが可能となる。具体的には、−60℃以下、望
ましくは−100℃以下になるように半導体基板を冷却
しながらイオン注入を行うことが望ましい。
ル上の酸化膜などの絶縁膜を、希釈したフッ酸または希
釈したフッ化アンモニウムまたはこれらの混合液により
除去する。
カルまたはオゾンを用いて開口部の半導体表面に形成す
る。さらに、図6(a)に示すように、Si酸化膜より
も比誘電率の大きな絶縁膜60、金属導電性の膜61、
および金属膜61を順次形成する。Si酸化膜よりも比
誘電率の大きな絶縁膜60としては、Ta2O5、TiO
2、HfO2、ZrO2、CeO2、およびY2O3などを用
いることができる。こうした比誘電率を有する絶縁膜6
0は、SiOxNy膜を1〜2nmの膜厚で基板表面に堆
積することによって形成することもできる。あるいは、
窒素ラジカルなどを用いて、500℃以下の温度で酸化
膜の表面を窒化することによって、絶縁膜60を形成し
てもよい。
を決定する金属窒化物などを用いて、10nm以下の膜
厚で堆積することができる。この金属導電性の膜61
は、バリアメタル膜として作用する。
数が変化するという性質を有している。このため、30
nm以下の微小な結晶粒の多結晶金属、またはアモルフ
ァスの導電性材料をバリアメタル膜として用いることが
好ましい。
は、Ta窒化物、Nb窒化物、Zr窒化物、Hf窒化物
などの金属窒化物、金属炭化物、金属ホウ化物、金属−
Si窒化物、金属−Si炭化物、金属炭素窒化物などが
挙げられる。Ti窒化物は、Tiと窒素との組成比が
1:1の場合には、仕事関数が4.6eV程度である。
こうしたTi窒化物の仕事関数は、結晶面方位を制御し
て、仕事関数の低い面方位となるように制御することに
よって4.5eV以下に設定することが可能である。あ
るいは、TiNにCを添加してアモルファスにする場合
には、その組成を制御することにより仕事関数を4.5
eV以下に設定することもできる。
との熱的な安定性のために、導電率を50%以上低下さ
せない範囲内で酸素を添加するのが有効である。またこ
れらの電極材料は、Ta酸化物、Ti酸化物、Zr酸化
物、Hf酸化物、Ce酸化物との界面の熱的な安定性も
優れている。
を形成する。第1の金属は、すでに説明したような低抵
抗のW、Mo、Ru、AgおよびCuからなる群から選
択することができる。
および金属膜62を、CMPまたはMPを用いて平坦化
しながらエッチングを行って、図6(b)に示すように
ゲート電極62’を完成させる。
方法を用いて、第2の金属を含有する金属酸化膜層(図
示せず)をゲート電極62’の表面に形成する。第2の
金属は、すでに説明したようにAl、Ti、Zr、H
f、Nb,Ta、Ba、Sr、YおよびCeからなる群
から選択することができ、これらを含有する金属酸化物
層は、コンタクトRIEでのエッチング速度がSiO2
よりも著しく遅い。
またはSi酸化膜を主成分とする層間絶縁膜を堆積し、
コンタクトを開口した。コンタクト開口時には、ゲート
電極62’の表面が露出せずに、ソース・ドレインとゲ
ートとの間の絶縁性が保たれていることが確認された。
高い耐熱性を有するゲート電極を有し、メタルゲートト
ランジスタのゲートとソース・ドレインコンタクトとの
間隔が縮小化された集積度の高い半導体装置が提供され
る。また本発明によれば、高い耐熱性を有するゲート電
極を有し、メタルゲートトランジスタのゲートとソース
・ドレインコンタクトとの間隔が縮小化された集積度の
高い半導体装置を、簡略化された工程で、RPTを増加
させずに製造し得る方法が提供される。
させたLSIに極めて有効に用いられ、その工業的価値
は絶大である。
工程断面図。
す工程断面図。
す工程断面図。
す工程断面図。
す工程断面図。
す工程断面図。
図。
Claims (12)
- 【請求項1】 半導体基板と、 前記半導体基板上に設けられた絶縁膜およびゲート電極
と、 前記半導体基板に形成されたソース・ドレイン領域と、 前記ゲート電極上に選択的に形成された金属酸化物層と
を具備し、 前記ゲート電極は第1の金属から構成され、前記金属酸
化物層は、前記第1の金属よりも酸化物形成時のギブス
標準自由エネルギーの低下量の大きい第2の金属を含む
ことを特徴とする半導体装置。 - 【請求項2】 前記第1の金属は、W、Mo、Ru、A
g、およびCuからなる群から選択された少なくとも1
種である請求項1に記載の半導体装置。 - 【請求項3】 前記第2の金属は、Al、Ti、Zr、
Hf、Nb,Ta、Ba、Sr、YおよびCeからなる
群から選択される少なくとも1種である請求項1または
2に記載の半導体装置。 - 【請求項4】 前記金属酸化物層の膜厚は、1〜50n
mである請求項1ないし3のいずれか1項に記載の半導
体装置。 - 【請求項5】 Si酸化膜からなる層間絶縁膜を具備
し、前記第2の金属の酸化物形成時のギブス標準エネル
ギー低下量は、層間絶縁膜を構成する材料より大きい請
求項1ないし4のいずれか1項に記載の半導体装置。 - 【請求項6】 前記ゲート電極の底面に設けられた、第
3の金属またはその金属化合物の層を有し、前記第3の
金属は、第1の金属と合金化または化合せず、第3の金
属の結晶粒径は第1の金属よりも小さい請求項1ないし
5のいずれか1項に記載の半導体装置。 - 【請求項7】 前記ゲート電極の底面および側面に設け
られた、第3の金属またはその金属化合物の層を有し、
前記第3の金属は、第1の金属と合金化または化合せ
ず、第3の金属の結晶粒径は第1の金属よりも小さい請
求項1ないし5のいずれか1項に記載の半導体装置。 - 【請求項8】 半導体基板上に絶縁膜を介して、第1の
金属を含むゲート電極を形成する工程と、 前記半導体基板にソース・ドレイン領域を形成する工程
と、 前記ゲート電極上に、第2の金属を含有する金属酸化物
層を選択的に形成する工程とを具備し、 前記第2の金属の酸化物形成時のギブス標準自由エネル
ギーの低下量は、前記第1の金属より大きいことを特徴
とする半導体装置の製造方法。 - 【請求項9】 前記第1の金属は、W、Mo、Ru、A
g、およびCuからなる群から選択された少なくとも1
種である請求項8に記載の半導体装置の製造方法。 - 【請求項10】 前記第2の金属は、Al、Ti、Z
r、Hf、Nb,Ta、Ba、Sr、YおよびCeから
なる群から選択される少なくとも1種である請求項8ま
たは9に記載の半導体装置の製造方法。 - 【請求項11】 前記第2の金属を含有する金属酸化物
層は、 前記ゲート電極に第2の金属をイオン注入して、イオン
注入層を形成する工程と、 前記イオン注入層を選択的に酸化する工程とにより形成
される請求項8ないし10のいずれか1項に記載の半導
体装置の製造方法。 - 【請求項12】 前記第2の金属を含有する金属酸化物
層は、 前記第1の金属を含むゲート電極上に第2の金属を含む
金属膜を形成する工程と、 前記第1の金属と前記第2の金属とを含む合金膜を、前
記ゲート電極上に形成する工程と、 前記合金膜を選択的に酸化する工程とにより形成される
請求項8ないし10のいずれか1項に記載の半導体装置
の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087404A JP3851752B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の製造方法 |
TW090103413A TW492093B (en) | 2000-03-27 | 2001-02-15 | Semiconductor device and method of manufacturing the same |
KR10-2001-0014820A KR100413740B1 (ko) | 2000-03-27 | 2001-03-22 | 반도체 장치 및 그 제조 방법 |
US09/816,171 US6476454B2 (en) | 2000-03-27 | 2001-03-26 | Semiconductor device and method of manufacturing the same |
US10/253,434 US6607958B2 (en) | 2000-03-27 | 2002-09-25 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000087404A JP3851752B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274380A true JP2001274380A (ja) | 2001-10-05 |
JP3851752B2 JP3851752B2 (ja) | 2006-11-29 |
Family
ID=18603418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000087404A Expired - Fee Related JP3851752B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6476454B2 (ja) |
JP (1) | JP3851752B2 (ja) |
KR (1) | KR100413740B1 (ja) |
TW (1) | TW492093B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012922A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体装置およびその製造方法 |
US7256122B2 (en) | 2003-12-30 | 2007-08-14 | Dongbu Electronics Co., Ltd. | Method of fabricating semiconductor device |
US7297630B2 (en) | 2003-12-31 | 2007-11-20 | Dongbu Electronics Co., Ltd. | Methods of fabricating via hole and trench |
JP2009290221A (ja) * | 2007-02-06 | 2009-12-10 | Sony Corp | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
US7977751B2 (en) | 2007-02-06 | 2011-07-12 | Sony Corporation | Insulated gate field effect transistor and a method of manufacturing the same |
JP2011524080A (ja) * | 2008-06-30 | 2011-08-25 | インテル・コーポレーション | 誘電体エッチストップ層の選択的形成 |
JP2012253148A (ja) * | 2011-06-01 | 2012-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
US9437704B2 (en) | 2010-01-07 | 2016-09-06 | Hitachi Kokusai Electric Inc. | Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same |
US9472637B2 (en) | 2010-01-07 | 2016-10-18 | Hitachi Kokusai Electric Inc. | Semiconductor device having electrode made of high work function material and method of manufacturing the same |
JP2016540368A (ja) * | 2013-09-27 | 2016-12-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | シームレスのコバルト間隙充填を可能にする方法 |
JP2022533516A (ja) * | 2019-05-09 | 2022-07-25 | インテル・コーポレーション | コンタクトの高さの差が大きいメモリ用途のための非導電性エッチングストップ構造 |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
KR100372643B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 제조방법 |
EP1211723B1 (en) * | 2000-11-30 | 2009-09-09 | Texas Instruments Incorporated | Optimized metal fuse process in semiconductor device |
US9139906B2 (en) | 2001-03-06 | 2015-09-22 | Asm America, Inc. | Doping with ALD technology |
US7563715B2 (en) | 2005-12-05 | 2009-07-21 | Asm International N.V. | Method of producing thin films |
US6921743B2 (en) * | 2001-04-02 | 2005-07-26 | The Procter & Gamble Company | Automatic dishwashing compositions containing a halogen dioxide salt and methods for use with electrochemical cells and/or electrolytic devices |
US7037862B2 (en) * | 2001-06-13 | 2006-05-02 | Micron Technology, Inc. | Dielectric layer forming method and devices formed therewith |
US20030098489A1 (en) * | 2001-11-29 | 2003-05-29 | International Business Machines Corporation | High temperature processing compatible metal gate electrode for pFETS and methods for fabrication |
AU2002354103A1 (en) * | 2001-12-07 | 2003-06-17 | Tokyo Electron Limited | Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method |
US6696345B2 (en) * | 2002-01-07 | 2004-02-24 | Intel Corporation | Metal-gate electrode for CMOS transistor applications |
JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
US20030194510A1 (en) * | 2002-04-16 | 2003-10-16 | Applied Materials, Inc. | Methods used in fabricating gates in integrated circuit device structures |
US6844585B1 (en) | 2002-06-17 | 2005-01-18 | National Semiconductor Corporation | Circuit and method of forming the circuit having subsurface conductors |
US7081409B2 (en) * | 2002-07-17 | 2006-07-25 | Samsung Electronics Co., Ltd. | Methods of producing integrated circuit devices utilizing tantalum amine derivatives |
US20040053456A1 (en) * | 2002-09-17 | 2004-03-18 | Wen-Yueh Jang | Mosfet with short channel structure and formation method thereof |
US20040056366A1 (en) * | 2002-09-25 | 2004-03-25 | Maiz Jose A. | A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement |
US6969688B2 (en) * | 2002-10-08 | 2005-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wet etchant composition and method for etching HfO2 and ZrO2 |
US6858524B2 (en) * | 2002-12-03 | 2005-02-22 | Asm International, Nv | Method of depositing barrier layer for metal gates |
US6727560B1 (en) * | 2003-02-10 | 2004-04-27 | Advanced Micro Devices, Inc. | Engineered metal gate electrode |
TW200423185A (en) | 2003-02-19 | 2004-11-01 | Matsushita Electric Ind Co Ltd | Method of introducing impurity |
US6812110B1 (en) | 2003-05-09 | 2004-11-02 | Micron Technology, Inc. | Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials |
US6861350B1 (en) * | 2003-06-19 | 2005-03-01 | Advanced Micro Devices, Inc. | Method of manufacturing semiconductor device comprising silicon-rich tasin metal gate electrode |
US7129552B2 (en) * | 2003-09-30 | 2006-10-31 | Sharp Laboratories Of America, Inc. | MOSFET structures with conductive niobium oxide gates |
US20050070109A1 (en) * | 2003-09-30 | 2005-03-31 | Feller A. Daniel | Novel slurry for chemical mechanical polishing of metals |
KR101107766B1 (ko) * | 2003-10-09 | 2012-01-20 | 파나소닉 주식회사 | 접합 형성 방법 및 이를 이용하여 형성된 피처리물 |
TW200526804A (en) * | 2003-10-30 | 2005-08-16 | Tokyo Electron Ltd | Method of manufacturing semiconductor device, film-forming apparatus, and storage medium |
KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
US7005333B2 (en) * | 2003-12-30 | 2006-02-28 | Infineon Technologies Ag | Transistor with silicon and carbon layer in the channel region |
US7002224B2 (en) * | 2004-02-03 | 2006-02-21 | Infineon Technologies Ag | Transistor with doped gate dielectric |
US7060571B1 (en) * | 2004-02-13 | 2006-06-13 | Advanced Micro Devices, Inc. | Semiconductor device with metal gate and high-k tantalum oxide or tantalum oxynitride gate dielectric |
US7094671B2 (en) * | 2004-03-22 | 2006-08-22 | Infineon Technologies Ag | Transistor with shallow germanium implantation region in channel |
JPWO2005119745A1 (ja) * | 2004-06-04 | 2008-04-03 | 松下電器産業株式会社 | 不純物導入方法 |
US20070059929A1 (en) * | 2004-06-25 | 2007-03-15 | Hag-Ju Cho | Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same |
US20070026621A1 (en) * | 2004-06-25 | 2007-02-01 | Hag-Ju Cho | Non-volatile semiconductor devices and methods of manufacturing the same |
US7157378B2 (en) * | 2004-07-06 | 2007-01-02 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
US7253501B2 (en) * | 2004-08-03 | 2007-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance metallization cap layer |
US7078722B2 (en) | 2004-09-20 | 2006-07-18 | International Business Machines Corporation | NFET and PFET devices and methods of fabricating same |
US7091118B1 (en) * | 2004-11-16 | 2006-08-15 | Advanced Micro Devices, Inc. | Replacement metal gate transistor with metal-rich silicon layer and method for making the same |
US7205186B2 (en) * | 2004-12-29 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for suppressing oxide formation |
JP2007036148A (ja) * | 2005-07-29 | 2007-02-08 | Toshiba Corp | 半導体装置製造方法 |
US7560392B2 (en) | 2006-05-10 | 2009-07-14 | Micron Technology, Inc. | Electrical components for microelectronic devices and methods of forming the same |
US8008144B2 (en) * | 2006-05-11 | 2011-08-30 | Micron Technology, Inc. | Dual work function recessed access device and methods of forming |
US20070262395A1 (en) | 2006-05-11 | 2007-11-15 | Gibbons Jasper S | Memory cell access devices and methods of making the same |
US8860174B2 (en) * | 2006-05-11 | 2014-10-14 | Micron Technology, Inc. | Recessed antifuse structures and methods of making the same |
JP4492589B2 (ja) * | 2006-06-20 | 2010-06-30 | ソニー株式会社 | 半導体装置の製造方法 |
US20080076216A1 (en) * | 2006-09-25 | 2008-03-27 | Sangwoo Pae | Method to fabricate high-k/metal gate transistors using a double capping layer process |
US7576598B2 (en) * | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
JP2010506408A (ja) | 2006-10-05 | 2010-02-25 | エーエスエム アメリカ インコーポレイテッド | 金属シリケート膜のald |
EP1914800A1 (en) * | 2006-10-20 | 2008-04-23 | Interuniversitair Microelektronica Centrum | Method of manufacturing a semiconductor device with multiple dielectrics |
JP5380827B2 (ja) | 2006-12-11 | 2014-01-08 | ソニー株式会社 | 半導体装置の製造方法 |
US7682891B2 (en) * | 2006-12-28 | 2010-03-23 | Intel Corporation | Tunable gate electrode work function material for transistor applications |
US7611979B2 (en) | 2007-02-12 | 2009-11-03 | International Business Machines Corporation | Metal gates with low charge trapping and enhanced dielectric reliability characteristics for high-k gate dielectric stacks |
US20080283921A1 (en) * | 2007-05-15 | 2008-11-20 | Schiltron Corporation | Dual-gate nmos devices with antimony source-drain regions and methods for manufacturing thereof |
US7585716B2 (en) * | 2007-06-27 | 2009-09-08 | International Business Machines Corporation | High-k/metal gate MOSFET with reduced parasitic capacitance |
US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
KR101527535B1 (ko) * | 2008-10-21 | 2015-06-10 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
US7824986B2 (en) | 2008-11-05 | 2010-11-02 | Micron Technology, Inc. | Methods of forming a plurality of transistor gates, and methods of forming a plurality of transistor gates having at least two different work functions |
US7759208B1 (en) * | 2009-03-27 | 2010-07-20 | International Business Machines Corporation | Low temperature ion implantation for improved silicide contacts |
US8294202B2 (en) * | 2009-07-08 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
US8236661B2 (en) * | 2009-09-28 | 2012-08-07 | International Business Machines Corporation | Self-aligned well implant for improving short channel effects control, parasitic capacitance, and junction leakage |
US8039908B2 (en) * | 2009-11-11 | 2011-10-18 | International Business Machines Corporation | Damascene gate having protected shorting regions |
WO2011105184A1 (en) * | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8816503B2 (en) * | 2011-08-29 | 2014-08-26 | Infineon Technologies Austria Ag | Semiconductor device with buried electrode |
US20130087856A1 (en) * | 2011-10-05 | 2013-04-11 | International Business Machines Corporation | Effective Work Function Modulation by Metal Thickness and Nitrogen Ratio for a Last Approach CMOS Gate |
US8652890B2 (en) * | 2012-02-29 | 2014-02-18 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits with narrow, metal filled openings |
JP2014038960A (ja) * | 2012-08-17 | 2014-02-27 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
US8748309B2 (en) * | 2012-09-14 | 2014-06-10 | GlobalFoundries, Inc. | Integrated circuits with improved gate uniformity and methods for fabricating same |
US20150024584A1 (en) * | 2013-07-17 | 2015-01-22 | Global Foundries, Inc. | Methods for forming integrated circuits with reduced replacement metal gate height variability |
KR102381342B1 (ko) | 2015-09-18 | 2022-03-31 | 삼성전자주식회사 | 게이트를 갖는 반도체 소자의 형성 방법 |
US10020304B2 (en) * | 2015-11-16 | 2018-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor, semiconductor device and fabricating method thereof |
US9859157B1 (en) * | 2016-07-14 | 2018-01-02 | International Business Machines Corporation | Method for forming improved liner layer and semiconductor device including the same |
US20220415656A1 (en) * | 2021-06-25 | 2022-12-29 | Applied Materials, Inc. | Backside wafer dopant activation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
JP3523093B2 (ja) | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6004850A (en) * | 1998-02-23 | 1999-12-21 | Motorola Inc. | Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation |
JP3116897B2 (ja) * | 1998-03-18 | 2000-12-11 | 日本電気株式会社 | 微細配線形成方法 |
US6225168B1 (en) * | 1998-06-04 | 2001-05-01 | Advanced Micro Devices, Inc. | Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof |
US6218311B1 (en) * | 1998-06-30 | 2001-04-17 | Texas Instruments Incorporated | Post-etch treatment of a semiconductor device |
US6333247B1 (en) * | 1999-02-10 | 2001-12-25 | International Business Machines Corporation | Two-step MOSFET gate formation for high-density devices |
US6300202B1 (en) * | 2000-05-18 | 2001-10-09 | Motorola Inc. | Selective removal of a metal oxide dielectric |
-
2000
- 2000-03-27 JP JP2000087404A patent/JP3851752B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-15 TW TW090103413A patent/TW492093B/zh not_active IP Right Cessation
- 2001-03-22 KR KR10-2001-0014820A patent/KR100413740B1/ko not_active IP Right Cessation
- 2001-03-26 US US09/816,171 patent/US6476454B2/en not_active Expired - Fee Related
-
2002
- 2002-09-25 US US10/253,434 patent/US6607958B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7256122B2 (en) | 2003-12-30 | 2007-08-14 | Dongbu Electronics Co., Ltd. | Method of fabricating semiconductor device |
US7297630B2 (en) | 2003-12-31 | 2007-11-20 | Dongbu Electronics Co., Ltd. | Methods of fabricating via hole and trench |
JP2007012922A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009290221A (ja) * | 2007-02-06 | 2009-12-10 | Sony Corp | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
US7977751B2 (en) | 2007-02-06 | 2011-07-12 | Sony Corporation | Insulated gate field effect transistor and a method of manufacturing the same |
JP2011524080A (ja) * | 2008-06-30 | 2011-08-25 | インテル・コーポレーション | 誘電体エッチストップ層の選択的形成 |
US9653301B2 (en) | 2010-01-07 | 2017-05-16 | Hitachi Kokusai Electric Inc. | Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same |
US9437704B2 (en) | 2010-01-07 | 2016-09-06 | Hitachi Kokusai Electric Inc. | Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same |
US9472637B2 (en) | 2010-01-07 | 2016-10-18 | Hitachi Kokusai Electric Inc. | Semiconductor device having electrode made of high work function material and method of manufacturing the same |
JP2012253148A (ja) * | 2011-06-01 | 2012-12-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2016540368A (ja) * | 2013-09-27 | 2016-12-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | シームレスのコバルト間隙充填を可能にする方法 |
JP2019110320A (ja) * | 2013-09-27 | 2019-07-04 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | シームレスのコバルト間隙充填を可能にする方法 |
US10699946B2 (en) | 2013-09-27 | 2020-06-30 | Applied Materials, Inc. | Method of enabling seamless cobalt gap-fill |
JP2022533516A (ja) * | 2019-05-09 | 2022-07-25 | インテル・コーポレーション | コンタクトの高さの差が大きいメモリ用途のための非導電性エッチングストップ構造 |
Also Published As
Publication number | Publication date |
---|---|
KR100413740B1 (ko) | 2003-12-31 |
TW492093B (en) | 2002-06-21 |
JP3851752B2 (ja) | 2006-11-29 |
KR20010091027A (ko) | 2001-10-22 |
US6476454B2 (en) | 2002-11-05 |
US6607958B2 (en) | 2003-08-19 |
US20030027393A1 (en) | 2003-02-06 |
US20010025999A1 (en) | 2001-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851752B2 (ja) | 半導体装置の製造方法 | |
JP3523093B2 (ja) | 半導体装置およびその製造方法 | |
US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
US7465996B2 (en) | Semiconductor device and method for fabricating the same | |
US7042033B2 (en) | ULSI MOS with high dielectric constant gate insulator | |
US6465335B1 (en) | Method of manufacturing semiconductor device | |
US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
KR20060096032A (ko) | Dram 억세스 트랜지스터 및 그 형성방법 | |
JP2003273350A (ja) | 半導体装置及びその製造方法 | |
US9064854B2 (en) | Semiconductor device with gate stack structure | |
KR100763745B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP2001274381A (ja) | 半導体装置の製造方法 | |
JP2002094059A (ja) | Mosfet素子の製造方法 | |
JP3768871B2 (ja) | 半導体装置の製造方法 | |
JP2006165469A (ja) | 半導体装置及びその製造方法 | |
KR20000059937A (ko) | 폴리사이드 형성방법 | |
KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
JP5195421B2 (ja) | 半導体装置 | |
KR100771538B1 (ko) | 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법 | |
JP3623682B2 (ja) | 半導体装置の製造方法 | |
JP2005243678A (ja) | 半導体装置の製造方法 | |
KR100340868B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JPH05291567A (ja) | 半導体装置及びその製造方法 | |
JP2001024187A (ja) | 半導体装置の製造方法 | |
JP2003124346A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060620 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |