JP2013514663A - デュアル仕事関数ゲート構造 - Google Patents

デュアル仕事関数ゲート構造 Download PDF

Info

Publication number
JP2013514663A
JP2013514663A JP2012544582A JP2012544582A JP2013514663A JP 2013514663 A JP2013514663 A JP 2013514663A JP 2012544582 A JP2012544582 A JP 2012544582A JP 2012544582 A JP2012544582 A JP 2012544582A JP 2013514663 A JP2013514663 A JP 2013514663A
Authority
JP
Japan
Prior art keywords
gate
gate material
transistor
type
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012544582A
Other languages
English (en)
Other versions
JP5596172B2 (ja
Inventor
エム． ハフェズ，ワリド
ラーマン，アニスール
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2013514663A publication Critical patent/JP2013514663A/ja
Application granted granted Critical
Publication of JP5596172B2 publication Critical patent/JP5596172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

トランジスタを有する半導体チップが記載されている。前記トランジスタは、ゲート誘電体にわたって設けられたゲート電極を有する。前記ゲート電極は、前記ゲート誘電体上に設けられた第1ゲート材料、及び前記ゲート誘電体上に設けられた第2ゲート材料を有する。前記第1ゲート材料は前記第2ゲート材料とは異なる。前記第2ゲート材料はまた、前記ゲート電極のソース領域又はドレイン領域にも設けられている。

Description

本発明の技術分野は概して、半導体デバイスに関し、より重要には、デュアル仕事関数ゲート構造に関する。
図1と図2は、相補的半導体デバイス技術−たとえばCMOS−に関する詳細を表している。図1は、平衡状態でのnMOSデバイスとpMOSデバイスの両方のMOS構造についてのエネルギーバンド図を表している。図1の方法（これは一般的な方法である）によると、両デバイスの設計は、平衡状態において、high-k誘電体102_N/nMOSのpウエル103_N界面でのフェルミ準位、及びhigh-k誘電体102_P/pMOSのnウエル103_P界面でのフェルミ準位が、伝導帯(Ec)と価電子帯(Ev)の間の約半分となるように行われる。ここで、平衡とは基本的に、「オフ状態」のデバイスに相当する。フェルミ準位を、EcとEvとの間に設定することで、そのデバイスは、最小伝導状態に保たれる（なぜなら伝導帯はほとんど自由電子を持っておらず、価電子帯はほとんど自由正孔を持っていないからである）。
上述したようにフェルミ準位を、EcとEvとの間に設定するため、nMOSのpウエル103_N及びpMOSのnウエル103_Pにおいて適切な大きさのバンド曲がりを誘起する特定のゲート金属材料が選ばれる。特に、所望のバンド曲がりを実現するため、nMOSのゲート101_Nに用いられる材料は一般的に、pMOSのゲート104_Pに用いられる材料よりも小さな仕事関数を有する（つまりpMOSの仕事関数104_Pは一般的に、nMOSの仕事関数104_Nよりも大きい）。
図2は、オフ状態ではないアクティブ状態である図1のデバイスを表している。nMOSデバイスの場合では、正のゲート−ソース電圧は基本的に、誘電体/ウエル界面205_Nでのフェルミ準位付近に伝導帯を設定するさらなるバンド曲がりを生じさせる。伝導帯Ecがフェルミ準位付近であるとき、自由電子は十分な数となる。よって、伝導性チャネルが界面205_Nに形成される。この状態は「オン状態」のデバイスに相当する。同様に、nMOSデバイスの場合では、負のゲート−ソース電圧は基本的に、誘電体/ウエル界面205_Pでのフェルミ準位付近に価電子帯を設定するさらなるバンド曲がりを生じさせる。価電子帯Evがフェルミ準位の上にあるとき、自由正孔は十分な数となる。よって伝導性チャネルが界面205_Pに形成される。この状態は「オン状態」のデバイスに相当する。
半導体チップはトランジスタを有し、前記トランジスタはゲート誘電体にわたって設けられるゲート電極を有し、前記ゲート電極は前記ゲート誘電体上に設けられる第1ゲート材料及び前記ゲート誘電体上に設けられる第2ゲート材料を有し、前記第1ゲート材料は前記第2ゲート材料とは異なり、かつ、前記第2ゲート材料は前記ゲート電極のソース領域又はドレイン領域のいずれか一に設けられる。
トランジスタのゲート電極を形成する工程を有する方法は、ゲート誘電体の第1領域上に第1ゲート材料を堆積する工程、及び、前記ゲート誘電体の第2領域上に第2ゲート材料を堆積する工程、によって前記トランジスタを形成し、前記第2ゲート材料は、前記ゲート電極のソース側又はドレイン側に存在し、前記第1ゲート材料と前記第2ゲート材料は、それぞれ異なる仕事関数を有する。
半導体ダイはn型トランジスタとp型トランジスタを有し、前記n型トランジスタはゲート誘電体にわたって設けられるゲート電極を有し、前記ゲート電極は前記ゲート誘電体上に設けられる第1ゲート材料及び前記ゲート誘電体上に設けられる第2ゲート材料を有し、かつ、前記第1ゲート材料は、前記第2ゲート材料よりも小さな仕事関数を有し、前記第2ゲート材料は、前記ゲート電極のソース領域又はドレイン領域のいずれか一に設けられ、前記p型トランジスタは、ゲート誘電体にわたって設けられるゲート電極を有し、前記p型トランジスタのゲート電極は、前記p型トランジスタのゲート誘電体上に設けられる前記第1ゲート材料、及び、前記p型トランジスタのゲート誘電体上に設けられる前記第2ゲート材料を有し、かつ、前記p型トランジスタの第1ゲート材料は、前記p型トランジスタのゲート電極のソース領域又はドレイン領域のいずれかに設けられる。
平衡状態での従来のnMOS及びpMOSデバイスを表している。 アクティブモードの従来のnMOS及びpMOSデバイスを表している。 aとbは、従来のnMOSデバイスのチャネルに沿ったバンド図を表している。 aとbは、改良されたnMOSデバイスのチャネルに沿ったバンド図を表している。 aとbは、改良されたpMOSデバイスのチャネルに沿ったバンド図を表している。 a乃至fは、従来のデュアルメタルゲートの製造プロセスを表している。 a乃至fは、図4a,b及び図5a,bの改良されたデバイスを製造することのできるデュアルメタルゲート製造プロセスを表している。 非対称nMOS及びpMOSデバイスの実施例を表している。各デバイスはデュアルメタルゲートを有している。 デュアルメタルゲートを有する垂直ドレイン型nMOS(VDnMOS)デバイスの実施例を表している。 デュアルメタルゲートを有する横方向拡散MOS(LDMOS)デバイスの実施例を表している。
図3aと図3bは、図1と図2で説明したnMOSデバイスのチャネルに沿ったバンド図を表している。図3aは「オフ状態」のデバイスに相当し、図3bは「オン状態」のデバイスに相当する。図3aを参照すると、n+ソース/ドレイン拡張部が存在することで、pウエル内部にバンド曲がり301が生じる。ゲート長が、これまでのデバイスの製造におけるゲート長よりも長いときには、バンド曲がり301は、ゲート付近のpウエル内部でのエネルギーバンドプロファイルのほんの一部しか表さない。しかしゲート長は絶えず減少しているので、バンド曲がり301は、ゲート付近のエネルギーバンドプロファイルのかなりの部分を表し、かつ、バンド曲がり301の効果はますます顕著になる。たとえばバンド曲がり301の存在は、閾値電圧の減少に寄与すると考えられている。
図3bを参照すると、n+ドレイン拡張部が存在することで、pウエルとn+ドレイン拡張部の界面（付近）での鋭いバンド曲がり302が生じる。鋭いバンド曲がり302は、極端に高い電場に相当する。その極端に高い電場は、「ホットキャリア」に係る多数の問題−たとえば基板電流、アバランシェ降伏、エネルギーバリアの低下、及び閾値のシフト−の原因であると考えられている。
図4aと図4bは、図3aと図3bのnMOSデバイスと比較した、ゲート電極付近でのバンド曲がり特性が改善されたnMOSデバイスの設計を表している。図4aはオフ状態のデバイスを表し、図4bはオン状態のデバイスを表す。
特に、当該デバイスのゲート構造は、1)外側部分402aと402b、及び2)内側部分403の3つの部分を有することが分かる。ある実施例においては、図4aと図4bで観察されるn型デバイスについては、外側部分402aと402bがp型デバイスゲート金属で構成され、かつ、内側部分403はn型デバイスゲート金属で構成される。よって外側部分402aと402bは、内側部分403よりも大きな仕事関数を有する。
この場合では、ゲートの外側領域402aと402bでの仕事関数が大きいことによる効果は、図1のpMOSデバイスについて観察された効果と同様の効果を有する。つまり、大きな仕事関数を有する材料は、バンド曲がりを誘起する。そのバンド曲がりは、図3aで観察された準位と比較して、フェルミ準位よりも「上に」伝導帯と価電子帯を引き上げる。そのため、図4のオフ状態のデバイスのpウエル/拡張部の界面領域でのバンド曲がり401は、図3aのデバイスにおいて観察されるバンド曲がり301よりも小さい。その結果、n+ソース/ドレイン拡張部の存在によって引き起こされる閾値電圧の減少は、実質的に排除又は抑制される。
同様に図4bを参照すると、仕事関数の大きな材料402bが価電子帯と伝導帯の上方への引き上げを誘起することで、図3bのオン状態のデバイスと比較して、図4bのオン状態のデバイスでのpウエル/n+ドレイン拡張部の界面（付近）でのバンド曲がりは鋭くなくなる。その鋭くないバンド曲がり404は弱い電場に相当する。これは「ホットキャリア」効果を緩和する。バンド曲がりはまた、pウエル/n+ソース拡張部でも生成される。図4bで観察されるように、小さなバリアが生成されるが、このバリアは、ドーピング準位とゲート金属材料を適切に選ぶことによって抑制又は解消されうる。
図5aと図5bは、従来技術に係るpMOSデバイスと比較した、ゲート電極付近でのバンド曲がり特性が改善されたpMOSデバイスの設計を表している。図5aはオフ状態のデバイスを表し、図5bはオン状態のデバイスを表す。
特に、当該デバイスのゲート構造は、1)外側部分502aと502b、及び2)内側部分503の3つの部分を有することが分かる。ある実施例においては、図5aと図5bで観察されるp型デバイスについては、外側部分502aと502bがn型デバイスゲート金属で構成され、かつ、内側部分503はp型デバイスゲート金属で構成される。よって外側部分502aと502bは、内側部分503よりも小さな仕事関数を有する。
この場合では、ゲートの外側領域502aと502bでの仕事関数が小さいことによる効果は、図1のnMOSデバイスについて観察された効果と同様の効果を有する。つまり、小さな仕事関数を有する材料は、バンド曲がりを誘起する。そのバンド曲がりは、フェルミ準位よりも「下に」伝導帯と価電子帯を引き下げる。そのため、図5aのオフ状態のデバイスのnウエル/拡張部の界面領域でのバンド曲がり501は、従来技術に係る（シングルゲートメタル）デバイスにおけるnウエル/拡張部の対応するバンド曲がりよりも小さい。その結果、p+ソース/ドレイン拡張部の存在によって引き起こされる閾値電圧の減少は、実質的に排除又は抑制される。
同様に図5bを参照すると、仕事関数の小さな材料502bが価電子帯と伝導帯の下方への引き下げを誘起することで、従来技術に係る（シングルゲートメタル）デバイスと比較して、図5bのオン状態のデバイスでのnウエル/p+ドレイン拡張部の界面（付近）でのバンド曲がりは鋭くなくなる。その鋭くないバンド曲がり504は弱い電場に相当する。これは「ホットキャリア」効果を緩和する。バンド曲がりはまた、pウエル/n+ソース拡張部でも生成される。図5bで観察されるように、小さなバリアが生成されるが、このバリアは、ドーピング準位とゲート金属材料を適切に選ぶことによって抑制又は解消されうる。
たとえ「nMOS」及び「pMOS」という語が上述の図4a,b及び図5a,bで用いられているとしても（「nMOS」及び「pMOS」はそれぞれ、n型の金属−酸化物−半導体及びp型の金属−酸化物−半導体を意味する）、便宜上、これらの語は、技術的には酸化物ではないゲート誘電体を有するデバイスにも適用されるものと解される。「n型デバイス」及び「p型デバイス」という語もまた利用されてよい。しかもたとえ「ゲート金属」という語が上述の図4a,b及び図5a,bで用いられているとしても、便宜上、「ゲート金属」という語は、技術的には金属ではないゲート材料（たとえば高濃度ドーピングされた多結晶シリコン）にも適用されるものと解される。「ゲート材料」、「ゲート電極」、及び「ゲート電極材料」等の語もまた利用されてよい。また便宜上、デバイスの図は、たとえばソース/ドレイン電極（各対応するソース/ドレイン拡張部と電気的に結合するものと解される）、デバイスの図示されたゲート金属上に存在する金属ゲート充填材料、側壁スペーサ等の周知のデバイス構造を図示していない。
図6A〜図6Fは、各異なるゲート金属を有するnMOS及びpMOSの従来技術に係る製造方法を表している。図6Aは、ゲート誘電体601a,bが上方に堆積されたnMOSデバイス及びpMOSデバイスを表している。図6Bでは、nMOSデバイス用のゲート金属602a,bが、両デバイスのゲート誘電体601a,b上に堆積される。よって図6Cにおいて観察されるように、フォトレジスト603a,bは、ウエハ上にコーティングされ、かつ、pMOSデバイスのゲート領域にわたって開口部604を形成するようにパターニングされる。それによりpMOSデバイス内に存在するnMOSゲート金属602bが曝露される。nMOSデバイス全体にわたるnMOSゲート材料602aは、フォトレジスト603aによって覆われる。
図6Dにおいて観察されるように、pMOSデバイスのゲート領域内において曝露されたnMOSゲート金属602bはエッチングにより除去される。nMOSデバイスのゲート領域内におけるnMOSゲート金属602aは、エッチング中、フォトレジスト603aによって保護される。図6Eにおいて観察されるように、pMOSゲート金属605は、pMOSデバイスのゲート誘電体全体にわたって堆積される。図6Fにおいて観察されるように、フォトレジスト603a,bが除去されることで、nMOSデバイスのゲート領域内にはnMOSゲート材料602aが残され、かつ、pMOSデバイスのゲート領域内にはpMOSゲート材料605が残される。図6Fにおいて観察されるように、製造されたデバイスは、ゲート誘電体上に1つのゲート金属しか有していない。
図7A〜図7Fは、図6A〜図6Fとは対照的に、1つのデバイスのゲート誘電体上に2つ以上のゲート材料を有するデバイスを製造することが可能なプロセスを表している。図7Aは、ゲート誘電体701a,bが上方に堆積されたnMOSデバイス及びpMOSデバイスを表している。図7bでは、n型ゲート材料702a,bが、両デバイスのゲート誘電体上に堆積される。
図7Cにおいて観察されるように、フォトレジスト703a,bは、ウエハ上にコーティングされ、かつ、n型デバイスのゲート端部にわたって一対の開口部704を形成し、かつ、p型デバイスのゲート中心部にわたって1つの開口部705を形成するようにパターニングされる。開口部の各々は、下地のn型ゲート材料702a,bを曝露する。曝露されたn型ゲート材料は続いてエッチングされる。エッチングは、ドライエッチング−たとえばHCl又はSF6を基本とするエッチング−により行われてよい。
図7Eにおいて観察されるように、曝露されたn型ゲート材料が除去されるとき、p型ゲート材料706a,bが、その曝露されたn型ゲート材料が存在した場所に堆積される。続いてフォトレジストが除去されることで、ゲート誘電体上にn型ゲート金属及びp型ゲート金属を有するデバイスが残される。
特に、代替手法においては、p型ゲート材料は、n型ゲート材料の前に堆積されてよい。この場合、フォトレジストパターンは、図7bと比較して、「切り替わる」（つまり、p型デバイスは一対の開口部を有し、n型デバイスは1つの開口部を有する）。
ゲート材料に用いられる材料の種類は実施例によって変化してよい。上述したように、一の手法によると、p型デバイスに用いられるゲート材料（「p型のゲート材料」）は、p型デバイスのゲート誘電体上だけではなく、n型デバイスのゲート誘電体上にも堆積される。同様に、n型デバイスに用いられるゲート材料（「n型のゲート材料」）は、n型デバイスのゲート誘電体上だけではなく、p型デバイスのゲート誘電体上にも堆積される。一般的には、上述したように、p型ゲート材料は、n型ゲート材料よりも大きな仕事関数を有する。適切なゲート材料は、多結晶シリコン、タングステン、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、炭化チタン、炭化ジルコニウム、炭化タンタル、炭化ハフニウム、炭化アルミニウム、他の金属炭化物、金属窒化物、及び金属酸化物を含むが、これらに限定されるわけではない。当技術分野において知られているように、ゲート材料は、様々なプロセス−たとえば化学気相成長法若しくは原子層堆積又はスパッタリング−によって堆積されてよい。
p型ゲート材料がp型デバイスとn型デバイスの両方の上に堆積され、かつ、n型ゲート材料がp型デバイスとn型デバイスの両方の上に堆積されるときに、プロセス工程の数の観点における効率性が実現される。しかし代替手法は、n型デバイスとp型デバイスのうちの一のデバイスのみに用いられるゲート金属を用いることで、所望のバンド曲がりを実現してもよい。当業者は、係る代替手法が必要なときに、用途と材料を決定することができる。
またある実施例では、デバイスのゲート長は、製造プロセスにより実現可能な最小ゲート長よりも長い。たとえばロジックプロセスでは、典型的には、ロジックトランジスタの最小の製造部位はゲート長である。よって、本明細書で説明したゲート構造を有するデバイスは、ロジックトランジスタよりも長いゲート長を有する（ロジックトランジスタの場合、1つの最小製造部位よりもむしろ、上述したように多数の部位が1つのゲート上に形成されるためである）。たとえば一の実施例によると、本明細書で説明したゲート構造を有するデバイスは、高電圧アナログ信号回路及び/又は高電圧混成信号回路を実装するのに用いられる。係るデバイスは、部位のゲート長が最小のロジックトランジスタを有する同一の半導体デバイス上に集積されてよい。たとえばデジタル部品（たとえばプロセスコア、メモリ等）及びアナログ/混成信号部品（たとえば増幅器、I/Oドライバ等）を有するシステム・オン・チップ(SOC)が、そのアナログ/混成信号部品用に本明細書で説明したゲート構造を有するデバイスを利用してよい。
たとえ上述の例が、外側ゲート端部金属と下地のソース/ドレイン拡張部の先端とが厳密に位置合わせされている様子を表しているとしても、係る手法が単なる例に過ぎないことを指摘しておくことは重要である。適切なバンド曲がりが実現されている限り、デュアルゲート金属構造の内側ゲート金属と外側ゲート金属との間の境界の位置は、変化してもよい。しかも図8Aで示されているように（詳細については後述する）、一部のデバイスの設計は、複数の端部のうちの一の上のみ−たとえばソース側のみ又はドレイン側のみ−に様々な外側端部ゲート材料を有してよい。たとえば、ホットキャリア効果が最も懸念されるデバイスの設計は、ゲートのソース側ではなくそのゲートのドレイン側に様々な外側端部ゲート材料を設けるように選んでよい。同様に、ホットキャリア効果の心配がなく、ゲートのソース付近で実質的に平坦ではないエネルギーバンド構造に関する懸念のあるデバイスの設計は、そのゲートのドレイン側ではなく、そのゲートのソース側にのみ様々なゲート材料を加えるように選ばれてよい。
さらに上述の例が、様々な外側端部ゲート材料がソースとドレインの両方に存在する場合に、同一のゲート材料が両端部に用いられることを示しているとしても、一対の外側端部ゲート材料が異なるような代替デバイス設計も存在してよい。たとえば第1外側端部ゲート材料が、そのゲートのソース側で、そのゲートのソース側付近のバリア高さを制御するのに用いられ、かつ、第2外側端部ゲート材料−前記ソース側で用いられるゲート材料とは異なる−が、ドレイン側で、ウエルとドレインとの間の電場を弱めるのに用いられてもよい。
図8A〜図8Cは、上述したデュアル金属ゲート構造を備えるように形成可能な様々な種類のトランジスタを表している。図8Aは、n型の非対称デバイス及びp型の非対称デバイスを表している。特に、これらのデバイスは、ソース側ではなくドレイン側付近にのみ異なる外側端部金属を有する（特に、n型デバイスのp型ゲート金属及びp型デバイスのn型ゲート金属）。そのため、これらのデバイスは、ウエル/ドレイン拡張部付近の電場を減少させるバンド曲がりを与えようとするだけである。
図8Bは、デュアル金属ゲート構造を有する垂直ドレインnMOSデバイス(VDnMOS)を表している。当技術分野において知られているように、VDnMOSデバイスは、そのゲートのドレイン端部付近に材料801を挿入することによって、ウエルとドレインとの間の接合間での高い電場の問題を解決する。トレンチ801の挿入は、外部のドレインコンタクトからゲート端部へ高抵抗路を生成するので、ゲート下の領域での電場は減少する。それに加えて、高濃度ドーピングされたドレイン注入部及び先端部は、ゲート下での浸食から守られる。このこともまたピーク電場を減少させる。このような電場の減少は、低キャリアエネルギー及びデバイスの信頼性向上となる。
図8Cは、デュアル金属ゲート構造を有する横方向拡散MOS(LDMOS)を表している。当技術分野において知られているように、LDMOSは、フィールドプレート802付近のドレイン拡張部(DEX)を拡張することによって、ウエルとドレインとの間の接合間で高電場を有するという問題を解決する。フィールドプレート802は、長いドレイン距離にわたって電場を拡散させるように機能するので、ピーク電場が減少し、かつホットキャリア効果の減少によってデバイスの寿命が改善される。

Claims (20)

  1. トランジスタを有する半導体チップであって、
    前記トランジスタは、ゲート誘電体にわたって設けられるゲート電極を有し、
    前記ゲート電極は、前記ゲート誘電体上に設けられる第1ゲート材料、及び、前記ゲート誘電体上に設けられる第2ゲート材料を有し、
    前記第1ゲート材料は前記第2ゲート材料とは異なり、かつ、
    前記第2ゲート材料は、前記ゲート電極のソース領域又はドレイン領域のいずれか一に設けられる、
    半導体チップ。
  2. 前記トランジスタがn型デバイスで、かつ、
    前記第1ゲート材料は、前記第2ゲート材料よりも小さな仕事関数を有する、
    請求項1に記載の半導体チップ。
  3. 前記第1ゲート材料及び前記第2ゲート材料が、前記ゲート誘電体上で互いに横方向に隣接する、請求項1に記載の半導体チップ。
  4. 第2トランジスタを有する請求項3に記載の半導体チップであって、
    前記第2トランジスタがp型デバイスで、
    前記第2トランジスタは、前記p型デバイスのゲート誘電体上に設けられた前記第2ゲート材料を含むゲート電極を有する、
    半導体チップ。
  5. 前記ゲート電極が、前記ゲート誘電体上に設けられた第3ゲート材料を有し、かつ、
    前記第3ゲート材料は、前記ソース領域又は前記ドレイン領域のいずれか他に設けられる、
    請求項2に記載の半導体チップ。
  6. 前記第3ゲート材料が前記第2ゲート材料と同一である、請求項5に記載の半導体チップ。
  7. 前記トランジスタがp型デバイスで、かつ、
    前記第1ゲート材料は、前記第2ゲート材料よりも小さな仕事関数を有する、
    請求項1に記載の半導体チップ。
  8. 前記第2ゲート材料が金属で構成される、請求項1に記載の半導体チップ。
  9. 第2トランジスタを有する請求項8に記載の半導体チップであって、
    前記第2トランジスタがn型デバイスで、
    前記第2トランジスタは、前記n型デバイスのゲート誘電体上に設けられた前記第2ゲート材料を含むゲート電極を有する、
    半導体チップ。
  10. トランジスタのゲート電極を形成する工程を有する方法であって、
    前記トランジスタは、
    ゲート誘電体の第1領域上に第1ゲート材料を堆積する工程、及び、
    前記ゲート誘電体の第2領域上に第2ゲート材料を堆積する工程、
    によって形成され、
    前記第2ゲート材料は、前記ゲート電極のソース側又はドレイン側に存在し、
    前記第1ゲート材料と前記第2ゲート材料は、それぞれ異なる仕事関数を有する、
    方法。
  11. 前記第1ゲート材料を堆積する工程後であって、前記第2ゲート材料を堆積する工程前に：
    前記第1ゲート材料をフォトレジストでコーティングする工程；
    前記フォトレジストをパターニングすることで、前記フォトレジストの一部を除去して、前記第1ゲート材料の領域を曝露する工程；及び、
    前記第1ゲート材料の領域をエッチングすることで、前記ゲート誘電体の第2領域を曝露する工程であって、前記第1ゲート材料と前記第2ゲート材料は、前記ゲート誘電体上で互いに横方向に隣接する、工程；
    をさらに有する請求項10に記載の方法。
  12. 前記トランジスタがn型トランジスタで、かつ、
    前記第1ゲート材料は、前記第2ゲート材料よりも小さな仕事関数を有する、
    請求項10に記載の方法。
  13. 前記トランジスタがp型トランジスタで、かつ、
    前記第1ゲート材料は、前記第2ゲート材料よりも大きな仕事関数を有する、
    請求項10に記載の方法。
  14. 同一の半導体ダイ上に第2トランジスタの第2ゲート電極を形成する工程をさらに有する請求項10に記載の方法であって、前記ゲート電極は：
    前記第2トランジスタのゲート誘電体の第1領域上に前記第2ゲート材料を堆積する工程；
    前記第2トランジスタのゲート誘電体の第2領域上に前記第1ゲート材料を堆積する工程；
    によって形成され、
    前記第2トランジスタのゲート誘電体の第2領域上の第1ゲート材料は、前記第2ゲート電極のソース側又はドレイン側に存在する、
    方法。
  15. n型トランジスタとp型トランジスタを有する半導体ダイであって、
    前記n型トランジスタは、ゲート誘電体にわたって設けられるゲート電極を有し、
    前記ゲート電極は、前記ゲート誘電体上に設けられる第1ゲート材料、及び、前記ゲート誘電体上に設けられる第2ゲート材料を有し、かつ、
    前記第1ゲート材料は、前記第2ゲート材料よりも小さな仕事関数を有し、
    前記第2ゲート材料は、前記ゲート電極のソース領域又はドレイン領域のいずれか一に設けられ、
    前記p型トランジスタは、ゲート誘電体にわたって設けられるゲート電極を有し、
    前記p型トランジスタのゲート電極は、前記p型トランジスタのゲート誘電体上に設けられる前記第1ゲート材料、及び、前記p型トランジスタのゲート誘電体上に設けられる前記第2ゲート材料を有し、かつ、
    前記p型トランジスタの第1ゲート材料は、前記p型トランジスタのゲート電極のソース領域又はドレイン領域のいずれかに設けられる、
    半導体ダイ。
  16. 前記n型トランジスタと前記p型トランジスタは非対称トランジスタである、請求項15に記載の半導体ダイ。
  17. 前記n型トランジスタが垂直ドレイン型トランジスタである、請求項15に記載の半導体ダイ。
  18. 前記n型トランジスタが横方向拡散トランジスタである、請求項15に記載の半導体ダイ。
  19. 前記n型トランジスタと前記p型トランジスタがアナログ回路又は混成信号回路で、かつ、
    前記半導体ダイは論理回路をも有する、
    請求項15に記載の半導体ダイ。
  20. 前記第1ゲート材料と前記第2ゲート材料が、各対応するトランジスタのゲート誘電体上で互いに横方向に隣接する、請求項15に記載の半導体ダイ。
JP2012544582A 2009-12-23 2010-12-02 デュアル仕事関数ゲート構造 Expired - Fee Related JP5596172B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/646,698 2009-12-23
US12/646,698 US20110147837A1 (en) 2009-12-23 2009-12-23 Dual work function gate structures
PCT/US2010/058661 WO2011087604A2 (en) 2009-12-23 2010-12-02 Dual work function gate structures

Publications (2)

Publication Number Publication Date
JP2013514663A true JP2013514663A (ja) 2013-04-25
JP5596172B2 JP5596172B2 (ja) 2014-09-24

Family

ID=44149862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012544582A Expired - Fee Related JP5596172B2 (ja) 2009-12-23 2010-12-02 デュアル仕事関数ゲート構造

Country Status (7)

Country Link
US (1) US20110147837A1 (ja)
EP (1) EP2517244A4 (ja)
JP (1) JP5596172B2 (ja)
KR (1) KR101447430B1 (ja)
CN (1) CN102714207B (ja)
TW (1) TWI521672B (ja)
WO (1) WO2011087604A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129173A1 (ja) * 2015-02-12 2016-08-18 ソニー株式会社 トランジスタ、保護回路およびトランジスタの製造方法
WO2017064793A1 (ja) * 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP2017191944A (ja) * 2017-05-24 2017-10-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117831B (zh) * 2009-12-31 2013-03-13 中国科学院微电子研究所 晶体管及其制造方法
KR101783952B1 (ko) * 2011-01-12 2017-10-10 삼성전자주식회사 반도체 장치
JP2015032651A (ja) * 2013-08-01 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR20210040176A (ko) 2013-09-27 2021-04-12 인텔 코포레이션 공통 기판 상의 상이한 일함수를 가지는 비-평면 ｉ／ｏ 및 논리 반도체 디바이스들
CN104600113A (zh) * 2013-10-31 2015-05-06 上海华虹宏力半导体制造有限公司 Ldmos器件
KR102202603B1 (ko) 2014-09-19 2021-01-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2019066785A1 (en) * 2017-09-26 2019-04-04 Intel Corporation GROUP III-V SEMICONDUCTOR DEVICES HAVING DUAL WORK EXTRACTION GRID ELECTRODES
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet
CN114078957A (zh) * 2020-08-10 2022-02-22 华为技术有限公司 一种混合栅场效应管及制备方法、开关电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235776A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置
JPH04144238A (ja) * 1990-10-05 1992-05-18 Nippon Steel Corp Ｍｏｓ型半導体装置
JPH05315605A (ja) * 1992-05-07 1993-11-26 Sony Corp Ｍｏｓ型半導体装置
JPH0661482A (ja) * 1992-08-07 1994-03-04 Sony Corp Ｍｏｓ型トランジスタおよびその製造方法
JPH06232389A (ja) * 1993-02-04 1994-08-19 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2006310847A (ja) * 2005-04-29 2006-11-09 Samsung Electronics Co Ltd 多重仕事関数金属窒化物ゲート電極を有するｍｏｓトランジスタ、これを採用するｃｍｏｓ集積回路素子及びその製造方法
JP2009065120A (ja) * 2007-06-15 2009-03-26 Qimonda Ag スプリット仕事関数ゲートを含むｍｏｓｆｅｔを有する集積回路
JP2009123944A (ja) * 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
JPH10214964A (ja) * 1997-01-30 1998-08-11 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びその製造方法
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
US6187657B1 (en) * 1999-03-24 2001-02-13 Advanced Micro Devices, Inc. Dual material gate MOSFET technique
US6187567B1 (en) * 1999-09-01 2001-02-13 Akzo Nobel N.V. Methods and reagents for in situ amplification
JP2002151652A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd 半導体集積回路装置
US6858483B2 (en) * 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
CN1274029C (zh) * 2003-03-06 2006-09-06 北京大学 一种组合栅场效应晶体管
JP4477886B2 (ja) * 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4485932B2 (ja) * 2003-12-31 2010-06-23 東部エレクトロニクス株式会社 フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method
JP2008227365A (ja) * 2007-03-15 2008-09-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7605601B2 (en) * 2007-04-19 2009-10-20 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US20090142915A1 (en) * 2007-12-04 2009-06-04 Weize Xiong Gate structure and method of forming the same
US7635648B2 (en) * 2008-04-10 2009-12-22 Applied Materials, Inc. Methods for fabricating dual material gate in a semiconductor device
US8003463B2 (en) * 2008-08-15 2011-08-23 International Business Machines Corporation Structure, design structure and method of manufacturing dual metal gate Vt roll-up structure
US8101471B2 (en) * 2008-12-30 2012-01-24 Intel Corporation Method of forming programmable anti-fuse element
JP2011129690A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 半導体装置の製造方法および半導体装置
US8487376B2 (en) * 2010-08-18 2013-07-16 Intel Corporation High-voltage transistor architectures, processes of forming same, and systems containing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235776A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置
JPH04144238A (ja) * 1990-10-05 1992-05-18 Nippon Steel Corp Ｍｏｓ型半導体装置
JPH05315605A (ja) * 1992-05-07 1993-11-26 Sony Corp Ｍｏｓ型半導体装置
JPH0661482A (ja) * 1992-08-07 1994-03-04 Sony Corp Ｍｏｓ型トランジスタおよびその製造方法
JPH06232389A (ja) * 1993-02-04 1994-08-19 Nec Corp 電界効果型トランジスタおよびその製造方法
JP2006310847A (ja) * 2005-04-29 2006-11-09 Samsung Electronics Co Ltd 多重仕事関数金属窒化物ゲート電極を有するｍｏｓトランジスタ、これを採用するｃｍｏｓ集積回路素子及びその製造方法
JP2009065120A (ja) * 2007-06-15 2009-03-26 Qimonda Ag スプリット仕事関数ゲートを含むｍｏｓｆｅｔを有する集積回路
JP2009123944A (ja) * 2007-11-15 2009-06-04 Panasonic Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016129173A1 (ja) * 2015-02-12 2016-08-18 ソニー株式会社 トランジスタ、保護回路およびトランジスタの製造方法
US10522357B2 (en) 2015-02-12 2019-12-31 Sony Semiconductor Solutions Corporation Transistor, protection circuit, and method of manufacturing transistor
WO2017064793A1 (ja) * 2015-10-15 2017-04-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JPWO2017064793A1 (ja) * 2015-10-15 2017-10-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10490681B2 (en) 2015-10-15 2019-11-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP2017191944A (ja) * 2017-05-24 2017-10-19 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Also Published As

Publication number Publication date
CN102714207B (zh) 2016-03-09
JP5596172B2 (ja) 2014-09-24
WO2011087604A2 (en) 2011-07-21
WO2011087604A3 (en) 2011-11-17
US20110147837A1 (en) 2011-06-23
KR20120088002A (ko) 2012-08-07
TW201133781A (en) 2011-10-01
CN102714207A (zh) 2012-10-03
KR101447430B1 (ko) 2014-10-13
TWI521672B (zh) 2016-02-11
EP2517244A4 (en) 2014-05-07
EP2517244A2 (en) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5596172B2 (ja) デュアル仕事関数ゲート構造
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
US9029218B2 (en) Tunneling field-effect transistor with direct tunneling for enhanced tunneling current
TWI420675B (zh) 具遮罩電極之半導體裝置及其方法
US9190332B1 (en) Method of fabricating integrated circuit transistors with multipart gate conductors
US20090273032A1 (en) LDMOS Device and Method for Manufacturing the Same
JP2005039270A (ja) メモリ素子およびその製造方法
KR20070029830A (ko) 집적 회로 및 그 형성 방법
US10818800B2 (en) Semiconductor structure and method for preparing the same
JP2007250781A (ja) 半導体装置およびその製造方法
US9679963B2 (en) Semiconductor structure and a method for processing a carrier
CN101771079A (zh) 一种源极为肖特基结的隧穿晶体管结构及其制造方法
US20210335784A1 (en) Input/output devices
US20070221999A1 (en) Semiconductor devices and methods of manufacture thereof
JP2010182740A (ja) 半導体装置
KR20160082463A (ko) 반도체 소자 구조물 및 그 형성 방법
JPWO2008123491A1 (ja) 電離衝突によるキャリア増倍を用いた半導体素子及びその作製方法
TWI635534B (zh) 半導體元件及其製造方法
US8222136B2 (en) Method of forming contacts for a semiconductor device
US7253472B2 (en) Method of fabricating semiconductor device employing selectivity poly deposition
CN114975278A (zh) 集成电路
US20100068861A1 (en) Method of defining gate structure height for semiconductor devices
KR20070003020A (ko) 반도체 소자의 듀얼 금속 게이트 전극 형성방법
KR19990018368A (ko) 트랜지스터의 제조 방법
JP2006100523A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140806

R150 Certificate of patent or registration of utility model

Ref document number: 5596172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees