CN104600113A - Ldmos器件 - Google Patents
Ldmos器件 Download PDFInfo
- Publication number
- CN104600113A CN104600113A CN201310534182.6A CN201310534182A CN104600113A CN 104600113 A CN104600113 A CN 104600113A CN 201310534182 A CN201310534182 A CN 201310534182A CN 104600113 A CN104600113 A CN 104600113A
- Authority
- CN
- China
- Prior art keywords
- ldmos device
- tagma
- type drift
- field plate
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 12
- 239000010937 tungsten Substances 0.000 claims abstract description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 241000826860 Trapezium Species 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 150000003657 tungsten Chemical class 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS器件，对于传统为改善器件耐压和线性区的电阻性能而采用的场板技术，本发明利用金属钨填充的场端来作为场板，场端的深度可以根据器件的需要进行优化调整，即使场端与N型漂移区之间的层间膜厚度达到合适的值，最大化地发挥场板的对漏端电场的调制效果。
Description
技术领域
本发明涉及半导体器件，特别是指一种LDMOS器件。
背景技术
在对LDMOS器件架构的研究中，业界通常采用漏区场板技术来调整漏区的电场分布，使LDMOS器件具有更高的耐压值和线性区电阻性能。所谓的场板技术，即在LDMOS的漂移区上制作一个一定长度的场区，然后在场区上覆盖一定尺寸的多晶硅栅极板。如图1所示N型LDMOS，204区域即为特意放置的场区，场区上方放置的多晶硅栅极208即作为场板。该结构由于场区是在N型漂移区中刻蚀填充场氧形成，这样漏区漂移区中的电流需要绕过场氧，对LDMOS的性能有负面影响，为了进一步改善LDMOS的性能，希望把场氧上抬到硅表面，这样漏区电流就可以走一直线，尽快达到饱和速度，以获得更好的电性能，这样形成的器件如图2所示，图中场氧（场区）204成为了台阶状覆盖在硅表面，多晶硅栅极208覆盖在台阶状场氧上形成场板，这样的结构对器件性能的提高很有帮助，但是对于工艺有比较严格的要求或者制造上的难点，体现在如下方面：
第一，制作台阶氧化层，需要额外的淀积一层氧化层。这一层氧化层的厚度大约在的范围内，要求既能把不需要的区域的氧化层去除干净，同时又能避免STI中氧化层厚度的损失，工艺控制难度大。
第二，制作台阶氧化层，氧化层的角度和厚度非常关键。比较厚和仰角接近直角的台阶，会造成多晶硅形成一个侧墙，该侧墙的厚度可以达到台阶氧化层的厚度与多晶硅淀积厚度之和。而若仰角接近30度的情况下，台阶氧化层可能无法形成梯形，反而形成锥形。
发明内容
本发明所要解决的技术问题在于提供一种LDMOS器件，改善漏区场板结构，优化漏区场板场调制效果。
为解决上述问题，本发明所述的一种LDMOS器件，在衬底中具有体区，以及体区一侧具有漏端N型漂移区和P型辅助耗尽区，所述P型辅助耗尽区位于N型漂移区正下方；在N型漂移区中具有所述LDMOS器件的漏区，N型漂移区远离体区的一侧衬底中具有浅槽隔离结构；
所述体区中还具有体区引出区及所述LDMOS器件的源区，并且体区引出区与源区之间间隔有浅槽隔离结构；衬底表面具有栅氧及所述LDMOS器件的多晶硅栅极；衬底表面具有层间膜，多个接触孔穿透层间膜分别将体区引出区、源区、多晶硅栅极以及漏区引出；
所述N型漂移区上方的层间膜具有向下刻蚀形成的沟槽或孔洞并填充金属而形成的场板，该场板与所述LDMOS器件的多晶硅栅极相连。
进一步地，所述的场板是通过填充金属钨形成。
进一步地，所述的场板的结构为断面形状为矩形或者梯形结构的钨塞，该钨塞通过金属线与所述LDMOS器件的多晶硅栅极相连。
进一步地，所述的N型漂移区上方的场板区的层间膜进行一次刻蚀，刻蚀后保留的层间膜厚度为其他区域层间膜厚度的50～10%，然后填充金属形成场板。
进一步地，所述N型漂移区上方的层间膜刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间。
本发明所述的LDMOS器件，利用金属钨填充的场端来作为场板，场端的深度可以基于需要进行调整，使场端与N型漂移区之间的层间膜达到合适的厚度，最大化地发挥金属场板的效果，相应的工艺实现方式也比较简单，只需要在后端孔刻蚀以后再增加一次光刻和刻蚀，刻出场端图形以后合并孔一起进行金属钨的填充。在需要的时候可以通过在层间膜中设计阻挡层来实现场端深度的精确控制。不需要特别的台阶氧化层的角度，不会存在多晶硅侧墙的问题，也不会导致STI氧化层的损失。
附图说明
图1是现有一种LDMOS器件的剖视图；
图2是现有另一种LDMOS器件的剖视图；
图3是本发明所述的LDMOS器件的剖视图。
附图标记说明
100是外延，101是N型埋层，102是衬底，201是P型辅助耗尽区，202是N型漂移区，203是体区，204是STI，205是源区，206是体区引出区，207是硅化物，208是多晶硅栅极，209是侧墙，210是场氧（台阶氧化层），211是漏区，301是接触孔，302是金属层一，303是层间膜，304是场端。
具体实施方式
本发明所述的一种LDMOS器件，其结构如图3所示，在衬底102中具有体区203，以及体区203一侧具有漏端N型漂移区202和P型辅助耗尽区201，所述P型辅助耗尽区201位于N型漂移区202正下方；在N型漂移区202中具有所述LDMOS器件的漏区211，N型漂移区202远离体区203的一侧衬底中具有浅槽隔离结构204；
所述体区203中还具有体区引出区206及所述LDMOS器件的源区205，并且体区引出区206与源区205之间间隔有浅槽隔离结构204；衬底102表面具有栅氧及所述LDMOS器件的多晶硅栅极208；衬底102表面具有层间膜303，多个接触孔301穿透层间膜303分别将体区引出区206、源区205、多晶硅栅极208以及漏区211引出；
所述N型漂移区202上方的层间膜303具有向下刻蚀形成的沟槽或孔洞，刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间，刻蚀后保留的层间膜303厚度为其他区域层间膜厚度的50～10%，然后填充金属而形成场板，填充的金属为钨。场板的结构为断面形状为矩形或者梯形结构的钨塞，该钨塞通过金属线与所述LDMOS器件的多晶硅栅极208相连。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种LDMOS器件，在衬底中具有体区，以及体区一侧具有漏端N型漂移区和P型辅助耗尽区，所述P型辅助耗尽区位于N型漂移区正下方；在N型漂移区中具有所述LDMOS器件的漏区，N型漂移区远离体区的一侧衬底中具有浅槽隔离结构；
所述体区中还具有体区引出区及所述LDMOS器件的源区，并且体区引出区与源区之间间隔有浅槽隔离结构；衬底表面具有栅氧及所述LDMOS器件的多晶硅栅极；衬底表面具有层间膜，多个接触孔穿透层间膜分别将体区引出区、源区、多晶硅栅极以及漏区引出；
其特征在于：所述N型漂移区上方的层间膜具有向下刻蚀形成的沟槽或孔洞并填充金属而形成的场板，该场板与所述LDMOS器件的多晶硅栅极相连。
2.如权利要求1所述的一种LDMOS器件，其特征在于：所述的场板是通过填充金属钨形成。
3.如权利要求1所述的一种LDMOS器件，其特征在于：所述的场板的结构为断面形状为矩形或者梯形结构的钨塞，该钨塞通过金属线与所述LDMOS器件的多晶硅栅极相连。
4.如权利要求1所述的一种LDMOS器件，其特征在于：所述的N型漂移区上方的场板区的层间膜进行一次刻蚀，刻蚀后保留的层间膜厚度为其他区域层间膜厚度的50～10%，然后填充金属形成场板。
5.如权利要求4所述的一种LDMOS器件，其特征在于：所述N型漂移区上方的层间膜刻蚀区域是位于LDMOS器件多晶硅栅极连接金属与漏极连接金属之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310534182.6A CN104600113A (zh) | 2013-10-31 | 2013-10-31 | Ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310534182.6A CN104600113A (zh) | 2013-10-31 | 2013-10-31 | Ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104600113A true CN104600113A (zh) | 2015-05-06 |
Family
ID=53125760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310534182.6A Pending CN104600113A (zh) | 2013-10-31 | 2013-10-31 | Ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600113A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298912A (zh) * | 2015-05-15 | 2017-01-04 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728392A (zh) * | 2008-10-22 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 具有减少的导通电阻的高压器件 |
| US8207578B2 (en) * | 2009-10-23 | 2012-06-26 | National Semiconductor Corporation | Method of forming a region of graded doping concentration in a semiconductor device and related apparatus |
| CN102714207A (zh) * | 2009-12-23 | 2012-10-03 | 英特尔公司 | 双功函数栅极结构 |
| US20130277741A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Singapore Pte Ltd | Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device |
-
2013
- 2013-10-31 CN CN201310534182.6A patent/CN104600113A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728392A (zh) * | 2008-10-22 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 具有减少的导通电阻的高压器件 |
| US8207578B2 (en) * | 2009-10-23 | 2012-06-26 | National Semiconductor Corporation | Method of forming a region of graded doping concentration in a semiconductor device and related apparatus |
| CN102714207A (zh) * | 2009-12-23 | 2012-10-03 | 英特尔公司 | 双功函数栅极结构 |
| US20130277741A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Singapore Pte Ltd | Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298912A (zh) * | 2015-05-15 | 2017-01-04 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
| CN106298912B (zh) * | 2015-05-15 | 2020-06-30 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| TWI542009B (zh) | 用於功率mosfet應用的端接溝槽及其製備方法 | |
| CN102237279B (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
| CN103151382B (zh) | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN103545372A (zh) | 具有沟槽场板的FinFET | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN107887446A (zh) | 复合屏蔽自对准的沟槽mosfet | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| TW201301359A (zh) | 具有源極溝槽之溝槽式功率半導體元件的製造方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| TWI601295B (zh) | 斷閘極金氧半場效電晶體 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN103035668A (zh) | 横向堆叠超级接面功率半导体装置 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| KR20100054576A (ko) | 반도체 소자의 제조 방법 | |
| CN104600113A (zh) | Ldmos器件 | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN103579229B (zh) | 集成过流保护的mosfet及制造方法 | |
| CN102810565A (zh) | 半导体功率装置 | |
| CN104821334A (zh) | N型ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150506 |