JPH09298244A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09298244A JPH09298244A JP9067310A JP6731097A JPH09298244A JP H09298244 A JPH09298244 A JP H09298244A JP 9067310 A JP9067310 A JP 9067310A JP 6731097 A JP6731097 A JP 6731097A JP H09298244 A JPH09298244 A JP H09298244A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- semiconductor device
- insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
の照射によって溶断されるヒューズを有する半導体装置
及びその製造方法を提供する。 【解決手段】 半導体記憶装置は、基板11と、基板l
1上に形成された、表面が平坦化された絶縁膜12と、
絶縁膜12上の後述するヒューズ14の溶断部分に形成
された絶縁膜からなる凸部13と、絶縁膜12上および
凸部13上に凸部l3と直交するように形成されたヒュ
ーズ14と、ヒューズ14上に形成された、表面が平坦
化されたBPSG膜15と、BPSG膜15上に形成さ
れたシリコン窒化膜16と、シリコン窒化膜16上に形
成された、ヒューズ14の溶断部分およびその周辺に形
成された開孔18を有する絶縁膜17とを含む。
Description
その製造方法に関し、特に、製造段階で発見された不良
回路を予備の冗長回路で置換するためにレーザの照射に
よって溶断されるヒューズを有する半導体装置およびそ
の製造方法に関する。
・メモリ)の不良メモリセルを冗長回路としての予備メ
モリセルに置換するためのヒューズは、通常、絶縁膜に
覆われている(例えば、特開平5−235170号公
報)。このようなヒューズをレーザの照射によって溶断
する際には、絶縁膜の上方からレーザを照射したり、ヒ
ューズの切断効率を高めるためにフォトリソグラフィお
よびエッチングにより絶縁膜をその膜厚の途中までエッ
チング除去したのちにレーザを照射したりしている。
照射してヒューズを溶断する方法では、絶縁膜の膜厚が
厚すぎると、レーザの照射エネルギーを高くする必要が
ある結果、ヒューズのみならずその周囲のパターンも破
壊する可能性や、ヒューズの下層にまで損傷を与えたり
する可能性があるため、レーザの照射エネルギーのマー
ジンも狭くなる。逆に、絶縁膜の膜厚が薄すぎると、照
射されたレーザによる熱がヒューズに蓄積されずに、ヒ
ューズを溶断することができない。
グにより絶縁膜をその膜厚の途中までエッチング除去し
てからレーザを照射する方法では、ヒューズ上の絶縁膜
がもともと幾層かの絶縁膜が重なったものであることの
ほかエッチング量のばらつきにより、ヒューズ上の絶縁
膜の膜厚のばらつきが非常に大きくなる結果、前述した
絶縁膜の上方からレーザを照射してヒューズを溶断する
方法と同様の問題が生じる。さらに、この方法では、絶
縁膜をその膜厚の途中まで除去する領域をあまり小さく
することができないので、溶断されるヒューズの領域が
大きくなる結果、溶断の歩留りが低くなる。
ヒューズを確実に溶断したり、溶断がヒューズ以外の部
分に影響を与えることを防止したりすることが困難で、
半導体装置を高い歩留りで製造することが困難である。
ために、従来、以下に示す方法が提案されている。
1−268042号公報)の半導体装置 特公平7−19842号公報に開示されて半導体装置で
は、ヒューズの溶断すべき部分(以下、「溶断部分」と
称する。)の下層に導電性の凸部を設けて、ヒューズ上
に形成される絶縁膜の溶断部分の厚さをその他の部分の
厚さよりも薄くしている。
性の凸部を設けるため、ヒューズと導電性の凸部との間
に絶縁膜を形成する必要がある。また、導電性の凸部の
角でヒューズと導電性の凸部とが接触しやすい。さら
に、ヒューズの下地層を導電膜とすると、ヒューズを溶
断したのちにヒューズが導電性の凸部を介して下地層の
導電膜と導通してしまう可能性があるため、ヒューズの
下地層を絶縁膜とする必要がある。
体装置 特開平3−19255号公報に開示されている半導体装
置では、複数本の導電性の凸部をヒューズの溶断部分の
下層に枕木状に形成している。しかしながら、この半導
体装置でも、導電性の凸部を複数本設けるため、上記し
た特公平7−19842号公報に開示されて半導体装置
と同様の問題がある。
体装置 特開昭64−5033号公報に開示されている半導体装
置では、凸部を有するフィールド絶縁膜を形成したのち
に、凸部の上面に溶断部分がくるようにフィールド絶縁
膜上にヒューズを形成している。しかしながら、この半
導体装置では、エッチング深さをある程度制御しながら
フィールド絶縁膜をエッチングして凸部を形成する必要
がある。
問題点を解決し、高い歩留りで製造することができる、
レーザの照射によって溶断されるヒューズを有する半導
体装置及びその製造方法を提供することにある。
半導体基板と、前記半導体基板の上方に形成された絶縁
性の凸部と、少なくとも一部が前記絶縁性の凸部と重畳
して形成されたヒューズと、少なくとも前記ヒューズ上
に形成された、表面が平坦化された第1の絶縁膜と、前
記第1の絶縁膜の上方に形成された第2の絶縁膜とを含
む。
前記第2の絶縁膜が、少なくとも前記絶縁性の凸部と前
記ヒューズとの重畳部の上方に形成された開孔を有す
る。
前記第1の絶縁膜と前記第2の絶縁膜との間に形成され
たエッチング・ストッパ層をさらに含む。
前記エッチング・ストッパ層が、シリコン窒化膜であ
る。
前記ヒューズが多結晶シリコン膜で形成されており、前
記第1の絶縁膜が、熱処理によりリフローされて表面が
平坦化されたBPSG膜、PSG膜又はBSG膜であ
る。
前記ヒューズがアルミニウム膜で形成されており、前記
第1の絶縁膜が、化学的機械的研磨又は、エッチバック
により表面が平坦化されたBPSG膜、PSG膜又はB
SG膜である。
前記ヒューズの長手方向と前記絶縁性の凸部の長手方向
は略直交する。
前記半導体基板と少なくとも前記絶縁性の凸部との間に
形成された、表面が平坦化された第3の絶縁膜をさらに
含む。
前記第1の絶縁膜が、表面が平坦化されたシリコン酸化
膜/SOG膜/シリコン酸化膜からなる積層膜である。
前記絶縁性の凸部が、シリコン酸化膜又はシリコン窒化
膜である。
記半導体基板の上方に形成された第1の絶縁性の凸部
と、一部が前記第1の絶縁性の凸部の一部と重畳するよ
うに前記半導体基板の上方に形成された第2の絶縁性の
凸部と、少なくとも一部が前記第1の絶縁性の凸部およ
び前記第2の絶縁性の凸部と重畳して形成されたヒュー
ズと、少なくとも前記ヒューズ上に形成された、表面が
平坦化された第1の絶縁膜と、前記第1の絶縁膜の上方
に形成された、第2の絶縁膜とを含む。
前記第2の絶縁膜が、少なくとも前記第1の絶縁性の凸
部および前記第2の絶縁性の凸部と前記ヒューズとの重
畳部の上方に形成された開孔を有する。
前記第1の絶縁膜と前記第2の絶縁膜との間に形成され
たエッチング・ストッパ層をさらに含む。
前記エッチング・ストッパ層が、シリコン窒化膜であ
る。
前記ヒューズが多結晶シリコン膜で形成されており、前
記第1の絶縁膜が、熱処理によりリフローされて表面が
平坦化されたBPSG膜、PSG膜又はBSG膜であ
る。
前記ヒューズがアルミニウム膜で形成されており、前記
第1の絶縁膜が、化学的機械的研磨又はエッチバックに
より表面が平坦化されたBPSG膜、PSG膜またはB
SG膜である。
前記ヒューズの長手方向と前記第2の絶縁性の凸部の長
手方向は略直交する。
前記半導体基板と少なくとも前記第1の絶縁性の凸部お
よび前記第2の絶縁性の凸部との間に形成された、表面
が平坦化された第3の絶縁膜をさらに含む。
前記第1の絶縁膜が、表面が平坦化されたシリコン酸化
膜/SOG膜/シリコン酸化膜からなる積層膜である。
前記第1の絶縁性の凸部が、シリコン酸化膜又はシリコ
ン窒化膜である。
前記第2の絶縁性の凸部が、シリコン酸素膜又はシリコ
ン窒化膜である。
記半導体基板の上方に形成された、凸部を有するヒュー
ズと、少なくとも前記ヒューズ上に形成された、表面が
平坦化された第1の絶縁膜と、前記第1の絶縁膜の上方
に形成された、第2の絶縁膜とを含む。
前記第2の絶縁膜が、少なくとも前記ヒューズの凸部の
上方に形成された開孔を有する。
前記第1の絶縁膜と前記第2の絶縁膜との間に形成され
たエッチング・ストッパ層をさらに含む。
前記エッチング・ストッパ層が、シリコン窒化膜であ
る。
前記ヒューズが多結晶シリコン膜で形成されており、前
記第1の絶縁膜が、熱処理によりリフローされて表面が
平坦化されたBPSG膜、PSG膜又はBSG膜であ
る。
前記ヒューズがアルミニウム膜で形成されており、前記
第1の絶縁膜が、化学的機械的研磨又はエッチバックに
より表面が平坦化されたBPSG膜、PSG膜又はBS
G膜である。
前記半導体基板と少なくとも前記ヒューズとの間に形成
された、表面が平坦化された第3の絶縁膜をさらに含
む。
前記第1の絶縁膜が、表面が平坦化されたシリコン酸化
膜/SOG膜/シリコン酸化膜からなる積層膜である。
基板の上方にヒューズを有する半導体装置の製造方法で
あって、前記半導体基板の上方の、前記ヒューズが形成
される第1の領域の一部を含む第2の領域に、絶縁性の
凸部を形成する第1の工程と、少なくとも一部が前記絶
縁性の凸部と重畳するように前記第1の領域に前記ヒュ
ーズを形成する第2の工程と、表面が平坦化された第1
の絶縁膜を少なくとも前記ヒューズ上に形成する第3の
工程と、前記第1の絶縁膜の上方に第2の絶縁膜を形成
する第4の工程をとを含む。
おいては、前記第4の工程の後に、前記第2の絶縁膜の
少なくとも前記絶縁性の凸部と前記ヒューズとの重畳部
の上方に開孔を形成する第5の工程をさらに含む。
おいては、前記第3の工程と前記第4の工程との間に、
前記第1の絶縁膜上にエッチング・ストッパ層を形成す
る工程をさらに含む。
おいては、前記ヒューズが多結晶シリコン膜で形成され
ており、前記第1の絶縁膜が、熱処理によりリフローさ
れて表面が平坦化されたBPSG膜、PSG膜又はBS
G膜である。
おいては、前記ヒューズがアルミニウム膜で形成されて
おり、前記第1の絶縁膜が、化学的機械的研磨又はエッ
チバックにより表面が平坦化されたBPSG膜、PSG
膜又はBSG膜である。
おいては、前記ヒューズの長手方向と前記絶縁性の凸部
の長手方向が略直交するように形成する。
おいては、前記第1の工程の前に、表面が平坦化された
第3の絶縁膜を前記半導体基板上に形成する工程をさら
に含む。
おいては、前記第5の工程の後に、前記ヒューズと前記
絶縁性の凸部との重畳部を含む領域にレーザを照射して
前記ヒューズを溶断する工程をさらに含む。
基板の上方にヒューズを有する半導体装置の製造方法で
あって、前記半導体基板の上方に第1の絶縁性の凸部を
形成する第1の工程と、一部が前記第1の絶縁性の凸部
の一部と重畳するように前記半導体基板の上方に第2の
絶縁性の凸部を形成する第2の工程と、少なくとも一部
が前記第1の凸部および前記第2の絶縁性の凸部と重畳
するようにヒューズを形成する第3の工程と、表面が平
坦化された第1の絶縁膜を少なくとも前記ヒューズ上に
形成する第4の工程と、前記第1の絶縁膜の上方に第2
の絶縁膜を形成する第5の工程とを含む。
おいては、前記第5の工程の後に、前記第2の絶縁膜の
少なくとも前記第1の絶縁性の凸部および前記第2の絶
縁性の凸部と前記ヒューズとの重畳部の上方に開孔を形
成する第6の工程をさらに含む。
おいては、前記第4の工程と前記第5の工程との間に、
前記第1の絶縁膜上にエッチング・ストッパ層を形成す
る工程をさらに含む。
おいては、前記ヒューズが多結晶シリコン膜で形成され
ており、前記第1の絶縁膜が、熱処理によりリフローさ
れて表面が平坦化されたBPSG膜、PSG膜又はBS
G膜である。
おいては、前記ヒューズがアルミニウム膜で形成されて
おり、前記第1の絶縁膜が、化学的機械的研磨又は、エ
ッチバックにより表面が平坦化されたBPSG膜、PS
G膜又はBSG膜である。
おいては、前記ヒューズの長手方向と前記第2の絶縁性
の凸部の長手方向が略直交するように形成する。
おいては、前記第1の工程の前に、表面が平坦化された
第3の絶縁膜を前記半導体基板上に形成する工程をさら
に含む。
おいては、前記第6の工程の後に、前記ヒューズと前記
第1の絶縁性の凸部と前記第2の絶縁性の凸部との重畳
部を含む領域にレーザを照射して前記ヒューズを溶断す
る工程をさらに含む。
基板の上方にヒューズを有する半導体装置を製造する、
半導体装置の製造方法であって、前記半導体基板の上方
に、凸部を有するヒューズを形成する第1の工程と、表
面が平坦化された第1の絶縁膜を少なくとも前記ヒュー
ズ上に、形成する第2の工程と、前記第1の絶縁膜の上
方に第2の絶縁膜を形成する第3の工程とを含む。
おいては、前記第3の工程の後に、前記第2の絶縁膜の
少なくとも前記ヒューズの凸部の上方に開孔を形成する
第4の工程をさらに含む。
おいては、前記第2の工程と前記第3の工程との間に、
前記第1の絶縁膜上にエッチング・ストッパ層を形成す
る工程をさらに含む。
おいては、前記ヒューズが多結晶シリコン膜で形成され
ており、前記第1の絶縁膜が、熱処理によりリフローさ
れて表面が平坦化されたBPSG膜、PSG又はBSG
膜である。
おいては、前記ヒューズがアルミニウム膜で形成されて
おり、前記第1の絶縁膜が、化学的機械的研磨又は、エ
ッチバックにより表面が平坦化されたBPSG膜、PS
G又はBSG膜である。
おいては、前記第1の工程の前に、表面が平坦化された
第3の絶縁膜を前記半導体基板上に形成する工程をさら
に含む。
おいては、前記第4の工程の後に、前記ヒューズの凸部
を含む領域にレーザを照射して前記ヒューズを溶断する
工程をさらに含む。
体記憶装置は、図1に示すように、シリコン基板11
と、シリコン基板l1上に形成された、表面が平坦化さ
れた層間絶縁膜12と、層間絶縁膜12上の後述するヒ
ューズ14の溶断部分(凸部13とヒューズ14との重
畳部)に形成された絶縁膜からなる凸部13と、層間絶
縁膜12上および凸部13上に凸部l3と直交するよう
に形成されたヒューズ14と、ヒューズ14上に形成さ
れた、表面が平坦化されたBPSG膜15と、BPSG
膜15上に形成されたシリコン窒化膜16と、シリコン
窒化膜16上に形成された、ヒューズ14の溶断部分お
よびその周辺に形成された開孔18を有する絶縁膜17
とを含む。
SG膜l5の膜厚は200〜300nm程度であり、レ
ーザ照射に適した値とされている。その結果、ヒューズ
14の溶断部分およびその周辺上において絶縁膜17に
形成された開孔18を介したレーザ照射によりヒューズ
14を溶断することによって、レーザの照射エネルギー
を小さくすることができるとともに、そのマージンを広
くすることができる。
ザの照射エネルギーは、ヒューズ14の溶断部分上に形
成されているすべての膜の膜厚の合計が600nmであ
ると、0.6±0.2μJであるのに対して、ヒューズ
14の溶断部分上に形成されているすべての膜の膜厚の
合計が200nmであると、0.5±0.3μJでよ
い。
れるBPSG膜15、シリコン窒化膜16および絶縁膜
17の膜厚の合計が半導体装置の他の領域での要請から
所定の値よりも大きくなり、凸部l3の膜厚の調整だけ
ではヒューズ14の溶断部分上のすべての膜の膜厚の合
計をヒューズ14の溶断に適した値にできないときであ
っても、開孔18を形成することにより、ヒューズ14
の溶断部分上のすべての膜の膜厚の合計をヒューズ14
の溶断に適した値にすることができる。
れているため、凸部13およびヒューズ14の表面も平
坦化されるので、ヒューズ14の上層にBPSG膜15
を形成することと共に、ヒューズ14の溶断部分上のす
ベての膜の膜厚の合計をより均一にすることができる。
形成されているため、ヒューズ14の溶断部分の面積を
容易に小さくすることができる。
について、図2及び図3を参照して説明する。なお図1
及び図2は、図3のI−Iの線に沿った断面図である。
の層間絶縁膜12がシリコン基板11上に形成されたの
ち、リフロー、化学的機械的研磨(CMP:Chemical-M
echanical Polishing )またはエッチバックなどの方法
により層間絶縁膜12の表面が平坦化される。その後、
ヒューズ14を形成する第1の領域R1の一部を含む第
2の領域R2において、絶縁性の凸部13が層間絶縁膜
12上に形成される。
と直交している。すなわち、絶縁性の凸部13は、後に
形成されるヒューズ14と直交する位置に形成される。
ここで、絶縁性の凸部13は、シリコン基板11上の他
の素子の形成に用いられる膜厚が300〜400nm程
度の絶縁膜(たとえば、シリコン酸化膜やシリコン窒化
膜)を利用して形成することができ、また、その線幅は
最小線幅でよい。
に、多結晶シリコン膜やアルミニウム膜などのような膜
厚が200〜400nm程度の導電膜が、CVD法やス
パッタ法などの方法でシリコン基板11の全面に堆積さ
れる。その後、堆積された導電膜がフォトリソグラフィ
やエッチングによって加工されることにより、第1の領
域R1に凸部13と直交するヒューズ14が形成され
る。なお、ヒューズ14は凸部13と直交する必要はな
く、凸部13を跨がるように形成されればよい。
G膜15がCVD法によりシリコン基板11の全面に堆
積される。その後、たとえばヒューズ14を多結晶シリ
コン膜で形成した場合には、900℃で30分程度の熱
処理により、BPSG膜15がリフローされる。この熱
処理により、凸部13とヒューズ14との重畳部での厚
さが200〜300nm程度でかつこの重畳部以外の部
分の厚さが600nm程度となるように、BPSG膜1
5が平坦化される。
外の部分での膜厚は、ヒューズ14以外の素子(たとえ
ば、MOSトランジスタ)が形成される領域において層
間の絶縁性が維持できる程度以上にしなければならない
という制約がある。しかし、BPSG膜l5の前記重畳
部での膜厚は、BPSG膜l5の前記重畳部以外の部分
での膜厚から凸部I3の膜厚を減算したものと実質的に
等しくなるため、上記制約の下で凸部13の膜厚を調整
することにより、BPSG膜15の前記重畳部での膜厚
をヒューズ14の溶断に適した値に制御することができ
る。
成した場合には、BPSG膜15をリフローさせること
ができる程度にまで熱処理を加えることができないた
め、化学的機械的研磨(CMP)やエッチバックなどに
よって、BPSG膜15の平坦化が行われる。
ようにして、シリコン酸化膜/SOG膜/シリコン酸化
膜からなる平均化層間絶縁膜を形成してもよい。シリコ
ン酸化膜をシリコン基板11の全面にCVD法により形
成したのち、このシリコン酸化膜上にSOG膜を回転塗
布することによりSOG膜の表面を平坦化する。この平
坦化したSOG膜上にシリコン酸化膜をCVD法により
形成する。このようなSOG膜を疎水性のシリコン酸化
膜で挟んだサンドイッチ構造の平坦化層間絶縁膜を用い
るのはSOG膜は水分を含むため、腐敗しやすいヒュー
ズ14の上にSOG膜をじかに形成すると、ヒューズ1
4がSOG膜からの水分により腐食するからである。
膜やBSG膜などを用いてもよい。
20nm程度のシリコン窒化膜16がBPSG膜15上
に堆積された後、図2(d)に示すように、層間絶縁膜
や表面保護膜などの絶縁膜17がシリコン基板11の全
面に堆積される。この絶縁膜17は、ヒューズl4が多
層配線のどのレベルに形成されるかに応じて、単一層の
場合も複数層の場合もあり得るが、いずれの場合でも、
絶縁膜17の膜厚は任意でよく、膜厚にばらつきがあっ
てもよい。
部およびその周辺において絶縁膜17の開孔18を形成
するため、この開孔18形成用のパターンを有するレジ
スト(不図示)が絶縁膜17上に形成される。なお、こ
のレジストは、半導体装置の電極パッド用の開孔形成用
のパターンを有していてもよい。その後、このレジスト
をマスクとしてかつシリコン窒化膜16をエッチング・
ストッパとして絶縁膜17をウエット・エッチングで選
択的に除去することにより、図2(e)及び図3に示す
ように、ヒューズ14を溶断するためのレーザが照射さ
れる開孔18が絶縁膜17に形成される。ここで、シリ
コン窒化膜16はエッチング・ストッパとして機能する
ものであるため、絶縁膜17をウエット・エッチングす
る際のエッチング・ストッパとして機能する膜であれ
ば、シリコン窒化膜16以外の膜を用いてもよい。
おいて、その後の検査で不良回路が発見されると、開孔
18を介したレーザの照射で不良回路に対応する箇所の
ヒューズl4が溶断される。これにより、たとえばDR
AMやEEPROMなどの不良メモリセルが予備メモリ
セルに置換される。
態による半導体記憶装置は、図4に示すように、一部が
絶縁性の凸部13の一部上に堆積されるように層間絶縁
膜12上に形成された絶縁性の他の凸部19を含む点、
およびヒューズ14が凸部13および他の凸部19を跨
ぐように形成されている点で、図1に示した本発明の第
1の実施形態による半導体記憶装置と異なる。なお、図
4は、図5のI−I線に沿った断面図である。
装置では、ヒューズ14と他の凸部19と凸部13との
重複部分上に形成されるBPSG膜15の膜厚をヒュー
ズ14と凸部13との重複部分上に形成されるBPSG
膜15の膜厚よりも小さくすることができるので、ヒュ
ーズl4と他の凸部19と凸部13との重複部分をヒュ
ーズl4の溶断部分とすることにより、ヒューズ14の
溶断部分の面積をさらに小さくすることができる。
について説明する。
り、表面が平坦化された層間絶縁膜12がシリコン基板
11上に形成されたのち、絶縁性の凸部l3が層間絶縁
膜12上に形成される。その後、絶縁性の凸部13と平
行にかつ一部が凸部13の一部上に堆積されるように、
絶縁性の他の凸部19が層間絶縁膜12上に形成され
る。その後、絶縁性の凸部13および絶縁性の他の凸部
19を跨ぐように、ヒューズ14がパターン形成され
る。その後の工程は、図2(c)〜図2(e)に示した
工程と同様である。
よる半導体装置では、絶縁膜l7に開孔18が形成され
たが、絶縁膜17の膜厚を薄くすることができる場合に
は、絶縁膜17に開孔18を形成しなくても、絶縁性の
凸部13および絶縁性の他の凸部19の膜厚を調整する
ことにより、ヒューズ14上のBPSG膜15の膜厚を
適当に制御することができる。
態による半導体記憶装置は、図6に示すように、シリコ
ン基板11と、シリコン基板11上に形成された、表面
が平坦化された層間絶縁膜12と、層間絶縁膜12上に
形成された、凸部24aを有するヒューズ24と、ヒュ
ーズ24上に形成された、表面が平坦化されたBPSG
膜15と、BPSG膜15上に形成されたシリコン窒化
膜16と、シリコン窒化膜l6上に形成された、ヒュー
ズl4の凸部24aおよびその周辺に形成された開孔1
8を有する絶縁膜17とを含む。
PSG膜15の膜厚は200〜300nm程度であり、
レーザ照射に適した値とされている。その結果、ヒュー
ズ24の凸部24aおよびその周辺において絶縁膜17
に形成された開孔18を介したレーザ照射によりヒュー
ズ24を溶断することにより、レーザの照射エネルギー
を小さくすることができるとともに、そのマージンを広
くすることができる。
について、図7及び図8を参照して説明する。なお、図
7(a)〜図7(e)は、図8のIV−IV線に沿った
断面図である。
の層間絶縁膜12がシリコン基板11上に形成されたの
ち、リフロー、化学的機械的研磨(CMP)またはエッ
チバックなどの方法により層間絶縁膜12の表面が平坦
化される。その後、多結晶シリコン膜またはアルミニウ
ム膜などのような膜厚400〜800nm程度の導電膜
24′が、CVD法やスパッタ法などの方法で層間絶縁
膜12上に堆債される。堆債された導電膜24′は、フ
ォトリソグラフィおよびエッチングによって、図8に示
すようなヒューズ24の形状にパターン加工される。
工された導電膜24′が、フォトリソグラフィによって
パターニングされたフォトレジスト(不図示)をマスク
として、その膜厚の途中まで異方性エッチングされる。
これにより、図7(b)に示すような、凸部24aを有
するヒューズ24が形成される。
G膜15がCVD法によりシリコン基板11の全面に堆
積される。その後、たとえばヒューズ24を多結晶シリ
コン膜で形成した場合には、900℃で30分程度の熱
処理により、BPSG膜15がリフローされる、この熱
処理により、ヒューズ24の凸部24a上の厚さが20
0〜300nm程度でかつ凸部24a以外の部分の厚さ
が600nm程度となるように、BPSG膜l5が平坦
化される。
外の部分での膜厚は、ヒューズ24以外の素子(たとえ
ば、MOSトランジスタ)が形成される領域において層
間の絶縁性が維持できる程度以上にしなければならない
という制約がある。しかしながら、BPSG膜15の凸
部24a上の膜厚は、BPSG膜15の凸部24a以外
の部分での膜厚から凸部24aの高さHを減算したもの
と実質的に等しくなるため、上記制約の下で凸部24a
の高さHを調整することにより、BPSG膜15の凸部
24a上の膜厚をヒューズ24の溶断に適した値に制御
することができる。
成した場合には、BPSG膜15をリフローさせること
ができる程度にまで熱処理を加えることができないた
め、化学的機械的研磨(CMP)やエッチバックなどに
よって、BPSG膜15の平坦化が行われる。
ようにして、シリコン酸化膜/SOG膜/シリコン酸化
膜からなる平坦化層間絶縁膜を形成してもよい。シリコ
ン酸化膜をシリコン基板11の全面にCVD法により形
成したのち、このシリコン酸化膜上にSOG膜を回転塗
布することによりSOG膜の表面を平坦化する。この平
坦化したSOG膜上にシリコン酸化膜をCVD法により
形成する。このようなSOG膜を疎水性のシリコン酸化
膜で挟んだサンドイッチ構造の平坦化眉間絶縁膜を用い
るのは、SOG膜は水分を含むため、腐敗しやすいヒュ
ーズ24の上にSOG膜をじかに形成すると、ヒューズ
14がSOG膜からの水分により腐食するからである。
膜やBSG膜などを用いてもよい。
20nm程度のシリコン窒化膜16がBPSG膜15上
に堆積されたのち、図7(d)に示すように、層間絶縁
膜や表面保護膜などの絶縁膜17がシリコン基板11の
全面に堆積される。
その周辺において絶縁膜l7の開孔18を形成するた
め、この開孔18形成用のパターンを有するレジスト
(不図示)が絶縁膜17上に形成される。その後、この
レジストをマスクとしてかつシリコン窒化膜16をエッ
チング・ストッパとして絶縁膜17をウエット・エッチ
ングで選択的に除去することにより、図7(e)及び図
8に示すように、ヒューズ24を溶断するためのレーザ
が照射される開孔18が絶縁膜l7に形成される。
おいて、その後の検査で不良回路が発見されると、開孔
18を介したレーザの照射で不良回路に対応する箇所の
ヒューズ24が溶断される。これにより、たとえばDR
AMやEEPROMなどの不良メモリセルが予備メモリ
セルに置換される。
ヒューズを形成し、このヒューズの二層に平坦化絶縁膜
を形成しているので、平坦化絶縁膜の膜厚と凸部の膜厚
とを調整することによって、凸部とヒューズとの重畳部
のみにおいてヒューズ上の膜厚をヒューズの溶断に適し
た値に設定することができる。
域における絶縁膜を除去する場合には、平坦化絶縁膜や
絶縁膜の合計膜厚が半導体装置の他の領域での要請から
所定以上に大きくなり、凸部の膜厚の調整だけでは凸部
とヒューズとの重畳部でのヒューズ上の膜厚をヒューズ
の溶断に適した値に設定することができないときであっ
ても、ヒューズ上の膜厚をヒューズの溶断に適した値に
設定することができる。
凸部及びヒューズの表面も平坦化されるので、ヒューズ
の上層に平坦化絶縁膜を形成することと相まって、凸部
とヒューズとの重量部でのヒューズ上の膜厚をより均一
にすることができる。
縁性の凸部を形成する第2の領域とを互いに直交させる
場合には、レーザを照射すべき凸部とヒューズとの重畳
部を容易に小さくすることができる。
部を重畳させ、これら第1及び第2の凸部を跨いでヒュ
ーズを形成する場合には、第1及び第2の凸部とヒュー
ズとの重畳部が更に小さくなって、ヒューズ上の膜厚を
ヒューズの溶断に適した値に設定する領域を更に小さく
することができる。
ーズの一部のみにおいてヒューズ上の膜厚をヒューズの
溶断に適した値に設定することができるので、ヒューズ
を確実に溶断することができ且つ溶断がヒューズ以外の
部分に影響を与えることを防止することができて、半導
体装置を高い歩留りで製造することができる。
域における絶縁膜を除去する場合には、平坦化絶縁膜や
絶縁膜の合計膜厚が半導体装置の他の領域での要請から
所定以上に大きくなり、凸部の膜厚の調整だけでは凸部
とヒューズとの重畳部でのヒューズ上の膜厚をヒューズ
の溶断に適した値に設定することができないときであっ
ても、ヒューズ上の膜厚をヒューズの溶断に適した値に
設定することができる。従って、ヒューズ上の膜厚をヒ
ューズの溶断に適した値に設定することができる範囲が
広くて、半導体装置を更に高い歩留りで製造することが
できる。
凸部及びヒューズの表面も平坦化されるので、ヒューズ
の上層に平坦化絶縁膜を形成することと相まって、凸部
とヒューズとの重畳部でのヒューズ上の膜厚をより均一
にすることができる。従って、ヒューズを更に確実に溶
断することができて、半導体装置を更に高い歩留りで製
造することができる。
縁性の凸部を形成する第2の領域とを互いに直交させる
場合には、レーザを照射すべき凸部とヒューズとの重畳
部を容易に小さくすることができる。従って、ヒューズ
の確実な溶断と溶断によるヒューズ以外の部分への影響
の防止とを容易に行うことができて、半導体装置を更に
高い歩留りで製造することができる。
部を重畳させ、これら第1及び第2の凸部を跨いでヒュ
ーズを形成する場合には、第1及び第2の凸部とヒュー
ズとの重畳部が更に小さくなって、ヒューズ上の膜厚を
ヒューズの溶断に適した値に設定する領域を更に小さく
することができる。従って、ヒューズの確実な溶断と溶
断によるヒューズ以外の部分への影響の防止とを更に容
易に行うことができて、半導体装置を更に高い歩留りで
製造することができる。
略断面図である。
造方法を工程順に示す概略断面図である。
ある。
略断面図である。
ある。
略断面図である。
造方法を工程順に示す概略断面図である。
ある。
Claims (52)
- 【請求項1】 半導体基板と、 前記半導体基板の上方に形成された絶縁性の凸部と、 少なくとも一部が前記絶縁性の凸部と重畳して形成され
たヒューズと、 少なくとも前記ヒューズ上に形成された、表面が平坦化
された第1の絶縁膜と、 前記第1の絶縁膜の上方に形成された第2の絶縁膜とを
含むことを特徴とする半導体装置。 - 【請求項2】 前記第2の絶縁膜が、少なくとも前記絶
縁性の凸部と前記ヒューズとの重畳部の上方に形成され
た開孔を有することを特徴とする請求項1に記載の半導
体装置。 - 【請求項3】 前記第1の絶縁膜と前記第2の絶縁膜と
の間に形成されたエッチング・ストッパ層をさらに含む
ことを特徴とする請求項1に記載の半導体装置。 - 【請求項4】 前記エッチング・ストッパ層が、シリコ
ン窒化膜であることを特徴とする請求項3に記載の半導
体装置。 - 【請求項5】 前記ヒューズが多結晶シリコン膜で形成
されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG膜又はBSG膜であ
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項6】 前記ヒューズがアルミニウム膜で形成さ
れており、 前記第1の絶縁膜が、化学的機械的研磨又は、エッチバ
ックにより表面が平坦化されたBPSG膜、PSG膜又
はBSG膜であることを特徴とする請求項1に記載の半
導体装置。 - 【請求項7】 前記ヒューズの長手方向と前記絶縁性の
凸部の長手方向は略直交することを特徴とする請求項1
に記載の半導体装置。 - 【請求項8】 前記半導体基板と少なくとも前記絶縁性
の凸部との間に形成された、表面が平坦化された第3の
絶縁膜をさらに含むことを特徴とする請求項1に記載の
半導体装置。 - 【請求項9】 前記第1の絶縁膜が、表面が平坦化され
たシリコン酸化膜/SOG膜/シリコン酸化膜からなる
積層膜であることを特徴とする請求項1に記載の半導体
装置。 - 【請求項10】 前記絶縁性の凸部が、シリコン酸化膜
又はシリコン窒化膜であることを特徴とする請求項1に
記載の半導体装置。 - 【請求項11】 半導体基板と、 前記半導体基板の上方に形成された第1の絶縁性の凸部
と、 一部が前記第1の絶縁性の凸部の一部と重畳するように
前記半導体基板の上方に形成された第2の絶縁性の凸部
と、 少なくとも一部が前記第1の絶縁性の凸部および前記第
2の絶縁性の凸部と重畳して形成されたヒューズと、 少なくとも前記ヒューズ上に形成された、表面が平坦化
された第1の絶縁膜と、 前記第1の絶縁膜の上方に形成された、第2の絶縁膜と
を含むことを特徴とする半導体装置。 - 【請求項12】 前記第2の絶縁膜が、少なくとも前記
第1の絶縁性の凸部および前記第2の絶縁性の凸部と前
記ヒューズとの重畳部の上方に形成された開孔を有する
ことを特徴とする請求項11に記載の半導体装置。 - 【請求項13】 前記第1の絶縁膜と前記第2の絶縁膜
との間に形成されたエッチング・ストッパ層をさらに含
むことを特徴とする請求項11に記載の半導体装置。 - 【請求項14】 前記エッチング・ストッパ層が、シリ
コン窒化膜であることを特徴とする請求項13に記載の
半導体装置。 - 【請求項15】 前記ヒューズが多結晶シリコン膜で形
成されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG膜又はBSG膜であ
ることを特徴とする請求項11に記載の半導体装置。 - 【請求項16】 前記ヒューズがアルミニウム膜で形成
されており、 前記第1の絶縁膜が、化学的機械的研磨又はエッチバッ
クにより表面が平坦化されたBPSG膜、PSG膜また
はBSG膜であることを特徴とする請求項11に記載の
半導体装置。 - 【請求項17】 前記ヒューズの長手方向と前記第2の
絶縁性の凸部の長手方向は略直交することを特徴とする
請求項11に記載の半導体装置。 - 【請求項18】 前記半導体基板と少なくとも前記第1
の絶縁性の凸部および前記第2の絶縁性の凸部との間に
形成された、表面が平坦化された第3の絶縁膜をさらに
含むことを特徴とする請求項11に記載の半導体装置。 - 【請求項19】 前記第1の絶縁膜が、表面が平坦化さ
れたシリコン酸化膜/SOG膜/シリコン酸化膜からな
る積層膜であることを特徴とする請求項11に記載の半
導体装置。 - 【請求項20】 前記第1の絶縁性の凸部が、シリコン
酸化膜又はシリコン窒化膜であることを特徴とする請求
項11に記載の半導体装置。 - 【請求項21】 前記第2の絶縁性の凸部が、シリコン
酸素膜又はシリコン窒化膜であることを特徴とする請求
項11に記載の半導体装置。 - 【請求項22】 半導体基板と、 前記半導体基板の上方に形成された、凸部を有するヒュ
ーズと、 少なくとも前記ヒューズ上に形成された、表面が平坦化
された第1の絶縁膜と、 前記第1の絶縁膜の上方に形成された、第2の絶縁膜と
を含むことを特徴とする半導体装置。 - 【請求項23】 前記第2の絶縁膜が、少なくとも前記
ヒューズの凸部の上方に形成された開孔を有することを
特徴とする請求項22に記載の半導体装置。 - 【請求項24】 前記第1の絶縁膜と前記第2の絶縁膜
との間に形成されたエッチング・ストッパ層をさらに含
むことを特徴とする請求項15に記載の半導体装置。 - 【請求項25】 前記エッチング・ストッパ層が、シリ
コン窒化膜であることを特徴とする請求項24に記載の
半導体装置。 - 【請求項26】 前記ヒューズが多結晶シリコン膜で形
成されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG膜又はBSG膜であ
ることを特徴とする請求項22に記載の半導体装置。 - 【請求項27】 前記ヒューズがアルミニウム膜で形成
されており、 前記第1の絶縁膜が、化学的機械的研磨又はエッチバッ
クにより表面が平坦化されたBPSG膜、PSG膜又は
BSG膜であることを特徴とする請求項22に記載の半
導体装置。 - 【請求項28】 前記半導体基板と少なくとも前記ヒュ
ーズとの間に形成された、表面が平坦化された第3の絶
縁膜をさらに含むことを特徴とする請求項22に記載の
半導体装置。 - 【請求項29】 前記第1の絶縁膜が、表面が平坦化さ
れたシリコン酸化膜/SOG膜/シリコン酸化膜からな
る積層膜であることを特徴とする請求項22に記載の半
導体装置。 - 【請求項30】 半導体基板の上方にヒューズを有する
半導体装置の製造方法であって、 前記半導体基板の上方の、前記ヒューズが形成される第
1の領域の一部を含む第2の領域に、絶縁性の凸部を形
成する第1の工程と、 少なくとも一部が前記絶縁性の凸部と重畳するように前
記第1の領域に前記ヒューズを形成する第2の工程と、 表面が平坦化された第1の絶縁膜を少なくとも前記ヒュ
ーズ上に形成する第3の工程と、 前記第1の絶縁膜の上方に第2の絶縁膜を形成する第4
の工程をとを含むことを特徴とする半導体装置の製造方
法。 - 【請求項31】 前記第4の工程の後に、前記第2の絶
縁膜の少なくとも前記絶縁性の凸部と前記ヒューズとの
重畳部の上方に開孔を形成する第5の工程をさらに含む
ことを特徴とする請求項30に記載の半導体装置の製造
方法。 - 【請求項32】 前記第3の工程と前記第4の工程との
間に、前記第1の絶縁膜上にエッチング・ストッパ層を
形成する工程をさらに含むことを特徴とする請求項30
に記載の半導体装置の製造方法。 - 【請求項33】 前記ヒューズが多結晶シリコン膜で形
成されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG膜又はBSG膜であ
ることを特徴とする請求項30に記載の半導体装置の製
造方法。 - 【請求項34】 前記ヒューズがアルミニウム膜で形成
されており、 前記第1の絶縁膜が、化学的機械的研磨又はエッチバッ
クにより表面が平坦化されたBPSG膜、PSG膜又は
BSG膜であることを特徴とする請求項30に記載の半
導体装置の製造方法。 - 【請求項35】 前記ヒューズの長手方向と前記絶縁性
の凸部の長手方向が略直交するように形成することを特
徴とする請求項30に記載の半導体装置の製造方法。 - 【請求項36】 前記第1の工程の前に、表面が平坦化
された第3の絶縁膜を前記半導体基板上に形成する工程
をさらに含むことを特徴とする請求項30に記載の半導
体装置の製造方法。 - 【請求項37】 前記第5の工程の後に、前記ヒューズ
と前記絶縁性の凸部との重畳部を含む領域にレーザを照
射して前記ヒューズを溶断する工程をさらに含むことを
特徴とする請求項31に記載の半導体装置の製造方法。 - 【請求項38】 半導体基板の上方にヒューズを有する
半導体装置の製造方法であって、 前記半導体基板の上方に第1の絶縁性の凸部を形成する
第1の工程と、 一部が前記第1の絶縁性の凸部の一部と重畳するように
前記半導体基板の上方に第2の絶縁性の凸部を形成する
第2の工程と、 少なくとも一部が前記第1の凸部および前記第2の絶縁
性の凸部と重畳するようにヒューズを形成する第3の工
程と、 表面が平坦化された第1の絶縁膜を少なくとも前記ヒュ
ーズ上に形成する第4の工程と、 前記第1の絶縁膜の上方に第2の絶縁膜を形成する第5
の工程とを含むことをと半導体装置の製造方法。 - 【請求項39】 前記第5の工程の後に、前記第2の絶
縁膜の少なくとも前記第1の絶縁性の凸部および前記第
2の絶縁性の凸部と前記ヒューズとの重畳部の上方に開
孔を形成する第6の工程をさらに含むことを特徴とする
請求項38に記載の半導体装置の製造方法。 - 【請求項40】 前記第4の工程と前記第5の工程との
間に、前記第1の絶縁膜上にエッチング・ストッパ層を
形成する工程をさらに含むことを特徴とする請求項38
に記載の半導体装置の製造方法。 - 【請求項41】 前記ヒューズが多結晶シリコン膜で形
成されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG膜又はBSG膜であ
ることを特徴とする請求項38に記載の半導体装置の製
造方法。 - 【請求項42】 前記ヒューズがアルミニウム膜で形成
されており、 前記第1の絶縁膜が、化学的機械的研磨又は、エッチバ
ックにより表面が平坦化されたBPSG膜、PSG膜又
はBSG膜であることを特徴とする請求項38に記載の
半導体装置の製造方法。 - 【請求項43】 前記ヒューズの長手方向と前記第2の
絶縁性の凸部の長手方向が略直交するように形成するこ
とを特徴とする請求項38に記載の半導体装置の製造方
法。 - 【請求項44】 前記第1の工程の前に、表面が平坦化
された第3の絶縁膜を前記半導体基板上に形成する工程
をさらに含むことを特徴とする請求項38に記載の半導
体装置の製造方法。 - 【請求項45】 前記第6の工程の後に、前記ヒューズ
と前記第1の絶縁性の凸部と前記第2の絶縁性の凸部と
の重畳部を含む領域にレーザを照射して前記ヒューズを
溶断する工程をさらに含むことを特徴とする請求項39
に記載の半導体装置の製造方法。 - 【請求項46】 半導体基板の上方にヒューズを有する
半導体装置を製造する、半導体装置の製造方法であっ
て、 前記半導体基板の上方に、凸部を有するヒューズを形成
する第1の工程と、 表面が平坦化された第1の絶縁膜を少なくとも前記ヒュ
ーズ上に、形成する第2の工程と、 前記第1の絶縁膜の上方に第2の絶縁膜を形成する第3
の工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項47】 前記第3の工程の後に、前記第2の絶
縁膜の少なくとも前記ヒューズの凸部の上方に開孔を形
成する第4の工程をさらに含むことを特徴とする請求項
46に記載の半導体装置の製造方法。 - 【請求項48】 前記第2の工程と前記第3の工程との
間に、前記第1の絶縁膜上にエッチング・ストッパ層を
形成する工程をさらに含むことを特徴とする請求項46
に記載の半導体装置の製造方法。 - 【請求項49】 前記ヒューズが多結晶シリコン膜で形
成されており、 前記第1の絶縁膜が、熱処理によりリフローされて表面
が平坦化されたBPSG膜、PSG又はBSG膜である
ことを特徴とする請求項46に記載の半導体装置の製造
方法。 - 【請求項50】 前記ヒューズがアルミニウム膜で形成
されており、 前記第1の絶縁膜が、化学的機械的研磨又は、エッチバ
ックにより表面が平坦化されたBPSG膜、PSG又は
BSG膜であることを特徴とする請求項46に記載の半
導体装置の製造方法。 - 【請求項51】 前記第1の工程の前に、表面が平坦化
された第3の絶縁膜を前記半導体基板上に形成する工程
をさらに含むことを特徴とする請求項46に記載の半導
体装置の製造方法。 - 【請求項52】 前記第4の工程の後に、前記ヒューズ
の凸部を含む領域にレーザを照射して前記ヒューズを溶
断する工程をさらに含むことを特徴とする請求項47に
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06731097A JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7510996 | 1996-03-05 | ||
JP8-75109 | 1996-03-05 | ||
JP06731097A JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298244A true JPH09298244A (ja) | 1997-11-18 |
JP4097303B2 JP4097303B2 (ja) | 2008-06-11 |
Family
ID=26408500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06731097A Expired - Fee Related JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4097303B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19903208C2 (de) * | 1998-07-06 | 2001-05-17 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einer korrosionsbeständigen Sicherung und Halbleitervorrichtung mit einer Spannungserfassungseinheit bzw. Spannungsanlegeeinheit an eine Sicherung |
JP2005136201A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2013077614A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置 |
-
1997
- 1997-03-05 JP JP06731097A patent/JP4097303B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19903208C2 (de) * | 1998-07-06 | 2001-05-17 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einer korrosionsbeständigen Sicherung und Halbleitervorrichtung mit einer Spannungserfassungseinheit bzw. Spannungsanlegeeinheit an eine Sicherung |
US6339250B1 (en) | 1998-07-06 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2005136201A (ja) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP4599826B2 (ja) * | 2003-10-30 | 2010-12-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP2013077614A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4097303B2 (ja) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
US7872327B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
WO1999019905A1 (fr) | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication | |
JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
KR100258168B1 (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
JPH07202002A (ja) | 冗長回路を有する半導体装置およびその製造方法 | |
JP2002043432A (ja) | 半導体装置およびその製造方法 | |
JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
JP3485110B2 (ja) | 半導体装置 | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
JP3551944B2 (ja) | 半導体装置 | |
JP4097303B2 (ja) | 半導体装置及びその製造方法 | |
JPH0945782A (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
KR100336952B1 (ko) | 퓨즈 용단 성능을 향상시킨 반도체 기억 장치 | |
JP3965827B2 (ja) | 半導体装置およびその製造方法 | |
US6458709B2 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
JP4904701B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH1187522A (ja) | 半導体装置の製造方法 | |
JPH02215149A (ja) | 半導体装置とその製造方法 | |
JPH08125023A (ja) | 半導体装置の製造方法 | |
JPH07321209A (ja) | 半導体記憶装置及びその製造方法 | |
JPH11214388A (ja) | 半導体装置およびその製造方法 | |
JP2004111990A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |