JPH1187522A

JPH1187522A - 半導体装置の製造方法

Info

Publication number: JPH1187522A
Application number: JP10021224A
Authority: JP
Inventors: Yasuyoshi Inota; 康義猪田; Tetsuya Yamane; 徹也山根; Makoto Nakamura; 誠中村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-07-11
Filing date: 1998-02-02
Publication date: 1999-03-30

Abstract

(57)【要約】【課題】冗長回路を有する半導体装置のヒューズ上の絶
縁膜の厚みを容易に制御するのに好適な半導体装置の製
造方法を提供する。【解決手段】ヒューズ電極層３をパターニングして形成
し、ヒューズ電極層３上に第１の絶縁層４を形成し、エ
ッチングストッパ層５をヒューズ電極層３を覆うように
パターニングして形成し、エッチングストッパ層５と被
エッチング特性の異なる第２の絶縁層６を形成し、第２
の絶縁層６をエッチングして第１の開口部７を形成し、
第２の絶縁層６上に第２の導電層８を積層し、第１の開
口部内に積層されたエッチングストッパ層５および第２
の導電層８をエッチングして同時に除去し、ヒューズ電
極層３上の第１の絶縁層４およびその後の工程において
当該第１の絶縁層上に積層され得る絶縁層をヒューズ電
極層３上に第１の絶縁層４が所定の膜厚で残存するよう
にエッチングして第２の開口部１２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、より特定的には、冗長回路を有す
る半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】一般に、ＳＲＡＭ（Static Random Acce
ss Memory)、ＤＲＡＭ（Dynamic Random Access Memor
y) などの半導体装置には、その内部に冗長回路が組み
込まれている。この冗長回路は、半導体装置の製造工程
において生ずるランダムな欠陥による半導体装置の歩留
り低下を防止するために設けられている。すなわち、製
造時において特定回路部に欠陥が生じても、半導体装置
全体としての機能が損なわれないように、特定回路部と
置換可能なように同一の機能を有する予備の回路部が形
成されている。上記のような冗長回路を有する半導体装
置では、例えば、特定回路部に欠陥が存在した場合、こ
の特定回路部を不活性化させかつ冗長回路部を活性化さ
せるための切断可能なヒューズが形成されている。これ
らのヒューズは、例えば、レーザビームによって溶断除
去される。

【０００３】近年、半導体装置の高集積度化、半導体装
置の動作速度の高速化を実現するために、半導体装置の
配線層が多層化される傾向にある。配線層の多層化に伴
い、各配線層間を絶縁する層間絶縁膜も多層化され、層
間絶縁膜の総和は非常に大きくなる。

【０００４】ここで、図２５に、冗長回路を有し、かつ
層間絶縁膜が多層化された半導体装置のヒューズ周辺の
概略構造の一例を示す。図２５において、半導体基板１
０１上に素子分離酸化膜をなすフィールド酸化膜１０２
が形成されており、このフィールド酸化膜１０２上に導
電層からなるパターニングされたヒューズ１０３がポリ
シリコンから形成されている。また、ヒューズ１０３を
覆うように、ヒューズ１０３と例えばアルミニウムから
なる図示しない第１メタル配線層との間を絶縁する層間
絶縁膜１０４がシリコン酸化膜から形成されている。こ
の層間絶縁膜１０４上には、図示しない第１メタル配線
層と第２メタル配線層１０６との間を絶縁する層間絶縁
膜１０５がシリコン酸化膜から形成されている。

【０００５】この層間絶縁膜１０５上にはパターニング
された、例えばアルミニウムからなる第２メタル配線層
１０６が形成されているとともに、この第２メタル配線
層１０６を覆うように図示しない第２メタル配線層１０
６と図示しない第３メタル配線層との間を絶縁する層間
絶縁膜１０７がシリコン酸化膜から形成されている。こ
の層間絶縁膜１０７上にシリコン酸化膜からなるパッシ
ベーション膜１０８がオーバコートされている。さら
に、ヒューズ１０３の真上位置には、ヒューズ領域開口
孔１０９が形成されている。このヒューズ領域開口孔１
０９は、その底壁がヒューズ１０３と所定の膜厚ｄを介
して形成されている。

【０００６】図２５のように構成されるヒューズを有す
る半導体装置においては、ヒューズ１０３の切断は、ヒ
ューズ領域開口孔１０９を通じて、レーザビームＬをヒ
ューズ１０３に照射することによって行われる。ヒュー
ズ領域開口孔１０９を通じてレーザビームＬが照射され
ると、レーザビームＬは膜厚ｄの層間絶縁膜１０４を透
過してヒューズ１０３に到達する。ヒューズ１０３は、
レーザビームＬによる熱を吸収して溶融する。この溶融
の際に、ヒューズ１０３上部の急激な温度上昇による圧
力上昇が起こり、ヒューズ１０３上の層間絶縁膜１０４
が吹き飛ばされる。これにより、圧力が大気圧程度に下
がると同時に、溶融したヒューズ１０３が気化して、ヒ
ューズ１０３が切断される。

【０００７】

【発明が解決しようとする課題】ところで、上記したヒ
ューズ１０３上の層間絶縁膜１０４の膜厚ｄは、ヒュー
ズ１０３の正常な切断を行うことができる所定範囲に設
定する必要がある。ヒューズ１０３上の層間絶縁膜１０
４の膜厚ｄが所定範囲よりも薄く、例えば、ヒューズ１
０３の表面が露出したような場合には、未切断ヒューズ
に対するモールド樹脂からのストレスによるヒューズの
損傷や、ヒューズ開口部からの水分侵入による配線の腐
食等の信頼性上の問題を生じる可能性がある。また、ヒ
ューズ上の層間絶縁膜が非常に厚い場合には、レーザの
エネルギがヒューズに蓄積しにくくなり、ヒューズの切
断が困難になる場合がある。このため、層間絶縁膜１０
４の膜厚ｄを所定の範囲に制御する必要がある。この層
間絶縁膜１０４の膜厚ｄの制御は、上記のパッシベーシ
ョン膜１０８を形成後に、ヒューズ領域開口孔１０９を
エッチングによって形成する際に、エッチング量を制御
することによって行う。しかしながら、ヒューズ１０３
上には、パッシベーション膜１０８および層間絶縁膜１
０４，１０５，１０７が存在するため、これらの膜厚の
総和は非常に大きく、これらのエッチング量を制御して
ヒューズ１０３上の層間絶縁膜１０４の膜厚ｄを所定の
範囲に制御するのは非常に難しく、また、各層間絶縁膜
の総和が大きくなるほど膜厚ｄのばらつきの範囲も大き
くなる。さらに、ヒューズ１０３上の各層間絶縁膜の総
和が大きくなるほど、ヒューズ１０３上の層間絶縁膜を
除去する時間が長くなり、それによるばらつきも大きく
なってくる。

【０００８】本発明は、上述の問題点に鑑みてなされた
ものであって、冗長回路を有する半導体装置のヒューズ
上の絶縁膜の厚みを容易に制御するのに好適な半導体装
置の製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、ヒューズの溶断除去によって不良回路を
予備回路に置換可能な冗長回路を有する半導体装置の製
造方法であって、半導体基板上に少なくとも絶縁層を介
して導電層からなるヒューズ電極層をパターニングして
形成する工程と、前記ヒューズ電極層上に第１の絶縁層
を形成する工程と、前記第１の絶縁層上に第１の導電層
と同時にエッチングストッパ層を前記ヒューズ電極層を
覆うようにパターニングして形成する工程と、前記第１
の導電層および前記エッチングストッパ層上に前記エッ
チングストッパ層と被エッチング特性の異なる第２の絶
縁層を形成する工程と、前記ヒューズ電極層の上方に位
置する前記第２の絶縁層を前記エッチングストッパ層の
少なくとも一部表面が露出するように所定の範囲でエッ
チングして第１の開口部を形成する工程と、前記第２の
絶縁層上に第２の導電層を積層する工程と、前記第１の
開口部内に積層された前記エッチングストッパ層および
前記第２の導電層をエッチングして同時に除去する工程
と、前記ヒューズ電極層上の前記第１の絶縁層およびそ
の後の工程において当該第１の絶縁層上に積層され得る
絶縁層を前記ヒューズ電極層上に前記第１の絶縁層が所
定の膜厚で残存するようにエッチングして第２の開口部
を形成する工程とを有する。

【００１０】本発明では、ヒューズ電極層上の第２の絶
縁層が第１の開口部を形成する工程において除去され
る。したがって、ヒューズ電極層上に第２の開口部を形
成する際に、第２の絶縁層をエッチング除去する必要が
なくなり、エッチング量が低減され、エッチング時間が
短縮化されることになる。

【００１１】また、本発明に係る半導体装置の製造方法
は、ヒューズの溶断除去によって不良回路を予備回路に
置換可能な冗長回路を有する半導体装置の製造方法であ
って、半導体基板上に少なくとも絶縁層を介して第１の
導電層と同時にヒューズ電極層をパターニングして形成
する工程と、前記第１の導電層および前記ヒューズ電極
層上に第１の絶縁層を形成する工程と、前記第１の絶縁
層上にアルミニウムからなる第２の導電層を形成すると
同時に前記ヒューズ電極層の上方の前記第１の絶縁層上
に第１の絶縁層と被エッチング特性の異なるアルミニウ
ムからなるエッチングストッパ層を形成する工程と、前
記第２の導電層および前記エッチングストッパ層を覆う
ように、前記エッチングストッパ層と被エッチング特性
の異なる材料からなる第２の絶縁層を形成する工程と、
前記エッチングストッパ層上の前記第２の絶縁層の前記
エッチングストッパ層よりも狭い領域を前記エッチング
ストッパ層の一部が露出するまでエッチングして第１の
開口部を形成する工程と、前記第１の開口部を通じて、
前記エッチングストッパ層の露出部分を前記第１の絶縁
層が露出するまでエッチングする工程と、前記第１の開
口部内の前記第１の絶縁層を前記第１の開口部より狭い
範囲でかつ前記ヒューズ電極層上に前記第１の絶縁層が
所定の膜厚で残存するようにエッチングして第２の開口
部を形成する工程とを有する。

【００１２】本発明では、前記ヒューズ電極層の上方の
前記第１の絶縁層上にアルミニウムからなるエッチング
ストッパ層を形成することにより、後の工程で第２の開
口部を形成する際のエッチングすべき絶縁膜の厚さが大
幅に減少する。また、第１の絶縁層と被エッチング特性
が異なるエッチングストッパ層を除去したのちに、第１
の絶縁層をエッチングするため、第１の絶縁層の膜厚制
御が一層容易になる。

【００１３】また、本発明に係る半導体装置の製造方法
は、ヒューズの溶断除去によって不良回路を予備回路に
置換可能な冗長回路を有する半導体装置の製造方法であ
って、半導体基板上に少なくとも絶縁層を介してヒュー
ズ電極層を形成する工程と、パターニングされた前記ヒ
ューズ電極層上に第１の絶縁層を形成する工程と、前記
第１の絶縁層上に窒化シリコンからなるエッチングスト
ッパ層を形成する工程と、前記エッチングストッパ層を
覆うように第２の絶縁層を形成する工程と、前記ヒュー
ズ電極層の上方に開口部を形成するためのレジストパタ
ーンを前記第２の絶縁層上に形成する工程と、前記レジ
ストパターンをマスクとして、エッチングガスの主ガス
として、式Ｃ₄ Ｆ₈ で表される化合物からなるガスおよ
び添加ガスとして一酸化炭素ガスを少なくとも用いて前
記第２の絶縁層を前記エッチングストッパ層が露出する
までドライエッチングし、前記開口部を形成する工程と
を有する。

【００１４】本発明では、エッチングガスの主ガスとし
て、式Ｃ₄ Ｆ₈ で表される化合物からなるガスおよび添
加ガスとして一酸化炭素ガスを用いることにより、第２
の絶縁層を形成する材料と窒化シリコンからなるエッチ
ングストッパ層とのエッチング選択比を非常に大きくと
ることができ、エッチングストッパ層がオーバエッチン
グされることがなく、第１の絶縁層およびエッチングス
トッパ層の膜厚が一定となる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。第１実施形態図１〜図６は、本発明の第１の実施形態に係る半導体装
置の製造方法の各製造工程を示す断面図である。第１の
実施形態は、３層の導電層を有する半導体装置に場合に
適用した例である。なお、図１〜図５は、ヒューズとな
るヒューズ電極層３の長手方向に直交する方向の断面図
である。まず、図１に示すように、半導体基板１上にシ
リコン酸化膜よりなる絶縁層２を形成し、この絶縁層２
上に、パターニングされたヒューズとなるヒューズ電極
層３を形成する。このヒューズとなるヒューズ電極層３
は、例えばポリシリコンを減圧ＣＶＤ法によって絶縁層
２上に堆積させ、これをフォトリソグラフィ加工技術、
エッチング技術によりパターニングすることにより形成
される。

【００１６】次いで、ヒューズとなるヒューズ電極層３
を覆うように、例えば、シリコン酸化膜よりなる第１層
間絶縁膜４を形成する。第１層間絶縁膜４は、例えばＣ
ＶＤ(Chemical Vapor Deposition) 法などによって形成
する。第１層間絶縁膜４を形成後、第１層間絶縁膜４の
表面上のヒューズとなるヒューズ電極層３の上方に、後
述するヒューズ開口部１２となる領域よりも大きくパタ
ーニングされたエッチングストッパ層５を形成する。エ
ッチングストッパ層５は、例えば、アルミニウムをスパ
ッタリングした後、この上に所望の形状を有するレジス
トパターン（図示せず）を形成し、このレジストパター
ンをマスクとしてエッチングすることにより形成され
る。また、エッチングストッパ層５は、導電層である第
１アルミ配線層と同時に形成される。その後、エッチン
グストッパ層５と後述する第２メタル配線層８との間を
絶縁する、例えばシリコン酸化膜よりなる第２層間絶縁
膜６を、例えば、ＣＶＤ法などによって形成する。

【００１７】次いで、図２に示すように、第２層間絶縁
膜６に後述するヒューズ開口部１２となる領域よりも大
きく、開口部７を形成する。開口部７の開口は、例えば
フォトリソグラフィ加工技術を用いて形成する。開口部
７は、下方に存在するエッチングストッパ層５の一部が
露出するように形成される。この開口部７の開口によ
り、最終的にヒューズ開口部１２のエッチングを行う際
には、エッチングストッパ層５と第２メタル配線層８と
の間の第２層間絶縁膜６は存在しなくなることから、ヒ
ューズ開口部１２をエッチングによって形成した後に、
ヒューズとなるヒューズ電極層３上に残る膜は、上記の
第２層間絶縁膜６の膜厚のばらつきの影響を受けない。

【００１８】次いで、図３に示すように、第２層間絶縁
膜６の表面上および開口部７内に第２メタル配線層８を
形成する。第２メタル配線層８は、例えば、アルミニウ
ムをスパッタリングすることにより形成する。そして、
第２メタル配線層８上に、配線形成のための所望のレジ
ストパターン９を形成する。このとき、ヒューズとなる
ヒューズ電極層３上の開口部７内には、後の工程におい
て第２メタル配線層８を残さないため、レジストのパタ
ーンは形成しない。

【００１９】この状態で、図４に示すように、開口部７
内のエッチングストッパ層５および第２メタル配線層８
を共にエッチングする。エッチングには、例えば、ＲＩ
Ｅ法（リアクティブイオンエッチング）を用いる。この
とき、ヒューズとなるヒューズ電極層３上の開口部７内
において、第２メタル配線層８とエッチングストッパ層
５がともに完全にエッチングされてヒューズとなるヒュ
ーズ電極層３の上方の後の工程において開口する領域に
第１および第２メタル配線層５，８が残らないように、
十分なオーバーエッチングを行う。エッチングストッパ
層５とその下層の第１層間絶縁膜４とのエッチング選択
比は大きくとれるため、第１層間絶縁膜４が削れすぎる
ことはない。なお、図４においては、エッチングストッ
パ層５および第２メタル配線層８は、ヒューズ電極層３
の上方の後の工程において開口する領域を外れて一部が
残存している。

【００２０】次いで、図５に示すように、上記の第２メ
タル配線層８と第３層メタル配線層との間の絶縁を行う
第３層間絶縁膜１０を形成する。これにより、一部が残
存しているエッチングストッパ層５および第２メタル配
線層８は、第３層間絶縁膜１０によってオーバコートさ
れる。第３層間絶縁膜１０の形成後、第３メタル配線層
の配線パターンを形成する。そして、第３層間絶縁膜１
０上に、第３メタル配線層を覆うようにして、パッシベ
ーション膜１１をＣＶＤ法によって堆積させる。

【００２１】次いで、図６に示すように、ヒューズとな
るヒューズ電極層３上の膜厚が所望の膜厚になるように
ヒューズ開口部１２のエッチング行い、ヒューズ開口部
１２の底壁がヒューズとなるヒューズ電極層３と所定の
膜厚ｄとなるように形成する。ヒューズ開口部１２をエ
ッチングする際には、第２層間絶縁膜６は無くなってい
るため、従来プロセスよりもヒューズ開口部１２のエッ
チング量は少なくて済むので、エッチングレートのばら
つきに起因するヒューズ電極層３上の第１層間絶縁膜４
のエッチング残膜の膜厚ｄのばらつきもエッチング時間
の短縮化に比例して小さくなる。

【００２２】以上のように本実施形態によれば、ヒュー
ズ開口部１２のエッチングによる形成時に、第２層間絶
縁膜６が存在しないため、ヒューズとなるヒューズ電極
層３の上に存在する絶縁膜の膜厚の総和を減少させるこ
とができ、ヒューズ電極層３上の層間絶縁膜４の膜厚ｄ
のばらつきを小さくでき、従来において多層配線プロセ
スにおいて困難であったヒューズ上の膜厚の制御が容易
になる。

【００２３】第２実施形態次に、本発明の第２の実施形態について説明する。な
お、本実施形態では、導電層が一のポリシリコン層およ
び３つのアルミニウムの層からなる構造のＳＲＡＭ(Sta
tic Random Access Memory) に適用した場合について、
図７〜図１７を参照して説明する。また、図７〜図１７
は、ヒューズとなるヒューズ電極層１３ａの長手方向に
直交する方向の断面図である。まず、図７に示すよう
に、シリコン基板からなる半導体基板１１上にフィール
ド酸化膜１２を、例えば、３００ｎｍの膜厚で形成す
る。そして、フィールド酸化膜１２上にＳＲＡＭ部分に
ポリシリコンからなるパターニングされた配線層１３ｂ
を膜厚２００ｎｍで形成し、これと同時に、ヒューズ部
分にヒューズとなるパターニングされたヒューズ電極層
１３ａを形成する。なお、ヒューズ電極層１３ａは、図
示しないが、切断されることにより、冗長回路を作動さ
せる電気的接続がなされる。また、配線層１３ｂはトラ
ンジスタのゲート電極となる。

【００２４】そして、上記の配線層１３ｂおよびヒュー
ズ電極層１３ａを覆うように、層間絶縁膜１４を形成す
る。層間絶縁膜１４は、ＴＥＯＳ（tetraethoxysilane)
をソースとした減圧ＣＶＤ法によってシリコン酸化膜
を膜厚２５０ｎｍで堆積させ、このシリコン酸化膜上に
ＣＶＤ法によってＢＰＳＧ(Boron-doped Phospho-Silic
ate Glass)膜を６００ｎｍの膜厚で堆積させる。この状
態で例えば９００°Ｃ、１０分間の条件でリフローし、
層間絶縁膜１４の平坦化を図る。

【００２５】次いで、ＳＲＡＭ部分に第１アルミ配線層
１５ｂを、ヒューズ部分側にアルミストッパ層１５ａを
それぞれパターニングして同時に形成する。第１アルミ
配線層１５ｂおよびアルミストッパ層１５ａは、層間絶
縁膜１４上にアルミニウムを膜厚５００ｎｍとなるよう
にスパッタ法で堆積させた後、フォトリソグラフィでレ
ジストパターンを形成し、ドライエッチングで選択的に
アルミニウムを除去し、レジストを剥離することにより
形成する。また、図７に示すように、アルミストッパ層
１５ａは、ヒューズ電極層１３よりも広い幅を有するよ
うに形成する。

【００２６】次いで、図８に示すように、ヒューズ部分
とＳＲＡＭ部分の両方に、層間絶縁膜１６を、たとえ
ば、りん系のガスとＴＥＯＳとを用いたＣＶＤ法によっ
て、膜厚１μｍで形成する。層間絶縁膜１６は、第１ア
ルミ配線層１５ｂと配線層１３ｂとを絶縁する。

【００２７】次いで、図９に示すように、ＳＲＡＭ部分
には、層間絶縁膜１６上に第１アルミ配線層１５ｂと後
述する第２アルミ配線層１９とを接続するためのコンタ
クトホール１７を、フォトリソグラフィによるレジスト
パターンを形成してドライエッチングで選択的に層間絶
縁膜１６を除去し、レジストを剥離する。このとき、図
９（ａ），（ｃ）に示すように、ヒューズ部分およびス
クライブ部分の層間絶縁膜１６はエッチングしない。

【００２８】次いで、図１０に示すように、ＳＲＡＭ部
分に、第２アルミ配線層１９を形成する。第２アルミ配
線層１９の形成は、層間絶縁膜１６上およびコンタクト
ホール１７内にアルミニウムを膜厚５００ｎｍとなるよ
うにスパッタ法で堆積させた後、この上にフォトリソグ
ラフィでレジストパターンを形成し、ドライエッチング
で選択的にアルミニウムを除去し、その後当該レジスト
を剥離する。

【００２９】次いで、図１１に示すように、ヒューズ部
分とＳＲＡＭ部分との両方に、第２アルミ配線層１９と
第３アルミ配線層とを絶縁する層間絶縁膜２０を形成す
る。層間絶縁膜２０は、たとえば、Ｐ−ＴＥＯＳをソー
スとしたＣＶＤ法による絶縁膜、ＴＥＯＳ−Ｏ₃をソー
スとしたＣＶＤ法による絶縁膜およびＰ−ＴＥＯＳをソ
ースとしたＣＶＤ法による絶縁膜の３層を膜厚２μｍと
なるように堆積することによって形成する。

【００３０】次いで、図１２に示すように、ＳＲＡＭ部
分の層間絶縁膜２０に第２および第３アルミ配線層を接
続するためのコンタクトホール２１を、層間絶縁膜２０
上にフォトリソグラフィによるレジストパターンを形成
してドライエッチングによって選択的に層間絶縁膜２０
を除去して形成する。その後に、当該レジストを剥離す
る。なお、このとき、スクライブ部分に形成されている
層間絶縁膜２０はエッチングしない。

【００３１】次いで、図１３に示すように、ＳＲＡＭ部
分に、配線用のパターニングされた第３アルミ配線層２
２を形成する。第３アルミ配線層２２は、層間絶縁膜２
０上およびコンタクトホール２１内に、アルミニウムを
膜厚５００ｎｍとなるようにスパッタ法によって堆積さ
せた後、フォトリソグラフィで所定のレジストパターン
を形成し、ドライエッチングによって選択的に当該アル
ミニウムを除去することにより形成する。その後、当該
レジストを剥離する。

【００３２】次いで、図１４に示すように、ヒューズ部
分の層間絶縁膜２０およびアルミストッパ層１５ａとを
選択的に除去して開口部２４を形成し、これと同時に、
スクライブ部分の層間絶縁膜１４，１６および２０を除
去してスクライブ２５を開口する。開口部２４および２
５を形成するためには、層間絶縁膜２０上にフォトリソ
グラフィ加工技術によって膜厚５μｍの厚膜レジスト
（通常は、１〜２μｍ）からなるレジストパターン２３
を形成する。そして、レジストパターン２３をマスクと
して、ヒューズ部分の層間絶縁膜１６，２０、すなわち
アルミストッパ１５ａまでをドライエッチングによって
選択的に除去する。このとき、同時にスクライブ部分の
層間絶縁膜１４，１６および２０をドライエッチングで
選択的に除去する。つづいて、レジストパターン２３を
マスクとして、アルミストッパ１５ａをドライエッチン
グで選択的に除去する。図に示すように、アルミストッ
パ１５ａの一部は、層間絶縁層１４上に残存する。これ
により、開口部２４およびスクライブ２５が同時に形成
される。

【００３３】次いで、図１５に示すように、レジストパ
ターンを除去した後、層間絶縁膜２０上のヒューズ部分
（開口部２４内も含む）およびＳＲＡＭ部分全体に、例
えばＰ−Ｓｉ₃ Ｎ₄からなるパッシベーション膜２６を
ＣＶＤ法により８５０ｎｍの膜厚となるように堆積させ
る。なお、開口部２４内の底部に堆積したパッシベーシ
ョン膜２６の膜厚は、８５０ｎｍよりも薄くなる。

【００３４】次いで、図１６に示すように、ヒューズ部
分とＳＲＡＭのパッド部分のパッシベーション膜２６を
除去するためのレジストパターン２７をフォトリソグラ
フィ加工技術によって形成する。

【００３５】次いで、ヒューズ部分とＳＲＡＭのパッド
部分のパッシベーション膜２６をレジストパターン２７
をマスクとして、ドライエッチングによって選択的に除
去する。このとき、図１７に示すように、ヒューズ部分
のパッシベーション膜２６を除去するとともに、ヒュー
ズ部分のパッシベーション膜２６の下層の層間絶縁膜１
４を、ヒューズ電極層１３ａ上の膜厚ｄが、例えば５０
０ｎｍの厚さとなるようにエッチングする。その後、レ
ジストパターンを除去すると、ヒューズとなるヒューズ
電極層１３ａの上方には、所定の膜厚ｄの層間絶縁膜１
４を介してヒューズ開口部２８が形成されることにな
る。

【００３６】以上のように、本実施形態によれば、アル
ミストッパ層１５ａをアルミニウムで形成することによ
り、アルミストッパ層１５ａの上層に形成されるシリコ
ン酸化膜からなる絶縁膜とのエッチング選択比を大きく
とることができ、エッチングをアルミストッパ層１５ａ
で確実に停止させることができ、この結果、ヒューズ電
極層１３上の絶縁膜１４の膜厚ｄを所定の厚さに容易に
することができる。また、ヒューズ開口部２８と同時に
開口できるので、工程数の増加を防ぐことができる。さ
らに、ヒューズ電極層１３にレーザを照射して、ヒュー
ズブローすると、飛び散ったヒューズ導電層１３を構成
するポリシリコンおよびアルミストッパ層１５ａを構成
するアルミニウムがショートを起こす恐れがあるが、残
存した一部のアルミストッパ層１５ａの除去断面をパッ
シベーション膜２６によってオーバコートするため、こ
れを防止することができる。

【００３７】なお、本実施形態では、図１２および図１
４において説明したように、コンタクトホール２１と開
口部２４との形成は別工程としたが、これらコンタクト
ホール２１および開口部２４を同一の工程で形成するこ
とも可能である。すなわち、コンタクトホール２１を形
成するためのレジストパターンとともに、開口部２４を
形成するためのレジストパターンを層間絶縁膜２０上に
形成する。このレジストパターンをマスクとしてドライ
エッチングによって選択的に層間絶縁膜２０を除去す
る。層間絶縁膜２０は第２アルミ配線層１９までエッチ
ングされ、これによりコンタクトホール２１が形成され
る。さらに、エッチングの進行に伴って、層間絶縁膜２
０の下の層間絶縁膜１６がアルミストッパ層１５ａまで
選択的にエッチングされ、開口部２４が形成される。

【００３８】ここで、第２アルミ配線層１９上とアルミ
ストッパ層１５ａ上との層間絶縁膜の膜厚は、アルミス
トッパ層１５ａ上のほうが層間絶縁膜１６の膜厚分だけ
厚い。このため、第２アルミ配線層１９は層間絶縁膜１
６をエッチングする間表面が剥き出し状態となる。しか
しながら、第２アルミ配線層１９と層間絶縁膜１６との
エッチング選択比は高いため、第２アルミ配線層１９は
ほとんど削り取られることはない。

【００３９】次いで、コンタクトホール２１および開口
部２４が形成された状態で、層間絶縁膜２０上にアルミ
ニウムを所定の膜厚で堆積させ、この上にフォトリソグ
ラフィでレジストパターンを形成して、アルミニウムを
ドライエッチングで選択的に除去して第３アルミ配線層
２２を形成する。このとき、開口部２４から表面が剥き
出しのアルミストッパ層１５ａ上にも、第３アルミ配線
層２２が堆積しており、同時にアルミストッパ層１５ａ
上に堆積した第３アルミ配線層２２およびアルミストッ
パ層１５ａを選択的に除去する。これにより、図１４に
示した状態となる。

【００４０】以上ように、コンタクトホール２１および
開口部２４を同一の工程で形成することにより、ヒュー
ズ部分の開口部２４の形成工程を新たに追加する必要が
なくなる。また、第３アルミ配線層２２を形成する際
に、同時にアルミストッパ層１５ａをエッチング除去す
ることができるため、アルミストッパ層１５ａの除去工
程を新たに追加する必要がなくなる。

【００４１】第３実施形態次に、本発明の第３の実施形態について図１８〜図２１
を参照して説明する。第２実施形態において、層間絶縁
膜２０の平坦化については説明しなかったが、通常、上
記のような配線が多層化された半導体装置の製造プロセ
スにおいては、絶縁膜を平坦化する工程が必要である。
第３の実施形態は、上述したした第２の実施形態の変形
例で基本的には第２の実施形態と同じであるが、第２ア
ルミ配線層１９を形成後に、形成される層間絶縁膜２０
の平坦化工程を有する。絶縁膜の平坦化技術は、図１８
に示すように、例えば、第２アルミ配線層１９を加工後
に、Ｐ−ＴＥＯＳを用いたＣＶＤ法によって膜厚３００
ｎｍになるように絶縁膜３０を形成し、この上にＯ₃Ｔ
ＥＯＳ−ＮＳＧを用いたＣＶＤ法によって膜厚７００ｎ
ｍになるように絶縁膜３１を堆積させる。このとき、図
１８からわかるように、第２アルミ配線層１９が存在し
ない領域は、平坦性が悪化する。

【００４２】このため、図１９に示すように、絶縁膜３
１の所定の位置にパターニングされたダミーのフォトレ
ジスト３２を形成し、このダミーのフォトレジスト３２
を覆うようにフォトレジスト３２とは異なるフォトレジ
スト３３を形成する。

【００４３】そして、フォトレジスト３３をドライエッ
チングによってエッチバックし、続いて、Ｏ₃ＴＥＯＳ
−ＮＳＧを用いたＣＶＤ法によって形成された絶縁膜３
１をエッチバックすると、図２０に示す状態となる。

【００４４】図２０に示す状態において、残存している
ダミーのフォトレジスト３２および他のフォトレジスト
３３を除去することにより、図２１に示すように、各ア
ルミ配線層１９間には、ダミーの絶縁膜３１が形成さ
れ、第２および第３アルミ配線層間の層間絶縁膜が平坦
化される。

【００４５】このように、第２アルミ配線層１９の存在
しない場所では、ダミーの絶縁膜３１が形成されて平坦
化されるが、ヒューズとなるヒューズ電極層１３ｂの上
方には、第２および第３アルミ配線層を開口して形成す
るため、上記の層間絶縁膜の平坦化を行う必要がない。
したがって、第２の実施形態に係る半導体装置の製造方
法に、第２および第３アルミ配線層間の層間絶縁膜の平
坦化工程が加わっても、ヒューズとなるヒューズ電極層
１３ｂの上方にダミーの絶縁膜３１を形成する必要がな
く、ヒューズ電極層１３ｂの上の絶縁膜をエッチングす
るための時間が増加することがない。

【００４６】第４実施形態以下、本発明の第４の実施形態に係る半導体装置の製造
方法について、図２２〜図２４を参照して説明する。こ
こで、従来の半導体装置のヒューズ部の形成方法の一例
を図２６に示す。図２６において、半導体基板上に形成
されたフィールド酸化膜２０１上には、ゲート酸化膜２
０２が形成され、ゲート酸化膜２０２上には、ヒューズ
電極層２０３が形成され、さらに、ヒューズ電極層２０
３を覆うように層間絶縁膜２０４が形成されている。ヒ
ューズ電極層２０３上に、ヒューズ電極層２０３を溶断
する、例えばレーザビームのための開口部２０６が形成
されている。

【００４７】図２６に示す構造の製造工程は、フィール
ド酸化膜２０１上にゲート酸化膜２０２を例えば熱酸化
によって形成する。その上にヒューズ電極層２０３を例
えば、ポリシリコンで形成する。その上に、酸化シリコ
ンからなる層間絶縁膜２０４を、例えばＣＶＤ法によっ
て形成し、レジスト２０５を、例えばライン幅５μｍ×
１０μｍの大きさで、層間絶縁膜２０４上にパターニン
グする。パターニングされたレジスト２０５をマスクと
して異方性エッチングにより、残存する層間絶縁膜２０
４の膜厚ｄが所定となるように、層間絶縁膜２０４の途
中でエッチングを止め、開口部２０６の加工を行う。

【００４８】開口部２０６の加工には、例えば、図２４
に示すような、平行平板型ドライエッチング装置６０を
用いることができる。平行平板型ドライエッチング装置
６０は、印加電極６１および接地電極６２からなる平行
平板型電極を備え、印加電極６１に高周波を印加し、接
地電極６２を接地電位とし、接地電極６２上に半導体基
板７１を置き、反応室６５内にエッチングガスを導入し
てエッチングを行う。

【００４９】図２６の構造において、開口部２０６の加
工は、例えば、反応室６５内の圧力を３３．３３Ｐａ、
印加電圧パワーを８００Ｗ、エッチングガスとして、例
えばＣＦ₄：２０sccm，ＣＨＦ₃：２０sccm，Ａｒ：２
００sccm、反応室６５内の温度を例えば−１０°Ｃの条
件でエッチングを行うと、エッチング速度が７００ｎｍ
／分であり、均一性が１５. ５％である。層間絶縁膜２
０４に開口部２０６を加工する場合、レーザー照射によ
ってヒューズ電極層を確実に溶断することを考慮する
と、ヒューズ電極層２０３の上に層間絶縁膜２０２の膜
厚ｄを２００ｎｍ〜１２００ｎｍの範囲で残す必要があ
る。これよりも厚く残るとレーザーでの加工が困難であ
り、薄くなると頂上ヒューズ開口部からの水分の混入な
どによってデバイス信頼性が悪化するおそれがあるため
である。

【００５０】現状のデバイスは高速化、高集積化を求め
られており、このために多くの配線層を使用するように
なっており、ヒューズ電極層２０３の上の層間絶縁膜の
総和は、例えば、２μｍ〜４μｍの厚さになっている。
このような厚い絶縁膜をエッチングして、ヒューズ電極
層２０３の上の層間絶縁膜２０２の膜厚ｄを２００ｎｍ
〜１２００ｎｍの範囲で残すように加工することはエッ
チングのばらつき、ＣＶＤのばらつきを考えると非常に
困難である。上記した従来条件で、層間絶縁膜２０２の
膜厚が４μｍで、膜厚ｄが７０ｎｍの厚さで残存するよ
うにエッチングを行った場合、エッチングのばらつきに
よって薄い部分では２０．５ｎｍとなり、厚い部分では
１１９．５ｎｍとなった。ＣＶＤのばらつきが全くない
場合でも、上記した２００ｎｍ〜１２００ｎｍの許容値
を満たしていない。また、エッチング時間は２８２秒と
長時間を要し、レジスト２０５の変質が生じた。

【００５１】そこで、本実施形態では、上記のような不
具合を防止して、ヒューズ電極層上の絶縁膜の膜厚を良
好に制御するために、以下のような製造工程によってヒ
ューズ部の加工を行う。まず、図２２に示すように、半
導体基板５１上にゲート酸化膜５２を、例えば熱酸化に
よって形成する。次いで、ゲート酸化膜５２の上に、ヒ
ューズ電極層５３を、例えば、ポリシリコンによってパ
ターニンして形成する。ヒューズ電極層５３の上に、例
えば酸化シリコン（ＳｉＯ2 ）からなる層間絶縁層５４
を、例えばＣＶＤ法によって形成する。ここで、窒化シ
リコン（ＳｉＮ）からなるエッチングストッパ層５５
を、例えば減圧ＣＶＤ法によって形成する。エッチング
ストッパ層５５は、ヒューズ電極層５３上方の７０ｎｍ
の位置に、膜厚５０ｎｍとなるように形成する。このエ
ッチングストッパ層５５上に、酸化シリコンからなる層
間絶縁層５６を、例えばＣＶＤ法によって形成する。次
いで、レジストパターン５７を、例えばライン幅５μｍ
×１０μｍの大きさで層間絶縁層５６上に形成する。

【００５２】ここで、例えば、上記した平行平板型ドラ
イエッチング装置６０を用いて、パターニングされたレ
ジストパターン５７をマスクとして、異方性エッチング
を行い、エッチングストッパ層５５でエッチングを止
め、図２３に示すように開口部５８の加工を行う。

【００５３】このときのエッチング条件としては、反応
室６０内の圧力を５．３Ｐａ、印加電圧パワーを１４０
０Ｗ、エッチングガスを、例えば、式Ｃ₄Ｆ₈で表せる
化合物ガス：２０sccm、添加ガスとしてＣＯ（一酸化炭
素ガス）：３００sccm、Ａｒ（アルゴンガス）：４００
sccm、反応室６０内の温度を例えば４０°Ｃとして行っ
た。この結果、エッチング速度が５００ｎｍ／分、均一
性が３. １％となり、また、窒化シリコンからなるエッ
チングストッパ層５５に対するエッチング選択比が１０
０、対レジストとのエッチング選択比を３５とすること
ができた。なお、従来において用いていたエッチングガ
ス、例えばＣＦ₄，ＣＨＦ₃，Ａｒの場合には、窒化シ
リコンからなるエッチングストッパ層５５に対するエッ
チング選択比は、２程度としかすることができず、エッ
チングストッパ層５５で確実にエッチングを停止させる
ことはできない。

【００５４】以上の結果、エッチングガスの主ガスとし
て、主ガスＣ₄Ｆ₈を２０sccm、添加ガスＣＯを３００
sccmおよびＡｒを４００sccmの量でエッチングを行うこ
とにより、炭素系のポリマーの形成を多くでき、ヒュー
ズ電極層５３上の絶縁膜５６のエッチングを均一に行う
ことができ、エッチングストッパ層５５で確実にエッチ
ングを停止させることができた。さらに、エッチング時
に発生するレジスト５７の変質の発生も全くなかった。

【００５５】以上のように本実施形態によれば、ヒュー
ズ電極層５３上の層間絶縁層の途中に窒化シリコンから
なるエッチングストッパ層５５を成膜し、エッチングガ
スの主ガスをＣ₄Ｆ₈をとし、添加ガスとしてＣＯガス
を用いることで、エッチング選択比を非常に大きくとる
ことができ、エッチングストッパ層５５でエッチングを
確実にストップさせることができ、ヒューズ電極層５３
上の絶縁膜の膜厚ｄを安定化させることができる。

【００５６】

【発明の効果】本発明によれば、ヒューズ開口部のエッ
チング時のエッチング対象膜の膜厚ばらつき、およびエ
ッチングレートのばらつきに起因するエッチング残膜の
ばらつきをともに小さくできるため、特別な工程を追加
することなくヒューズ上の層間膜厚の制御性を向上させ
ることができる。また、本発明によれば、ヒューズ部分
の層間絶縁膜を一度アルミストッパ層の上方まで選択的
に除去した後、アルミストッパ層も選択的に除去するた
め、ヒューズ上の層間絶縁膜の膜厚を均一に制御でき
る。また、本発明は、ヒューズ部上の酸化シリコンから
なるシリコン層間絶縁膜の途中に窒化シリコン膜を成膜
し、エッチングガスの主ガスを式Ｃ₄Ｆ₈からなる化合
物ガスを主ガスとし、添加ガスにＣＯガスを用いること
で、酸化シリコンと窒化シリコンのエッチング選択比を
非常に大きくとることができ、窒化シリコン膜で確実に
エッチングをストップさせることができ、ヒューズ上の
絶縁膜の膜厚を安定して管理することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造方法の製造工程を説明するための要部断面図である。

【図２】図１に続く製造工程を説明するための要部断面
図である。

【図３】図２に続く製造工程を説明するための要部断面
図である。

【図４】図３に続く製造工程を説明するための要部断面
図である。

【図５】図４に続く製造工程を説明するための要部断面
図である。

【図６】図５に続く製造工程を説明するための要部断面
図である。

【図７】本発明の第２の実施形態に係る半導体装置の製
造方法の製造工程を説明するための要部断面図である。

【図８】図７に続く製造工程を説明するための要部断面
図である。

【図９】図８に続く製造工程を説明するための要部断面
図である。

【図１０】図９に続く製造工程を説明するための要部断
面図である。

【図１１】図１０に続く製造工程を説明するための要部
断面図である。

【図１２】図１１に続く製造工程を説明するための要部
断面図である。

【図１３】図１２に続く製造工程を説明するための要部
断面図である。

【図１４】図１３に続く製造工程を説明するための要部
断面図である。

【図１５】図１４に続く製造工程を説明するための要部
断面図である。

【図１６】図１５に続く製造工程を説明するための要部
断面図である。

【図１７】図１６に続く製造工程を説明するための要部
断面図である。

【図１８】本発明の第３の実施形態に係る半導体装置の
製造方法の製造工程を説明するための要部断面図であ
る。

【図１９】図１８に続く製造工程を説明するための要部
断面図である。

【図２０】図１９に続く製造工程を説明するための要部
断面図である。

【図２１】図２０に続く製造工程を説明するための要部
断面図である。

【図２２】本発明の第４の実施形態に係る半導体装置の
製造方法の製造工程を説明するための要部断面図であ
る。

【図２３】図２２に続く製造工程を説明するための要部
断面図である。

【図２４】本発明の第４の実施形態に係る半導体装置の
製造方法に用いるエッチング装置の構成例を示す説明図
である。

【図２５】冗長回路を有し、かつ層間絶縁膜が多層化さ
れた半導体装置のヒューズ周辺の概略構造の一例を示す
断面図である。

【図２６】半導体装置のヒューズ周辺の概略構造の他の
例を示す断面図である。

【符号の説明】

１…半導体基板、２…絶縁膜、３…ヒューズ電極層、４
…層間絶縁層、５…エッチングストッパ層、６…第２層
間絶縁膜、７…開口部、８…第２導電層、９…レジス
ト。

Claims

【特許請求の範囲】

【請求項１】ヒューズの溶断除去によって不良回路を予
備回路に置換可能な冗長回路を有する半導体装置の製造
方法であって、半導体基板上に少なくとも絶縁層を介して導電層からな
るヒューズ電極層をパターニングして形成する工程と、前記ヒューズ電極層上に第１の絶縁層を形成する工程
と、前記第１の絶縁層上に第１の導電層と同時にエッチング
ストッパ層を前記ヒューズ電極層を覆うようにパターニ
ングして形成する工程と、前記第１の導電層および前記エッチングストッパ層上に
前記エッチングストッパ層と被エッチング特性の異なる
第２の絶縁層を形成する工程と、前記ヒューズ電極層の上方に位置する前記第２の絶縁層
を前記エッチングストッパ層の少なくとも一部表面が露
出するように所定の範囲でエッチングして第１の開口部
を形成する工程と、前記第２の絶縁層上に第２の導電層を積層する工程と、前記第１の開口部内に積層された前記エッチングストッ
パ層および前記第２の導電層をエッチングして同時に除
去する工程と、前記ヒューズ電極層上の前記第１の絶縁層およびその後
の工程において当該第１の絶縁層上に積層され得る絶縁
層を前記ヒューズ電極層上に前記第１の絶縁層が所定の
膜厚で残存するようにエッチングして第２の開口部を形
成する工程とを有する半導体装置の製造方法。
【請求項２】前記エッチングストッパ層および前記第２
の導電層を同じ材料で形成する請求項１に記載の半導体
装置の製造方法。
【請求項３】前記第１の開口部の開口面積を前記第２の
開口部の開口面積よりも広く形成する請求項１に記載の
半導体装置の製造方法。
【請求項４】ヒューズの溶断除去によって不良回路を予
備回路に置換可能な冗長回路を有する半導体装置の製造
方法であって、半導体基板上に少なくとも絶縁層を介して第１の導電層
と同時にヒューズ電極層をパターニングして形成する工
程と、前記第１の導電層および前記ヒューズ電極層上に第１の
絶縁層を形成する工程と、前記第１の絶縁層上にアルミニウムからなる第２の導電
層を形成すると同時に前記ヒューズ電極層の上方の前記
第１の絶縁層上に第１の絶縁層と被エッチング特性の異
なるアルミニウムからなるエッチングストッパ層を形成
する工程と、前記第２の導電層および前記エッチングストッパ層を覆
うように、前記エッチングストッパ層と被エッチング特
性の異なる材料からなる第２の絶縁層を形成する工程
と、前記エッチングストッパ層上の前記第２の絶縁層の前記
エッチングストッパ層よりも狭い領域を前記エッチング
ストッパ層の一部が露出するまでエッチングして第１の
開口部を形成する工程と、前記第１の開口部を通じて、前記エッチングストッパ層
の露出部分を前記第１の絶縁層が露出するまでエッチン
グする工程と、前記第１の開口部内の前記第１の絶縁層を前記第１の開
口部より狭い範囲でかつ前記ヒューズ電極層上に前記第
１の絶縁層が所定の膜厚で残存するようにエッチングし
て第２の開口部を形成する工程とを有する半導体装置の
製造方法。
【請求項５】前記第２の絶縁層を形成する工程の後に、前記第２の絶縁層上にアルミニウムからなる第３の導電
層をパターニングして形成する工程と、前記第２の絶縁層上に前記第３の導電層を覆うように第
３の絶縁層を形成する工程と、前記第３の導電層と外部配線層とを接続するためのコン
タクトホールを前記第３の絶縁層をエッチングして形成
すると同時に前記第１の開口部を前記第２および第３の
絶縁層をエッチングして形成する工程とをさらに有する
請求項４に記載の半導体装置の製造方法。
【請求項６】前記エッチングストッパのエッチングは、
異方性エッチングである請求項４に記載の半導体装置の
製造方法。
【請求項７】前記エッチングストッパ層をエッチングし
た後に、前記第１の開口部の側壁面および底面を覆うよ
うに第３の絶縁層を形成して、前記エッチングストッパ
層のエッチングによる除去断面を覆う工程をさらに有
し、その後に、前記第１および第３の絶縁層をエッチングし
て第２の開口部を形成する請求項４に記載の半導体装置
の製造方法。
【請求項８】前記第２の開口部をエッチングにより形成
する際に、前記半導体基板上に形成される各チップを分
割するためのスクライブライン上に積層された各絶縁膜
を同時にエッチングして開口する請求項４に記載の半導
体装置の製造方法。
【請求項９】前記第２の絶縁層を形成する工程の後、前
記第２の絶縁層上の前記第２の導電層の各々の間にダミ
ーの絶縁層を形成して当該第２の絶縁層を平坦化する工
程をさらに有し、前記ヒューズ電極層の上方の前記第２の絶縁層には、前
記第２の絶縁層を平坦化するためのダミーの絶縁層を形
成しない請求項４に記載の半導体装置の製造方法。
【請求項１０】ヒューズの溶断除去によって不良回路を
予備回路に置換可能な冗長回路を有し有する半導体装置
の製造方法であって、半導体基板上に少なくとも絶縁層を介してヒューズ電極
層を形成する工程と、パターニングされた前記ヒューズ電極層上に第１の絶縁
層を形成する工程と、前記第１の絶縁層上に窒化シリコンからなるエッチング
ストッパ層を形成する工程と、前記エッチングストッパ層を覆うように第２の絶縁層を
形成する工程と、前記ヒューズ電極層の上方に開口部を形成するためのレ
ジストパターンを前記第２の絶縁層上に形成する工程
と、前記レジストパターンをマスクとして、エッチングガス
の主ガスとして、式Ｃ₄ Ｆ₈ で表される化合物からなる
ガスおよび添加ガスとして一酸化炭素ガスを少なくとも
用いて前記第２の絶縁層を前記エッチングストッパ層が
露出するまでドライエッチングし、前記開口部を形成す
る工程とを有する半導体装置の製造方法。
【請求項１１】前記第２の絶縁層を酸化シリコンによっ
て形成する請求項１０に記載の半導体装置の製造方法。