JP2003051542A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003051542A JP2003051542A JP2001240102A JP2001240102A JP2003051542A JP 2003051542 A JP2003051542 A JP 2003051542A JP 2001240102 A JP2001240102 A JP 2001240102A JP 2001240102 A JP2001240102 A JP 2001240102A JP 2003051542 A JP2003051542 A JP 2003051542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 素子分離用ヒューズ配線の上層における絶縁
膜を正確な膜厚に形成でき、レーザによる切断作業を適
正に行う。 【解決手段】 不良素子を分離するための素子分離用ヒ
ューズ配線を設けた半導体装置で、ヒューズ用金属配線
１１０の上層に設けられる金属配線間絶縁膜１２０の上
面に、金属配線間絶縁膜１２０に対して選択比を確保で
きるエッチング停止膜（絶縁膜）１８０を設ける。その
上層の金属配線間絶縁膜１４０をエッチングしてヒュー
ズ用金属配線１１０の上層の絶縁膜の膜厚を調整する際
に、エッチング停止膜１８０によってエッチングによる
溝１７０の深さを正確に制御し、ヒューズ用金属配線１
１０の上層の絶縁膜を適正な膜厚に形成する。これによ
り、各種製造工程等によって生じる絶縁膜の膜厚誤差の
影響を排除し、レーザによるヒューズ用金属配線の切断
を確実に行える。
膜を正確な膜厚に形成でき、レーザによる切断作業を適
正に行う。 【解決手段】 不良素子を分離するための素子分離用ヒ
ューズ配線を設けた半導体装置で、ヒューズ用金属配線
１１０の上層に設けられる金属配線間絶縁膜１２０の上
面に、金属配線間絶縁膜１２０に対して選択比を確保で
きるエッチング停止膜（絶縁膜）１８０を設ける。その
上層の金属配線間絶縁膜１４０をエッチングしてヒュー
ズ用金属配線１１０の上層の絶縁膜の膜厚を調整する際
に、エッチング停止膜１８０によってエッチングによる
溝１７０の深さを正確に制御し、ヒューズ用金属配線１
１０の上層の絶縁膜を適正な膜厚に形成する。これによ
り、各種製造工程等によって生じる絶縁膜の膜厚誤差の
影響を排除し、レーザによるヒューズ用金属配線の切断
を確実に行える。
Description
【０００１】
【発明の属する技術分野】本発明は、不良素子を分離す
るための素子分離用ヒューズ配線を設けた半導体装置及
びその製造方法に関する。
るための素子分離用ヒューズ配線を設けた半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】従来のＬＳＩ製造工程において、不良素
子を回路から切り離すために素子分離用ヒューズ配線を
設けることが行われている。図２は、このような素子分
離用のヒューズ配線を設けた半導体装置の具体例を示す
要部断面図である。以下、この半導体装置におけるヒュ
ーズ配線周辺部の積層構造について説明する。
子を回路から切り離すために素子分離用ヒューズ配線を
設けることが行われている。図２は、このような素子分
離用のヒューズ配線を設けた半導体装置の具体例を示す
要部断面図である。以下、この半導体装置におけるヒュ
ーズ配線周辺部の積層構造について説明する。
【０００３】まず、下層絶縁膜２００の上にヒューズ配
線となる金属配線２１０が設けられており、その上層に
中層の金属配線間絶縁膜２２０が設けられている。そし
て、この金属配線間絶縁膜２２０の上層に各種の金属配
線２３１、２３２が設けられ、その上層に最上層の金属
配線間絶縁膜２４０が設けられている。さらに、この金
属配線間絶縁膜２４０の上層に各種の金属配線２５１、
２５２が設けられ、その上層に保護絶縁膜２６０が設け
られている。また、各金属配線２３１、２３２、２５
１、２５２及び保護絶縁膜２６０は、ヒューズ用金属配
線２１０を避ける位置に配設されており、ヒューズ用金
属配線２１０の上層の絶縁膜はエッチングによる溝２７
０の形成により、レーザでヒューズ用金属配線２１０を
切断するのに最適な膜厚２２０Ａに調整されている。
線となる金属配線２１０が設けられており、その上層に
中層の金属配線間絶縁膜２２０が設けられている。そし
て、この金属配線間絶縁膜２２０の上層に各種の金属配
線２３１、２３２が設けられ、その上層に最上層の金属
配線間絶縁膜２４０が設けられている。さらに、この金
属配線間絶縁膜２４０の上層に各種の金属配線２５１、
２５２が設けられ、その上層に保護絶縁膜２６０が設け
られている。また、各金属配線２３１、２３２、２５
１、２５２及び保護絶縁膜２６０は、ヒューズ用金属配
線２１０を避ける位置に配設されており、ヒューズ用金
属配線２１０の上層の絶縁膜はエッチングによる溝２７
０の形成により、レーザでヒューズ用金属配線２１０を
切断するのに最適な膜厚２２０Ａに調整されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のヒューズ用金属配線を設けた半導体装置では、上述
したヒューズ用金属配線２１０の上層の絶縁膜の膜厚２
２０Ａが各種製造工程上の誤差等によって、大きなばら
つきを有しており、この膜厚のばらつきがレーザによる
切断時に支障となる場合がある。以下、具体的にどのよ
うな要因で絶縁膜の膜厚２２０Ａのばらつきが生じるか
を図２を用いて説明する。
来のヒューズ用金属配線を設けた半導体装置では、上述
したヒューズ用金属配線２１０の上層の絶縁膜の膜厚２
２０Ａが各種製造工程上の誤差等によって、大きなばら
つきを有しており、この膜厚のばらつきがレーザによる
切断時に支障となる場合がある。以下、具体的にどのよ
うな要因で絶縁膜の膜厚２２０Ａのばらつきが生じるか
を図２を用いて説明する。
【０００５】まず、上述した２つの金属配線間絶縁膜２
２０、２４０については、それぞれの成膜工程時の誤差
や成膜後の平坦化工程（ＣＭＰ工程やエッチバック工
程）時の誤差により、１つのチップ内やウェーハ内でそ
れぞれ膜厚にばらつきが生じることになる。また、ヒュ
ーズ用金属配線２１０の上層の溝２７０は、通常は、最
上層の金属配線２５１、２５２を被覆する保護膜２６０
の窓開け工程時に同時にエッチングされるが、このエッ
チングの際に、ヒューズ用金属配線２１０上の絶縁膜の
膜厚２２０Ａが最適な値になるように、多少のオーバー
エッチングを行うのが普通である。したがって、このエ
ッチング工程によるエッチング量のばらつきが、上述し
た各金属配線間絶縁膜２２０、２４０の膜厚の誤差に加
算されることになる。
２０、２４０については、それぞれの成膜工程時の誤差
や成膜後の平坦化工程（ＣＭＰ工程やエッチバック工
程）時の誤差により、１つのチップ内やウェーハ内でそ
れぞれ膜厚にばらつきが生じることになる。また、ヒュ
ーズ用金属配線２１０の上層の溝２７０は、通常は、最
上層の金属配線２５１、２５２を被覆する保護膜２６０
の窓開け工程時に同時にエッチングされるが、このエッ
チングの際に、ヒューズ用金属配線２１０上の絶縁膜の
膜厚２２０Ａが最適な値になるように、多少のオーバー
エッチングを行うのが普通である。したがって、このエ
ッチング工程によるエッチング量のばらつきが、上述し
た各金属配線間絶縁膜２２０、２４０の膜厚の誤差に加
算されることになる。
【０００６】以上のようにして、各絶縁膜２２０、２４
０の成膜工程、平坦化工程、孔明け工程による誤差が累
積されることになり、ヒューズ用金属配線２１０上の絶
縁膜の膜厚２２０Ａに大きな誤差を生じ、この膜厚２２
０Ａのばらつきによってレーザによる適正なヒューズの
切断作業が妨げられ、半導体装置の品質不良等の原因と
なり、歩留の低下を招いてしまうという問題がある。
０の成膜工程、平坦化工程、孔明け工程による誤差が累
積されることになり、ヒューズ用金属配線２１０上の絶
縁膜の膜厚２２０Ａに大きな誤差を生じ、この膜厚２２
０Ａのばらつきによってレーザによる適正なヒューズの
切断作業が妨げられ、半導体装置の品質不良等の原因と
なり、歩留の低下を招いてしまうという問題がある。
【０００７】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、素子分離用ヒ
ューズ配線の上層における絶縁膜を正確な膜厚に形成で
き、レーザによる切断作業を適正に行うことができる半
導体装置及びその製造方法を提供することにある。
たものであり、その目的とするところは、素子分離用ヒ
ューズ配線の上層における絶縁膜を正確な膜厚に形成で
き、レーザによる切断作業を適正に行うことができる半
導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、不良素子を分
離するための素子分離用ヒューズ配線を設けた半導体装
置であって、前記素子分離用ヒューズ配線の上層に第１
の絶縁層を設け、かつ、前記第１の絶縁層の上層にエッ
チング停止膜を設けたことを特徴とする。
離するための素子分離用ヒューズ配線を設けた半導体装
置であって、前記素子分離用ヒューズ配線の上層に第１
の絶縁層を設け、かつ、前記第１の絶縁層の上層にエッ
チング停止膜を設けたことを特徴とする。
【０００９】また本発明は、不良素子を分離するための
素子分離用ヒューズ配線を設けた半導体装置の製造方法
であって、前記素子分離用ヒューズ配線の上層に第１の
絶縁層を設ける第１の絶縁層形成工程と、前記第１の絶
縁層の上層にエッチング停止膜を設けるエッチング停止
膜形成工程と、前記エッチング停止膜の上層に配線を形
成する配線形成工程と、前記エッチング停止膜及び前記
配線の上層に第２の絶縁層を設ける第２の絶縁層形成工
程と、前記第２の絶縁層における素子分離用ヒューズ配
線の上方領域に、前記素子分離用ヒューズ配線をレーザ
で切断するための溝を前記エッチング停止膜に到達する
深さに形成するエッチング工程とを有することを特徴と
する。
素子分離用ヒューズ配線を設けた半導体装置の製造方法
であって、前記素子分離用ヒューズ配線の上層に第１の
絶縁層を設ける第１の絶縁層形成工程と、前記第１の絶
縁層の上層にエッチング停止膜を設けるエッチング停止
膜形成工程と、前記エッチング停止膜の上層に配線を形
成する配線形成工程と、前記エッチング停止膜及び前記
配線の上層に第２の絶縁層を設ける第２の絶縁層形成工
程と、前記第２の絶縁層における素子分離用ヒューズ配
線の上方領域に、前記素子分離用ヒューズ配線をレーザ
で切断するための溝を前記エッチング停止膜に到達する
深さに形成するエッチング工程とを有することを特徴と
する。
【００１０】本発明の半導体装置によれば、不良素子を
分離するための素子分離用ヒューズ配線の上層に第１の
絶縁層を設け、この第１の絶縁層の上層にエッチング停
止膜を設けたことから、素子分離用ヒューズ配線をレー
ザで切断するための溝をエッチングで形成する場合に、
溝の深さをエッチング停止膜によって正確に制御するこ
とが容易になる。したがって、素子分離用ヒューズ配線
の上層の絶縁膜の膜厚を正確に制御できるため、レーザ
による素子分離用ヒューズ配線の切断作業を適正に行う
ことができ、切断不良による品質不良を排除して半導体
装置の歩留を改善できる。また、第１の絶縁層を必要以
上に厚く形成したり、複雑なエッチングの制御を行う必
要がなくなり、製造コストの低減に寄与できる。
分離するための素子分離用ヒューズ配線の上層に第１の
絶縁層を設け、この第１の絶縁層の上層にエッチング停
止膜を設けたことから、素子分離用ヒューズ配線をレー
ザで切断するための溝をエッチングで形成する場合に、
溝の深さをエッチング停止膜によって正確に制御するこ
とが容易になる。したがって、素子分離用ヒューズ配線
の上層の絶縁膜の膜厚を正確に制御できるため、レーザ
による素子分離用ヒューズ配線の切断作業を適正に行う
ことができ、切断不良による品質不良を排除して半導体
装置の歩留を改善できる。また、第１の絶縁層を必要以
上に厚く形成したり、複雑なエッチングの制御を行う必
要がなくなり、製造コストの低減に寄与できる。
【００１１】また、本発明の製造方法によれば、不良素
子を分離するための素子分離用ヒューズ配線の上層に第
１の絶縁層を設け、この第１の絶縁層の上層にエッチン
グ停止膜を設けた後に、上層の第２の絶縁層を設け、こ
の第２の絶縁層に素子分離用ヒューズ配線をレーザで切
断するための溝をエッチングで形成することから、溝の
深さをエッチング停止膜によって正確に制御することが
容易になる。したがって、素子分離用ヒューズ配線の上
層の絶縁膜の膜厚を正確に制御できるため、レーザによ
る素子分離用ヒューズ配線の切断作業を適正に行うこと
ができ、切断不良による品質不良を排除して半導体装置
の歩留を改善できる。また、第１の絶縁層を必要以上に
厚く形成したり、複雑なエッチングの制御を行う必要が
なくなり、製造コストの低減に寄与できる。
子を分離するための素子分離用ヒューズ配線の上層に第
１の絶縁層を設け、この第１の絶縁層の上層にエッチン
グ停止膜を設けた後に、上層の第２の絶縁層を設け、こ
の第２の絶縁層に素子分離用ヒューズ配線をレーザで切
断するための溝をエッチングで形成することから、溝の
深さをエッチング停止膜によって正確に制御することが
容易になる。したがって、素子分離用ヒューズ配線の上
層の絶縁膜の膜厚を正確に制御できるため、レーザによ
る素子分離用ヒューズ配線の切断作業を適正に行うこと
ができ、切断不良による品質不良を排除して半導体装置
の歩留を改善できる。また、第１の絶縁層を必要以上に
厚く形成したり、複雑なエッチングの制御を行う必要が
なくなり、製造コストの低減に寄与できる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して説明する。図１は、本発明の実施の
形態による半導体装置の具体例を示す要部断面図であ
る。本例の半導体装置は、不良素子を分離するための素
子分離用ヒューズ配線を設けたものであり、図２に示す
従来例と異なる点は、ヒューズ用金属配線の上層に設け
られる中層の金属配線間絶縁膜の上面に、金属配線間絶
縁膜に対して選択比を確保できるエッチング停止膜（絶
縁膜）を設けることにより、その上層に設けられる金属
配線間絶縁膜をエッチングしてヒューズ用金属配線の上
層の絶縁膜の膜厚を調整する際に、エッチング停止膜に
よってエッチングによる溝の深さを正確に制御し、ヒュ
ーズ用金属配線の上層の絶縁膜を適正な膜厚に形成する
ことで、各種製造工程等によって生じる絶縁膜の膜厚誤
差の影響を排除し、レーザによるヒューズ用金属配線の
切断を確実に行えるようにしたものである。
いて図面を参照して説明する。図１は、本発明の実施の
形態による半導体装置の具体例を示す要部断面図であ
る。本例の半導体装置は、不良素子を分離するための素
子分離用ヒューズ配線を設けたものであり、図２に示す
従来例と異なる点は、ヒューズ用金属配線の上層に設け
られる中層の金属配線間絶縁膜の上面に、金属配線間絶
縁膜に対して選択比を確保できるエッチング停止膜（絶
縁膜）を設けることにより、その上層に設けられる金属
配線間絶縁膜をエッチングしてヒューズ用金属配線の上
層の絶縁膜の膜厚を調整する際に、エッチング停止膜に
よってエッチングによる溝の深さを正確に制御し、ヒュ
ーズ用金属配線の上層の絶縁膜を適正な膜厚に形成する
ことで、各種製造工程等によって生じる絶縁膜の膜厚誤
差の影響を排除し、レーザによるヒューズ用金属配線の
切断を確実に行えるようにしたものである。
【００１３】以下、図１に基づいて本例の半導体装置に
おけるヒューズ配線周辺部の積層構造について説明す
る。まず、下層絶縁膜１００の上にヒューズ配線となる
金属配線１１０が設けられており、その上に中層の金属
配線間絶縁膜（第１の絶縁層）１２０が設けられてい
る。そして、この金属配線間絶縁膜１２０の上層にエッ
チング停止膜１８０が設けられている。このエッチング
停止膜１８０は、平坦化処理された金属配線間絶縁膜１
２０の上に平坦で均一な膜厚で形成された絶縁膜であ
り、その上層に配置される金属配線間絶縁膜（第２の絶
縁層）１４０に対して十分大きい選択比を確保できる材
料よりなるものである。なお、エッチング停止膜１８０
の詳細については後述する。
おけるヒューズ配線周辺部の積層構造について説明す
る。まず、下層絶縁膜１００の上にヒューズ配線となる
金属配線１１０が設けられており、その上に中層の金属
配線間絶縁膜（第１の絶縁層）１２０が設けられてい
る。そして、この金属配線間絶縁膜１２０の上層にエッ
チング停止膜１８０が設けられている。このエッチング
停止膜１８０は、平坦化処理された金属配線間絶縁膜１
２０の上に平坦で均一な膜厚で形成された絶縁膜であ
り、その上層に配置される金属配線間絶縁膜（第２の絶
縁層）１４０に対して十分大きい選択比を確保できる材
料よりなるものである。なお、エッチング停止膜１８０
の詳細については後述する。
【００１４】次に、このエッチング停止膜１８０の上層
に各種の金属配線１３１、１３２が設けられ、その上層
に最上層の金属配線間絶縁膜１４０が設けられている。
さらに、この金属配線間絶縁膜１４０の上層に各種の金
属配線１５１、１５２が設けられ、その上層に保護絶縁
膜１６０が設けられている。また、各金属配線１３１、
１３２、１５１、１５２及び保護絶縁膜１６０は、ヒュ
ーズ用金属配線１１０を避ける位置に配設されており、
ヒューズ用金属配線１１０の上層の絶縁膜はエッチング
による溝１７０が形成されている。この溝１７０は、エ
ッチングがエッチング停止膜１８０によって停止させら
れることにより、エッチング停止膜１８０に到達した深
さを有するものとなっている。このような溝１７０の形
成により、ヒューズ用金属配線１１０の上層の絶縁膜の
膜厚は、レーザでヒューズ用金属配線１１０を切断する
のに最適な膜厚１２０Ａ（金属配線間絶縁膜１２０のヒ
ューズ用金属配線１１０上にある部分とエッチング停止
膜１８０とを合計した膜厚）に調整される。
に各種の金属配線１３１、１３２が設けられ、その上層
に最上層の金属配線間絶縁膜１４０が設けられている。
さらに、この金属配線間絶縁膜１４０の上層に各種の金
属配線１５１、１５２が設けられ、その上層に保護絶縁
膜１６０が設けられている。また、各金属配線１３１、
１３２、１５１、１５２及び保護絶縁膜１６０は、ヒュ
ーズ用金属配線１１０を避ける位置に配設されており、
ヒューズ用金属配線１１０の上層の絶縁膜はエッチング
による溝１７０が形成されている。この溝１７０は、エ
ッチングがエッチング停止膜１８０によって停止させら
れることにより、エッチング停止膜１８０に到達した深
さを有するものとなっている。このような溝１７０の形
成により、ヒューズ用金属配線１１０の上層の絶縁膜の
膜厚は、レーザでヒューズ用金属配線１１０を切断する
のに最適な膜厚１２０Ａ（金属配線間絶縁膜１２０のヒ
ューズ用金属配線１１０上にある部分とエッチング停止
膜１８０とを合計した膜厚）に調整される。
【００１５】次に、以上のような本例の半導体装置の製
造工程について簡単に説明する。まず、下層絶縁膜１０
０の上にヒューズ用金属配線１１０を形成した後、その
上層に金属配線間絶縁膜１２０を形成する（第１の絶縁
層形成工程）。ここで、金属配線間絶縁膜１２０は、所
定の膜厚に形成し、上面を平坦化する。次に、この金属
配線間絶縁膜１２０の上にエッチング停止膜１８０を設
ける（エッチング停止膜形成工程）。このエッチング停
止膜１８０は、金属配線間絶縁膜１２０の平坦面上に均
一な膜厚で全面に形成する。次に、このエッチング停止
膜１８０の上層に、金属配線１３１、１３２、金属配線
間絶縁膜１４０、金属配線１５１、１５２及び保護絶縁
膜１６０を順次形成する（配線形成工程及び第２の絶縁
層形成工程等）。この作業は、従来とほぼ同様の工程と
なる。その後、エッチングによって溝１７０を形成する
（エッチング工程）。この際、金属配線間絶縁膜１４０
とエッチング停止膜１８０との選択比等により、溝１７
０をエッチング停止膜１８０に到達する深さまで形成す
る。
造工程について簡単に説明する。まず、下層絶縁膜１０
０の上にヒューズ用金属配線１１０を形成した後、その
上層に金属配線間絶縁膜１２０を形成する（第１の絶縁
層形成工程）。ここで、金属配線間絶縁膜１２０は、所
定の膜厚に形成し、上面を平坦化する。次に、この金属
配線間絶縁膜１２０の上にエッチング停止膜１８０を設
ける（エッチング停止膜形成工程）。このエッチング停
止膜１８０は、金属配線間絶縁膜１２０の平坦面上に均
一な膜厚で全面に形成する。次に、このエッチング停止
膜１８０の上層に、金属配線１３１、１３２、金属配線
間絶縁膜１４０、金属配線１５１、１５２及び保護絶縁
膜１６０を順次形成する（配線形成工程及び第２の絶縁
層形成工程等）。この作業は、従来とほぼ同様の工程と
なる。その後、エッチングによって溝１７０を形成する
（エッチング工程）。この際、金属配線間絶縁膜１４０
とエッチング停止膜１８０との選択比等により、溝１７
０をエッチング停止膜１８０に到達する深さまで形成す
る。
【００１６】次に、エッチング停止膜１８０について説
明する。まず、このエッチング停止膜１８０がエッチン
グによる溝１７０の深さを適正に制御するためには、金
属配線間絶縁膜１４０とのエッチング選択比が十分大き
い材質であり、また、オーバーエッチングに耐え得る十
分な膜厚を有している必要がある。そこで、金属配線間
絶縁膜１４０に対するエッチング停止膜１８０のエッチ
ング選択比を２．０以上とし、具体的材料として、金属
配線間絶縁膜１４０には、例えば、ＳｉＯ膜、ＳｉＯＦ
膜、ＳｉＯＣ膜、ＨＳＱ膜、ＢＣＢ膜、ＰＡＥ膜等を用
い、エッチング停止膜１８０にはＳｉＮ膜、ＳｉＣ膜を
用いる。なお、組み合わせは任意に選択できるものであ
る。また、エッチング停止膜１８０の膜厚としては、例
えば、５ｎｍ〜５０ｎｍとする。
明する。まず、このエッチング停止膜１８０がエッチン
グによる溝１７０の深さを適正に制御するためには、金
属配線間絶縁膜１４０とのエッチング選択比が十分大き
い材質であり、また、オーバーエッチングに耐え得る十
分な膜厚を有している必要がある。そこで、金属配線間
絶縁膜１４０に対するエッチング停止膜１８０のエッチ
ング選択比を２．０以上とし、具体的材料として、金属
配線間絶縁膜１４０には、例えば、ＳｉＯ膜、ＳｉＯＦ
膜、ＳｉＯＣ膜、ＨＳＱ膜、ＢＣＢ膜、ＰＡＥ膜等を用
い、エッチング停止膜１８０にはＳｉＮ膜、ＳｉＣ膜を
用いる。なお、組み合わせは任意に選択できるものであ
る。また、エッチング停止膜１８０の膜厚としては、例
えば、５ｎｍ〜５０ｎｍとする。
【００１７】また、このようなエッチング停止膜１８０
を配線間に設けることにより、配線間でエッチング停止
膜１８０による容量や抵抗が作用し、層構造等にもよる
が、配線のＲＣ遅延を増大させる恐れもある。そこで、
このようなＲＣ遅延を抑制するため、エッチング停止膜
１８０には低誘電率の材質を用いる必要がある。目安と
しては、通常用いられるＳｉＮ系の絶縁膜の誘電率が
８．１程度であるため、それと同等かそれより小さい誘
電率（すなわち、８．１以下）の材料を用いることが望
ましい。例えば、ビアホールの形成時等にエッチングス
トッパとして用いられるＳｉＣ系の絶縁膜は、ＳｉＮ系
の絶縁膜より小さい誘電率を有しており、このような材
料をエッチング停止膜１８０に用いることにより、ＲＣ
遅延の影響をより有効に抑制できる。
を配線間に設けることにより、配線間でエッチング停止
膜１８０による容量や抵抗が作用し、層構造等にもよる
が、配線のＲＣ遅延を増大させる恐れもある。そこで、
このようなＲＣ遅延を抑制するため、エッチング停止膜
１８０には低誘電率の材質を用いる必要がある。目安と
しては、通常用いられるＳｉＮ系の絶縁膜の誘電率が
８．１程度であるため、それと同等かそれより小さい誘
電率（すなわち、８．１以下）の材料を用いることが望
ましい。例えば、ビアホールの形成時等にエッチングス
トッパとして用いられるＳｉＣ系の絶縁膜は、ＳｉＮ系
の絶縁膜より小さい誘電率を有しており、このような材
料をエッチング停止膜１８０に用いることにより、ＲＣ
遅延の影響をより有効に抑制できる。
【００１８】以上のようにして、チップ内、ウェーハ面
内、ウェーハ間、ロット間のヒューズ用配線の上層絶縁
膜の膜厚のばらつきを最小限に抑えることができ、安定
してヒューズ用金属配線の切断を行うことができる。こ
れにより、分離後の半導体素子の歩留まりを向上させる
ことができる。なお、半導体装置の積層構造としては、
図１に示すものに限らず、他の積層構造を有するものに
も同様に適用し得るものである。
内、ウェーハ間、ロット間のヒューズ用配線の上層絶縁
膜の膜厚のばらつきを最小限に抑えることができ、安定
してヒューズ用金属配線の切断を行うことができる。こ
れにより、分離後の半導体素子の歩留まりを向上させる
ことができる。なお、半導体装置の積層構造としては、
図１に示すものに限らず、他の積層構造を有するものに
も同様に適用し得るものである。
【００１９】
【発明の効果】以上説明したように本発明の半導体装置
では、素子分離用ヒューズ配線の上層の絶縁膜の膜厚を
正確に制御できるため、レーザによる素子分離用ヒュー
ズ配線の切断作業を適正に行うことができ、切断不良に
よる品質不良を排除して半導体装置の歩留を改善でき、
製造コストの低減に寄与できる効果がある。また、本発
明の製造方法でも同様に、素子分離用ヒューズ配線の上
層の絶縁膜の膜厚を正確に制御できるため、レーザによ
る素子分離用ヒューズ配線の切断作業を適正に行うこと
ができ、切断不良による品質不良を排除して半導体装置
の歩留を改善でき、製造コストの低減に寄与できる効果
がある。
では、素子分離用ヒューズ配線の上層の絶縁膜の膜厚を
正確に制御できるため、レーザによる素子分離用ヒュー
ズ配線の切断作業を適正に行うことができ、切断不良に
よる品質不良を排除して半導体装置の歩留を改善でき、
製造コストの低減に寄与できる効果がある。また、本発
明の製造方法でも同様に、素子分離用ヒューズ配線の上
層の絶縁膜の膜厚を正確に制御できるため、レーザによ
る素子分離用ヒューズ配線の切断作業を適正に行うこと
ができ、切断不良による品質不良を排除して半導体装置
の歩留を改善でき、製造コストの低減に寄与できる効果
がある。
【図１】本発明の実施の形態による半導体装置の具体例
を示す要部断面図である。
を示す要部断面図である。
【図２】従来の半導体装置の具体例を示す要部断面図で
ある。
ある。
１００……下層絶縁膜、１１０……ヒューズ用金属配
線、１２０、１４０……金属配線間絶縁膜、１３１、１
３２、１５１、１５２……金属配線、１６０……保護絶
縁膜、１７０……溝、１８０……エッチング停止膜。
線、１２０、１４０……金属配線間絶縁膜、１３１、１
３２、１５１、１５２……金属配線、１６０……保護絶
縁膜、１７０……溝、１８０……エッチング停止膜。
Claims (9)
- 【請求項１】 不良素子を分離するための素子分離用ヒ
ューズ配線を設けた半導体装置であって、 前記素子分離用ヒューズ配線の上層に第１の絶縁層を設
け、かつ、前記第１の絶縁層の上層にエッチング停止膜
を設けた、 ことを特徴とする半導体装置。 - 【請求項２】 前記第１の絶縁層は平坦な上面を有し、
その上面の上に前記エッチング停止膜が一定の膜厚で形
成されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記エッチング停止膜は、低誘電率を有
する絶縁膜よりなることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】 前記エッチング停止膜の誘電率が８．１
以下であることを特徴とする請求項２記載の半導体装
置。 - 【請求項５】 前記エッチング停止膜の上層には第２の
絶縁層が設けられ、前記第２の絶縁層における素子分離
用ヒューズ配線の上方領域には、前記素子分離用ヒュー
ズ配線をレーザで切断するためのエッチングによる溝が
前記エッチング停止膜に到達する深さに形成されている
ことを特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記エッチング停止膜は前記溝を形成す
る際のエッチングを停止するために前記第２の絶縁層と
の間で十分大きいエッチング選択比を有することを特徴
とする請求項５記載の半導体装置。 - 【請求項７】 前記エッチング停止膜は前記溝を形成す
る際のエッチングを停止するために十分大きい膜厚を有
することを特徴とする請求項５記載の半導体装置。 - 【請求項８】 前記第１の絶縁層は、前記素子分離用ヒ
ューズ配線をレーザで切断するために所定の膜厚を有し
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項９】 不良素子を分離するための素子分離用ヒ
ューズ配線を設けた半導体装置の製造方法であって、 前記素子分離用ヒューズ配線の上層に第１の絶縁層を設
ける第１の絶縁層形成工程と、 前記第１の絶縁層の上層にエッチング停止膜を設けるエ
ッチング停止膜形成工程と、 前記エッチング停止膜の上層に配線を形成する配線形成
工程と、 前記エッチング停止膜及び前記配線の上層に第２の絶縁
層を設ける第２の絶縁層形成工程と、 前記第２の絶縁層における素子分離用ヒューズ配線の上
方領域に、前記素子分離用ヒューズ配線をレーザで切断
するための溝を前記エッチング停止膜に到達する深さに
形成するエッチング工程と、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240102A JP2003051542A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240102A JP2003051542A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051542A true JP2003051542A (ja) | 2003-02-21 |
Family
ID=19070764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001240102A Pending JP2003051542A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003051542A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002286A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2006148021A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその製造方法 |
| KR100602131B1 (ko) | 2004-12-30 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
| KR100611655B1 (ko) | 2004-06-29 | 2006-08-10 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480038A (en) * | 1987-09-19 | 1989-03-24 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH07202002A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 冗長回路を有する半導体装置およびその製造方法 |
| JPH1187522A (ja) * | 1997-07-11 | 1999-03-30 | Sony Corp | 半導体装置の製造方法 |
| JP2000294648A (ja) * | 1999-04-02 | 2000-10-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2000332114A (ja) * | 1999-05-17 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2001
- 2001-08-08 JP JP2001240102A patent/JP2003051542A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480038A (en) * | 1987-09-19 | 1989-03-24 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH07202002A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | 冗長回路を有する半導体装置およびその製造方法 |
| JPH1187522A (ja) * | 1997-07-11 | 1999-03-30 | Sony Corp | 半導体装置の製造方法 |
| JP2000294648A (ja) * | 1999-04-02 | 2000-10-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2000332114A (ja) * | 1999-05-17 | 2000-11-30 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002286A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100611655B1 (ko) | 2004-06-29 | 2006-08-10 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
| JP2006148021A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその製造方法 |
| JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
| KR100602131B1 (ko) | 2004-12-30 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US7651893B2 (en) | Metal electrical fuse structure | |
| KR100436674B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10347528B1 (en) | Interconnect formation process using wire trench etch prior to via etch, and related interconnect | |
| JP2009147218A (ja) | 半導体装置とその製造方法 | |
| JPH1084042A (ja) | 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 | |
| US6674168B1 (en) | Single and multilevel rework | |
| JP2005203688A (ja) | 半導体装置およびその製造方法 | |
| US9397054B2 (en) | Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop | |
| JP2003045964A (ja) | 半導体装置及びその製造方法 | |
| US9905509B2 (en) | Inverted-T shaped via for reducing adverse stress-migration effects | |
| JPH1041255A (ja) | クラック・ストップ形成方法および半導体ウエハ構造 | |
| WO2008151166A1 (en) | Damascene process having retained capping layer through metallization for protecting low-k dielectrics | |
| US7012335B2 (en) | Semiconductor device wiring and method of manufacturing the same | |
| US7622395B2 (en) | Two-step method for etching a fuse window on a semiconductor substrate | |
| US6638849B2 (en) | Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer | |
| US7785935B2 (en) | Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device | |
| US7199042B2 (en) | Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device | |
| JP2003051542A (ja) | 半導体装置及びその製造方法 | |
| US20190333805A1 (en) | Interconnect formation with chamferless via, and related interconnect | |
| KR100558493B1 (ko) | 반도체 기억소자의 배선 형성방법 | |
| JP2001176976A (ja) | 半導体装置及びその製造方法 | |
| JP2006179542A (ja) | 半導体装置 | |
| US20230178423A1 (en) | Top via with protective liner | |
| KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080604 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090807 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |