KR100501215B1 - 반도체 디바이스용 퓨즈 - Google Patents

반도체 디바이스용 퓨즈 Download PDF

Info

Publication number
KR100501215B1
KR100501215B1 KR10-2001-7015748A KR20017015748A KR100501215B1 KR 100501215 B1 KR100501215 B1 KR 100501215B1 KR 20017015748 A KR20017015748 A KR 20017015748A KR 100501215 B1 KR100501215 B1 KR 100501215B1
Authority
KR
South Korea
Prior art keywords
fuse
semiconductor body
semiconductor
insulator layer
major surface
Prior art date
Application number
KR10-2001-7015748A
Other languages
English (en)
Other versions
KR20020035487A (ko
Inventor
레토아이-타이
린돌프유르겐
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20020035487A publication Critical patent/KR20020035487A/ko
Application granted granted Critical
Publication of KR100501215B1 publication Critical patent/KR100501215B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 콘택(5)과, 바람직하게는 공동부(8)내의 매립층의 사이에서 상기 매립층 안에 수직으로 가이드되는 반도체 디바이스용 퓨즈(4)에 관한 것이다. 또한 본 발명은 절연체와 기판의 비등방성 축조, 등방성 오버에칭 및 유전체로의 충전을 통하여 상기 퓨즈(4)를 생산하는 방법에 관한 것이다.

Description

반도체 디바이스용 퓨즈{FUSE FOR SEMICONDUCTOR DEVICE}
본 발명은 2개의 서로 평행한 반도체 표면을 가진 반도체 바디를 구비한 반도체 장치용 퓨즈에 관한 것이다.
퓨즈는 공지된 바와 같이 반도체 장치, 특히 반도체 메모리에서 점점 더 중요해지고 있다. 즉, 퓨즈는 예컨대 메모리 셀 또는 워드 라인와 같은 개별 소자의 고장 시 대응하는 대체 또는 리던던트 소자를 접속하기 위해 사용된다. 예컨대, 반도체 메모리의 테스트 시에 워드 라인이 에러를 가진 것으로 검출되면, 퓨즈의 분리에 의해 에러를 가진 워드 라인 대신에 리던던트 워드 라인이 활성화된다. 또한, 예컨대 칩 옵션도 퓨즈를 통해 접속될 수 있다.
퓨즈를 분리하는 2가지 방식이 있다: 제 1 방식에서는 레이저 빔의 영향에 의해 분리가 이루어지므로, 소위 레이저 퓨즈가 주어진다. 제 2 방식에서는 열 발생에 의한 전기적 파괴에 의해 분리가 이루어진다; 여기서는 전기 퓨즈 또는 E-퓨즈가 주어진다.
2가지 방식의 퓨즈는 평면으로만 제조된다는 공통점을 갖는다(참고: 예컨대 US 5 663 590호 및 US 5 731 624호). 즉, 퓨즈의 콘택은 반도체 장치, 예컨대 반도체 메모리의 반도체 바디의 주 표면에 대해 평행한 평면에 놓인다. 이러한 방식의 구조는 도 6에 개략적으로 도시된다. 도 6은 제 1 콘택(1) 및 제 2 콘택(2)을 도시하며, 상기 콘택들은 예컨대 고도핑된 실리콘으로 이루어진 도전 영역(3)상에 배치된다. 상기 영역(3)은 퓨즈(4)를 통해 서로 전기 접속되고, 상기 퓨즈는 상기 영역(3)들 사이에서 도전 접속을 형성한다. 상기 퓨즈(4)는 예컨대 도핑된 다결정 실리콘 또는 금속으로 이루어질 수 있다. 퓨즈(4) 자체는 미세하게 형성되고 수 ㎛ 내지 1 ㎛ 미만의 폭을 갖는다.
일정한 한계치를 초과하는 전류가 콘택(1)과 (2) 사이로 흐르면, 퓨즈(4)는 전류 흐름에 의해 발생된 주울 열(Joule's heat)에 의해 파괴된다. 즉, 퓨즈가 끊어진다. 프로그래밍 전압은 칩의 동작 전압 보다 크다. 프로그래밍 전압의 크기는 특히 퓨즈의 폭에 의존한다.
물론, 퓨즈(4)의 이러한 분리는 레이저 빔의 작용에 의해 이루어질 수도 있다. 이것은 특히 퓨즈(4)가 반도체 장치의 표면 상에 배치될 때 바람직하다.
도 6에 나타나는 바와 같이, 퓨즈는 관련 콘택(1), (2)과 함께 반도체 칩 상에 무시될 수 없는 표면을 필요로 한다. 퓨즈에 대한 이러한 표면 필요는 반도체 장치의 소형화 추구에 방해가 된다. 이것은 특히 반도체 메모리의 경우에 적용되는데, 그 이유는 반도체 메모리에는 다수의 퓨즈가 필요하기 때문이다.
도 1은 본 발명에 따른 퓨즈의 단면도.
도 2 내지 도 4는 본 발명에 따른 퓨즈를 제조하기 위한 방법을 설명하기 위한 단면도.
도 5는 MOS 트랜지스터를 가진 퓨즈의 회로도.
도 6은 기존 평면 퓨즈의 평면도.
본 발명의 목적은 최소의 표면을 필요로 하는 반도체 장치용 퓨즈를 제공하는 것이다. 또한, 상기 퓨즈를 제조하기 위한 방법을 제공하는 것이다. 프로그래밍 전압을 낮게 유지하기 위해, 퓨즈의 직경이 1 ㎛ 보다 훨씬 작은 값을 가져야 한다.
상기 목적은 본 발명에 따라 2개의 서로 평행한 주 표면을 가진 반도체 바디를 구비한 반도체 장치용 퓨즈에 있어서, 상기 퓨즈가 2개의 주 표면 사이의 방향으로 연장되도록 반도체 바디의 공동부 내에 임베드(embed)됨으로써 달성된다.
본 발명에 따른 퓨즈는 도 6에 따른 하나의 평면 구조의 모든 기존 퓨즈와는 달리 배치된다. 즉, 본 발명에 따른 퓨즈는 반도체 장치의 2개의 주 표면 사이에 "수직" 방향으로 제공된다. 그것에 의해 현저한 표면이 절감되므로, 퓨즈를 가진 반도체 장치의 패킹 밀도가 현저히 향상된다. 또한, 퓨즈의 직경이 1 ㎛ 보다 현저히 낮은 값을 가질 수 있고, 이것은 낮은 프로그래밍 전압을 야기한다.
퓨즈를 공동부 내에 넣는 것(enclosure)은 지금까지의 평면 퓨즈에 의해서는 많은 비용과 큰 장소를 사용해서만 얻을 수 있는 바람직한 효과를 제공한다. 즉, 용융에 의한 퓨즈의 파괴 시, 증발된 재료에 의한 의도치 않은 단락이 발생할 수 없는데, 그 이유는 상기 증기가 공동부 내에 확실하게 포함되기 때문이다. 따라서, 평면 퓨즈의 파괴 시 발생할 수 있는 단락을 피하기 위한 특별한 조치가 필요 없다. 기존 퓨즈에서 상기 조치는 인접한 소자 또는 다른 퓨즈에 대한 일정한 최소 간격을 지키거나 또는 퓨즈 둘레에 보호 링 구조물을 제공하는 것이다.
본 발명에 따른 퓨즈를 제조하기 위한 방법은 특히 하기 단계를 특징으로 한다:
- 예컨대 실리콘으로 이루어진 반도체 기판 상에 이것에 대해 선택적으로 에칭 가능한, 예컨대 질화실리콘으로 이루어진 절연체 층을 제공하는 단계,
- 구조화 후에 남은 절연체 층 하부에 컬럼형 반도체 층이 형성되도록, 상기 절연체 층 및 상기 반도체 기판을 이방성으로 구조화하는 단계,
- 상기 컬럼형 반도체 층을 등방성 오버 에칭하는 단계; 이 단계에서 퓨즈의 폭 및 전기적 특성이 문제 없이 설정될 수 있으며,
- 남은 구조물 상에 예컨대 이산화실리콘으로 이루어진 유전체를 이방성으로 제공하는 단계; 이것이 증착에 의해 이루어짐으로써 공동부가 형성될 수 있다.
그리고 나서, 통상의 방법으로 퓨즈의 콘택팅, 및 금속층 제공과 후속하는 패시베이션이 이루어진다. 콘택팅 시에는 경우에 따라 매립층 콘택(buried layer contact)이 사용될 수 있으며, 이것은 패킹 밀도를 더욱 향상시킨다.
퓨즈 자체는 도핑된 또는 도핑되지 않은 실리콘으로 이루어지는 것이 바람직하다. 퓨즈는 수 ㎛ 미만의 길이 및 약 0.1 내지 0.5 ㎛의 직경을 갖는다.
반도체 바디를 향한 퓨즈의 단부는 전술한 바와 같이 예컨대 매립층과 콘택팅되는 한편, 그 맞은편 단부, 즉 반도체 바디의 주 표면 근처에 있는 단부에는 예컨대 텅스텐으로 이루어진 금속 콘택이 적합한 콘택 확산에 의해 제공될 수 있다. 이러한 텅스텐 콘택은 예컨대 알루미늄, 텅스텐 또는 다결정 실리콘으로 이루어진 스트립 도체에 접속될 수있다.
이하, 본 발명을 첨부한 도면을 참고로 구체적으로 설명한다.
도 6은 이미 설명하였다. 도면들에서 서로 상응하는 부품은 동일한 도면 부호를 갖는다.
도 1은 실리콘으로 이루어진 퓨즈(4)를 도시한다. 퓨즈(4)는 약 1 내지 2 ㎛의 길이 및 가장 좁은 지점에서 약 0.1 내지 0.2 ㎛의 직경을 가지며, 예컨대 텅스텐으로 이루어진 콘택(5)과 반도체 바디(7)내의 매립층(6) 사이로 연장된다. 퓨즈(4)는 공동부(8)내에 배치된다. 상기 공동부(8)는 예컨대 이산화실리콘으로 이루어진 절연체 층(9)에 의해 둘러 싸인다. 상기 절연체 층(9)내에서 알루미늄, 텅스텐 또는 다결정 실리콘으로 이루어진 스트립 도체(10)가 텅스텐 콘택(5)으로 연장된다.
물론, 제시된 재료 대신에 다른 적합한 재료 또는 이들의 조합물이 사용될 수 있다. 절연체 층(9)은 예컨대 질화실리콘으로 이루어지거나 또는 이산화실리콘 및 질화실리콘으로 이루어진 개별 막으로 이루어질 수 있다.
도 1에 도시된 퓨즈의 제조는 예컨대 실리콘으로 이루어진 반도체 기판으로부터 출발한다. 상기 기판에 대해 선택적으로 에칭 가능한, 예컨대 질화실리콘으로 이루어진 층이 상기 기판 상에 제공된다. 상기 질화실리콘 층은 실리콘 기판의 일부에만 질화실리콘 층(11)이 남도록 구조화된다. 상기 남은 질화실리콘 층(11)에 나중에 퓨즈가 형성되어야 한다. 그리고 나서, 질화실리콘 층(11)에 의해 커버되지 않은 실리콘 기판을 일정한 깊이까지 제거하는 에칭 단계가 이어진다. 예컨대 평면도로 볼 때 둥근 질화실리콘 층(11)이 고유의 반도체 바디(7) 및 컬럼형 바도체 영역(12)으로 이루어진 반도체 기판을 커버하면, 도 2에 도시된 구조물이 형성된다. 상기 컬럼형 반도체 영역(12)은 나중의 퓨즈에 대한 기본 구조물을 형성한다.
도 2의 반도체 장치는 바람직하게는 질화실리콘 층(11) 및 반도체 기판의 이방성 구조화에 의해 형성된다. 질화실리콘 층은 여기서 마스킹을 위해 사용될 수 있다.
그리고 나서, 등방성 오버 에칭이 이어진다. 여기서는 반도체 영역(12)이 선택적으로 "더 얇게" 형성된다. 즉, 이 단계에서 남은 반도체 영역(13)의 횡단면이 세팅된다. 달리 표현하면, 등방성 오버 에칭은 상기 방식으로 형성된 퓨즈(4)의 소정 전기적 특성을 간단히 결정할 수 있게 한다.
그리고 나서, 예컨대 이산화실리콘 층(9)으로 이루어진 유전체를 이방성으로 채우는 단계가 이어진다. 유전체를 이방성으로 채움으로써, 퓨즈(4) 둘레에 공동부(8)가 형성된다.
그리고 나서, 통상적인 방식으로 화학적-기계적 폴리싱에 의한 평탄화, 및 마찬가지로 이산화실리콘으로 이루어진 절연체 층(9)내에 임베드되는 텅스텐 콘택(5) 및 스트립 도체(10)의 형성이 이어진다. 반도체 바디(7)는 콘택(5) 또는 스트립 도체(10)와 같은 재료로 이루어진 부가의 콘택(15) 및 부가의 스트립 도체(14)를 가질 수 있다. 스트립 도체(14)를 가진 콘택(15)은 낮은 옴 저항으로 확산 구역(19)을 통해 매립층(6)의 돌출부(18)에 접속되므로, 퓨즈(4)가 양측에서 콘택팅된다.
도 5에 개략적으로 도시된 바와 같이 예컨대 트랜지스터(16)의 전극에 퓨즈(4)가 직접 접속되는 경우에는 상기 양측 콘택팅이 생략될 수 있다.
본 발명은 퓨즈의 수직 구조화에 의해 반도체 장치에서 현저한 장소 절약을 가능하게 한다. 이것은 특히 반도체 메모리에서 중요한데, 그 이유는 반도체 메모리에서 특히 높은 패킹 밀도가 요구되기 때문이다. 본 발명은 퓨즈가 평면으로 형성되는 지금까지의 구조물과는 완전히 다르다. 본 발명에 의해 적은 비용으로 수직 배치의 퓨즈를 제조할 수 있는 가능성이 주어진다.
본 발명에 따른 퓨즈는 바람직하게는 "전기적으로" 끊어진다. 그러나, 경우에 따라 레이저 빔에 의해 끊는 것도 가능하다. 이것은 특히 퓨즈(4)가 반도체 장치의 주 표면(17)에 대해 약간 "경사지게" 제공되는 경우 적용된다. 상기 주 표면(17)은 반도체 바디(7)의 마주놓인, 도시되지 않은 주 표면과 실질적으로 평행하다.

Claims (9)

  1. 주 표면을 가지는 반도체 바디;
    상기 반도체 바디의 상기 주 표면 상에 배치되고 상부 표면을 가지는 절연체층으로서, 상기 절연체층 내부에 형성되고 상기 반도체 바디의 상기 주 표면으로 연장되는 공동을 가지는 상기 절연체층; 및
    상기 반도체 바디의 상기 주 표면으로부터 상기 절연체층의 상기 상부 표면쪽으로 상기 반도체 바디의 상기 주 표면에 대해 수직으로 연장되는 용융 가능한 부품을 가지는 퓨즈를 포함하여 이루어지는 반도체 장치에 있어서,
    상기 퓨즈는 상기 공동 내에 임베드되고 상기 공동은 상기 반도체 바디의 상기 주 표면으로부터 상기 절연체층의 상기 상부 표면쪽으로 상기 퓨즈의 전체 길이에 걸치도록 상기 퓨즈 둘레에 제공되며;
    상기 반도체 바디 내에 매립층이 배치되어 상기 반도체 바디를 향하는 상기 용융 가능한 부품의 제 1 단부와 접촉하고; 및
    상기 제 1 단부의 반대쪽인 상기 용융 가능한 부품의 제 2 단부에 금속 콘택이 배치되는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 용융 가능한 부품은 도핑된 실리콘 및 도핑되지 않은 실리콘으로 구성된 그룹으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 용융 가능한 부품은 직경이 약 0.1 내지 0.5 ㎛ 인 것을 특징으로 하는 반도체 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 금속 콘택은 텅스텐으로 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 금속 콘택을 접촉하는 스트립 도체를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 절연체 층이 이산화실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. 삭제
KR10-2001-7015748A 1999-06-08 2000-06-06 반도체 디바이스용 퓨즈 KR100501215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19926107A DE19926107C1 (de) 1999-06-08 1999-06-08 Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
DE19926107.5 1999-06-08

Publications (2)

Publication Number Publication Date
KR20020035487A KR20020035487A (ko) 2002-05-11
KR100501215B1 true KR100501215B1 (ko) 2005-07-18

Family

ID=7910558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7015748A KR100501215B1 (ko) 1999-06-08 2000-06-06 반도체 디바이스용 퓨즈

Country Status (7)

Country Link
US (1) US6756655B2 (ko)
EP (1) EP1198836B1 (ko)
JP (1) JP3774405B2 (ko)
KR (1) KR100501215B1 (ko)
DE (2) DE19926107C1 (ko)
TW (1) TW447108B (ko)
WO (1) WO2000075987A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037452B1 (ko) * 2008-10-22 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135775B4 (de) * 2001-07-23 2004-02-19 Infineon Technologies Ag Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse
EP1351298B1 (de) 2002-03-28 2007-12-26 Infineon Technologies AG Method for producing a semiconductor wafer
DE10358324A1 (de) * 2003-12-12 2005-07-14 Infineon Technologies Ag Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US7110313B2 (en) * 2005-01-04 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time electrical fuse programming circuit
DE112006002655T5 (de) * 2005-10-03 2008-08-14 Littelfuse, Inc., Des Plaines Sicherung mit Hohlraum bildendem Gehäuse
JP4964472B2 (ja) 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP2008186846A (ja) 2007-01-26 2008-08-14 Elpida Memory Inc 半導体装置及びヒューズ素子の切断方法
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US8609534B2 (en) 2010-09-27 2013-12-17 International Business Machines Corporation Electrical fuse structure and method of fabricating same
US8633707B2 (en) 2011-03-29 2014-01-21 International Business Machines Corporation Stacked via structure for metal fuse applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880003364A (ko) * 1986-08-29 1988-05-16 원본미기재 수직형 퓨즈
KR920005334A (ko) * 1990-08-20 1992-03-28 존 지. 웨브 얇은 희생층을 사용하여 수직형 퓨즈 디바이스 및 쇼트키 다이오드를 제조하는 방법
KR20000058155A (ko) * 1999-02-23 2000-09-25 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 수직형 퓨즈 및 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863231A (en) * 1973-07-23 1975-01-28 Nat Res Dev Read only memory with annular fuse links
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US5472901A (en) * 1994-12-02 1995-12-05 Lsi Logic Corporation Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
US5899736A (en) * 1997-09-19 1999-05-04 Siemens Aktiengesellschaft Techniques for forming electrically blowable fuses on an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880003364A (ko) * 1986-08-29 1988-05-16 원본미기재 수직형 퓨즈
KR920005334A (ko) * 1990-08-20 1992-03-28 존 지. 웨브 얇은 희생층을 사용하여 수직형 퓨즈 디바이스 및 쇼트키 다이오드를 제조하는 방법
KR20000058155A (ko) * 1999-02-23 2000-09-25 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 수직형 퓨즈 및 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037452B1 (ko) * 2008-10-22 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법

Also Published As

Publication number Publication date
KR20020035487A (ko) 2002-05-11
EP1198836A1 (de) 2002-04-24
TW447108B (en) 2001-07-21
WO2000075987A1 (de) 2000-12-14
DE19926107C1 (de) 2000-11-16
DE50011761D1 (de) 2006-01-05
US20020084508A1 (en) 2002-07-04
JP2003501835A (ja) 2003-01-14
US6756655B2 (en) 2004-06-29
JP3774405B2 (ja) 2006-05-17
EP1198836B1 (de) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100808997B1 (ko) 퓨즈 소자 및 그 절단 방법
US6274440B1 (en) Manufacturing of cavity fuses on gate conductor level
US4628590A (en) Method of manufacture of a semiconductor device
US7288804B2 (en) Electrically programmable π-shaped fuse structures and methods of fabrication thereof
US7382036B2 (en) Doped single crystal silicon silicided eFuse
KR100501215B1 (ko) 반도체 디바이스용 퓨즈
KR100658243B1 (ko) 조밀한 피치를 가진 전기 퓨즈 및 반도체 제조 방법
US20050269666A1 (en) Electrical fuses as programmable data storage
US5827759A (en) Method of manufacturing a fuse structure
KR20030038777A (ko) 퓨즈 및 안티퓨즈와, 이들의 형성 방법
US6815264B2 (en) Antifuses
US6159836A (en) Method for forming programmable contact structure
US6121074A (en) Fuse layout for improved fuse blow process window
US5434448A (en) Programmable contact structure
JP2002334928A (ja) 半導体装置およびその製造方法
US9196527B2 (en) Fuse structure for high integrated semiconductor device
CN116741744A (zh) 熔丝元件以及半导体元件
KR100337928B1 (ko) 반도체소자의리페어퓨즈형성방법
CN110556380A (zh) 熔丝单元、熔丝位单元结构及其制造方法
JP2005228920A (ja) アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee