KR100271746B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100271746B1
KR100271746B1 KR1019980038858A KR19980038858A KR100271746B1 KR 100271746 B1 KR100271746 B1 KR 100271746B1 KR 1019980038858 A KR1019980038858 A KR 1019980038858A KR 19980038858 A KR19980038858 A KR 19980038858A KR 100271746 B1 KR100271746 B1 KR 100271746B1
Authority
KR
South Korea
Prior art keywords
level
interlayer insulating
insulating film
metal wiring
connection
Prior art date
Application number
KR1019980038858A
Other languages
English (en)
Other versions
KR19990029968A (ko
Inventor
데쯔야 고꾸분
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990029968A publication Critical patent/KR19990029968A/ko
Application granted granted Critical
Publication of KR100271746B1 publication Critical patent/KR100271746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

불소 첨가 실리콘 산화막 등의 흡습성이 높은 막을 층간 절연막으로 이용하여 신뢰성의 문제가 발생하지 않는 휴즈 구조를 갖는 반도체 장치 및 제조 방법을 제공한다.
반도체 기판 상에 형성된 소정의 소자나 배선층등 위에, 층간 절연막(1)이 형성되며, 그 위에 하층 금속 배선(2)이 형성되며, 층간 절연막(1) 및 하층 금속 배선(2) 위에는 층간 절연막(3)이 형성되며, 그 위에는 상층 금속 배선(4)이 하층 금속 배선(2)과 일부에서 중첩하도록 형성된다. 하층 금속 배선(2) 및 상층 금속 배선(4)은 금속 플러그(5)에 의하여 전기적으로 접속된다. 상층 금속 배선(4)의 양쪽에는, 상층 금속 배선(4)과 병행하여 금속 배선(6)이 설치된다. 층간 절연막(3), 상층 금속 배선(4), 및 금속 배선(6) 위에는, 층간 절연막(7)이 형성되며, 층간 절연막(7)에는 공극(8)이 설치된다. 층간 절연막(7) 위에는 패시베이션막(9)이 형성된다. 하층 금속 배선(2), 상층 금속 배선(4)은 용장 회로를 선택하는 회로에 접속되며, 양배선의 전기적 접속을 절단함으로써 불량 회로가 비선택 상태로 되어, 용장 회로가 선택된다. 이 절단은 금속 플러그(5) 위를 향해 레이저광을 조사하여, 상층 금속 배선(4)의 일부를 증발시킴으로써 수행된다.

Description

반도체 장치 및 그 제조 방법
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 불량 회로를 용장 회로로 치환하기 위한 휴즈를 갖는 반도체 장치 및 제조 방법에 관한 것이다.
반도체 장치에서는, 웨이퍼 검사 공정에서 불량으로 판정된 칩에 대하여, 칩 내에 형성된 휴즈를 레이저 조사에 의해 절단하며, 불량 회로를 용장 회로로 치환하여 양품의 칩으로 하는 경우가 있다. 예를 들면, 대용량 메모리를 포함한 반도체 장치에서는, 메모리 셀 어레이 중에 용장 비트 셀을 형성하여 두고, 웨이퍼 검사 공정에서 불량으로 된 비트 셀을 정상인 용장 비트 셀로 치환함으로써 불량 칩을 양품의 칩으로 구제할 수 있다.
현재, 반도체 집적 회로는 고집적화, 칩의 대형화가 진행되며, 웨이퍼 제조 공정에서의 수율의 향상이 큰 과제로 되고 있지만, 휴즈 절단에 의한 용장 회로로의 치환은 수율 향상에 유력한 수단으로 되고 있다.
종래에는, 반도체 장치에 이용되는 휴즈로서는, MOS 트랜지스터의 게이트 전극과 동일한 배선층인 폴리실리콘 등을 이용하는 경우가 많이 있었지만, 최근의 다층 배선을 이용한 반도체 장치에 대응하기 위하여, 도 7 및 도 8에 도시한 금속 배선과 금속 플러그로 이루어지는 휴즈 구조가 제안되고 있다(특개평 9-0004582호 명세서 참조). 이하에, 도 7 및 도 8을 이용하여, 종래예에 관한 반도체 장치를 설명한다.
도 7(a)는 절단전의 휴즈를 갖는 종래예의 반도체 장치를 도시한 평면도이며, 도 7(b)는 도 7(a)의 A-A선 단면도이다. 도 7에 도시한 바와 같이, 반도체 기판 상에 형성된 소정의 소자나 배선층(도시되지 않음) 등의 위에 층간 절연막(101)이 형성되며, 그 위에 하층 금속 배선(102)이 형성된다. 또한, 층간 절연막(101) 및 하층 금속 배선(102) 상에는 층간 절연막(103)이 형성되며, 그 위에 상층 금속 배선(104)이 하층 금속 배선(102)과 일부분에 중첩하도록 형성된다. 하층 금속 배선(102) 및 상층 금속 배선(104)은 금속 플러그(105)에 의해서 전기적으로 접속된다. 층간 절연막(103) 및 상층 금속 배선(104) 상에는 층간 절연막(106)이 형성되고, 또한 층간 절연막(106) 상에는 패시베이션막(107)이 형성된다. 층간 절연막(106) 및 패시베이션막(107)에는, 금속 플러그(105) 상에 층간 절연막(106)이 소정의 두께로 되도록 개구부(108)가 형성된다.
하층 금속 배선(102), 상층 금속 배선(104)은 용장 회로를 선택하는 회로(도시되지 않음)에 접속되며, 양배선의 전기적 접속을 절단함으로써 불량 회로가 비선택 상태로 되어, 용장 회로가 선택된다. 이 절단은 도 8에서 개구부(108) 내로부터 금속 플러그(105) 위를 향해 레이저광을 조사하여, 상층 금속 배선(104)의 일부를 증발시킴으로써 수행된다. 도 7의 휴즈 구조에 레이저를 조사한 후의 상태를 도 8에 도시한다.
도 8(a)는 절단후의 휴즈를 갖는 반도체 장치를 도시한 평면도이며, 도 8(b)는 도 8(a)의 A-A선 단면도이다. 레이저 조사에 의하여, 금속 플러그(105) 상의 상층 금속 배선(104)의 일부는 순간적으로 증발한다. 이 증발은 폭발적으로 발생하므로, 개구되어 얇아진 층간 절연막(106)이 날아가버려, 구멍(109)이 형성된다. 증발한 금속은 구멍(109)의 측벽에 재증착하여, 금속막(110)으로 되지만, 구멍(109)의 저부에는 금속이 남지 않으므로, 상층 금속 배선(104) 및 금속 플러그(105)는 전기적으로 분리된다. 따라서, 상층 금속 배선(104) 및 하층 금속 배선(102)은 전기적으로 절연 상태로 되며, 불량 회로의 치환이 수행된다.
여기서, 종래 기술의 한가지 예로서, 층간 절연막의 형성 방법에 대해 설명한다. 최근, 반도체 장치의 층간 절연막으로서, 고밀도 플라즈마 CVD(화학적 기상 증착)법에 의한 매립 산화막이 많이 이용되고 있다. 이것은 전자 사이클로트론 공명(Electron Cyclotron Resonance: ECR)이나 고주파 전류에 의한 유도 결합(Inductively Coupled Plasma: ICP) 등의 방법보다 고밀도의 플라즈마를 생산하며, 반응 가스를 여기하여 막을 형성하는 기술로, 기판으로의 바이어스 인가에 의한 스퍼터링 효과와 겸용하여, 높은 종횡비의 미세한 홈의 매립을 수행할 수 있다. 또한, CMP(Chemical Mechnical Polishing: 화학적 기계적 연마) 기술과 조합시킴으로써, 단시간에 전역 평탄화 층간막을 형성할 수 있다.
더욱이, 최근 다층 배선에 대응하는 층간 절연막에서는 기생 용량을 저감하기 위한 저유전율화가 요구되고 있다. 고밀도 플라즈마 CVD 장치에 의하여 불소 첨가 실리콘 산화막(SiOF)를 형성하면, 비유전율이 3.2 - 3.5 정도의 저유전율의 층간 절연막을 실현할 수 있다. 단, 불소 첨가 실리콘 산화막에는 흡습성이 높다는 특성이 있다.
도 7 및 도 8에 도시한 반도체 장치에서는, 하층 금속 배선(102), 상층 금속 배선(104)이 칩 내의 다른 논리 회로를 구성하는 금속 배선과 동일한 공정으로 형성된다. 거기서, 층간 절연막(103, 106)으로서 고밀도 플라즈마 CVD 장치에 의한 불소 첨가 실리콘 산화막을 이용하면, 미세한 홈의 충진, 전역 평탄화, 및 저유전율화를 동시에 실현할 수 있다.
그러나, 도 7 및 도 8에 도시한 반도체 장치에 불소 첨가 실리콘 산화막 등의 흡습성이 높은 막을 이용하는 경우, 다음과 같은 문제점이 있다.
우선, 도 7 및 도 8에 도시한 반도체 장치에서는, 휴즈 구조 상부의 패시베이션막(107) 및 층간 절연막(106)에 개구부(108)를 설치하므로, 흡습성이 높은 막으로 된 층간 절연막(106)에 개구부(108)로부터 수분이 진입하여 신뢰성의 문제가 발생할 우려가 있다. 통상의 반도체 장치에서는, 폴리이미드계의 수지 등으로 된 패시베이션막이 칩 전체를 덮고 있기 때문에, 층간 절연막의 흡습성이 직접적으로 문제가 되지는 않는다. 한편, 도 7 및 도 8의 반도체 장치에서는, 패시베이션막(107)에 개구부(109)가 설치되므로, 이 부분으로부터 층간 절연막(106)으로 수분이 진입하여 금속 배선의 부식 등의 신뢰성의 문제가 발생한다.
또한, 도 8의 절단후의 휴즈 구조에서는 절단면이 외부에 노출되어 있기 때문에, 금속 배선의 부식이나 덴드라이트(수지 형상의 석출)의 성장이 일어나며, 절단한 것 이외의 휴즈가 재접속되어 버릴 가능성이 있다. 이것은 층간 절연막의 흡습성에 상관없이 발생하는 것이며, 특히 칩을 몰드 패키지에 봉입한 경우에 문제가 된다.
더욱이, 도 7 및 도 8에 도시한 반도체 장치에서는 휴즈 아래쪽 소자에 대한 영향이 문제가 된다. 도 7 및 도 8의 반도체 장치에서는 휴즈 구조를 금속 배선으로 형성하고 있기 때문에, 휴즈의 아래에 트랜지스터 등의 소자를 형성하는 것이 가능하지만, 휴즈 아래에 MOS 트랜지스터를 형성하는 경우, 개구부(108)로부터 층간 절연막(106)으로 진입한 수분이 게이트 산화막 근방으로 확산하여, 전하의 트랩 준위를 형성하여 핫 캐리어의 내성을 열화시키는 원인이 된다.
상술한 바와 같은 문제점은 도 7 및 도 8에서 패시베이션막(107)에 설치한 개구부(108)에 기인한다. 그래서, 도 9에 도시한 바와 같이, 개구부를 설치하지 않은 휴즈 구조도 고려할 수 있다.
도 9(a)는 절단전의 휴즈(개구부가 없슴)를 갖는 반도체 장치의 평면도이며, 도 9(b)는 도 9(a)의 A-A선 단면도이다. 도 9의 휴즈 구조에서, 금속 플러그(105) 상의 상층 금속 배선(104)에 레이저광을 조사한 경우, 상층 금속 배선(104)의 일부가 순간적으로 증발하지만, 개구부가 없으므로, 상층의 층간 절연막(106), 패시베이션막(107)은 변형하는 만큼 날아가버리지 않고, 증발한 금속이 저부에 재증착하여, 절단이 능숙하게 수행되지 않는다. 도 9의 휴즈 구조에 레이저를 조사한 후의 상태를 도 10에 도시한다.
도 10(a)는 절단후의 휴즈(개구부가 없슴)를 갖는 반도체 장치의 평면도이며, 도 10(b)는 도 10(a)의 A-A선 단면도이다. 레이저 조사에 의하여 일단 증발한 금속은 도망갈 곳이 없기 때문에 재증착하여 금속막(111)으로 된다. 이 상태에서는, 패시베이션막(107)이 존재하므로, 상술한 신뢰성상의 문제는 없게 되지만, 재증착한 금속막(111)이 전류 경로로 되어 버리기 때문에, 절단 수율이 극단적으로 저하한다.
본 발명의 목적은 불소 첨가 실리콘 산화막 등의 흡습성이 높은 막을 층간 절연막으로 이용하여도 신뢰성의 문제가 발생하지 않는 휴즈 구조를 갖는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 제1 레벨 상호접속부와 상기 제1 레벨 상호접속부로부터 층간 절연막에 의해 격리된 제2 레벨 상호접속부를 갖는 층간 절연막에 형성된 휴즈 구조를 제공한다. 상기 휴즈 구조는 상기 제1 레벨 상호접속부의 제1 접속부와 상기 제2 레벨 상호접속부의 제2 접속부 간에 전기 접속을 제공하기 위한 도전성 플러그를 구비하되, 상기 휴즈 구조는 상기 제2 레벨 상호접속부의 상기 제2 접속부에 인접하여 연장하는 적어도 하나의 공극을 더 구비하여, 상기 제2 접속부가 열 에너지를 수신함으로써 증발되고, 상기 제2 접속부의 증발된 물질이 상기 공극의 내벽 상에 증착되어 상기 제1 및 제2 상호접속부 간의 전기 단락을 유발한다.
상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부로부터 상기 층간 절연막의 일부에 의해 격리될 수 있다.
또한, 상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부에 접촉하여 연장할 수 있다.
또한, 상기 층간 절연막은 비교적 높은 하이그로스코피시티(hygroscopicity)를 가지며, 상기 층간 절연막은 비교적 낮은 하이그로스코피시티를 갖는 패시베이션막에 의해 덮일 수 있다.
또한, 상기 공극은 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극은 상기 제2 레벨 상호접속부의 한 측으로 연장하며, 그로 인해 상기 공극이 상기 제2 레벨 상호접속부의 종방향 중심선으로부터 어긋날 수 있다.
또한, 상기 공극의 두 개는 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 두 개의 공극은 상기 제2 레벨 상호접속부의 대향 측으로 연장하여, 상기 두 개의 공극은 상기 제2 레벨 상호접속부의 종방향에 수직인 방향으로 상기 제2 접속부를 샌드위치할 수 있다.
또한, 상기 제2 레벨 상호접속부의 상기 제2 접속부는 상기 제2 레벨 상호접속부의 한 단을 구비하고, 또한 상기 공극은 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극은 상기 제2 레벨 상호접속부의 한 단측으로 연장하여, 상기 공극은 상기 제2 레벨 상호접속부의 연장하는 종방향 중심선 상에서 연장할 수 있다.
또한, 상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부 위에서 연장할 수 있다.
또한, 상기 제2 레벨 상호접속부의 상기 제2 접속부는 상기 제2 레벨 상호접속부의 상기 제2 접속부의 한단을 구비하고, 상기 공극은 전 방향중의 약 4분의 3방향으로 상기 제2 접속부를 둘러싸는 U자 형태로 연장하여, 상기 공극의 U자 형태는 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부의 상기 제2 접속부의 한단측 및 대향측으로 연장할 수 있다.
또한 상기 공극은 전 방향중의 약 4분의 3방향으로 상기 제2 접속부를 둘러싸는 U자 형태로 연장하여, 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부와 실질적으로 동일하고 그보다 높은 레벨을 가지며, 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부의 상기 제2 접속부의 위 및 대향측으로 연장할 수 있다.
또한 본 발명은 본 발명에 따른 상기 신규한 복수의 휴즈 구조의 휴즈 어레이를 제공하고, 상기 휴즈 구조는 상기 휴즈 어레이의 면적을 감소시키기 위해 상호 번갈아 엇갈리도록 정렬되어 있다.
또한, 상기 공극은 미세한 홈 상에 설치되어 있는 것을 특징으로 한다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 반도체 기판 상에 하층 배선을 형성하고, 제1의 층간 절연막을 개재하여 상기 하층 배선의 적어도 일부와 중첩시켜 상층 배선을 형성하고, 및 상기 중첩 영역에서 상기 하층 배선 및 상기 상층 배선을 휴즈로서 기능하는 도체부에 의해 전기적으로 접속하고, 상기 제1의 층간 절연막 및 상기 상층 배선 상에, 상기 도체부 부근에 상기 상층 배선의 한쪽 혹은 양쪽에 설치된 공극을 갖는 제2의 층간 절연막을 형성하는 것이다.
또한, 상기 휴즈의 절단은 레이저 조사에 의해 상기 상층 배선의 일부를 증발시켜 상기 공극 내에 재증착시킴으로써 행해지는 것이다.
도 1(a)는 본 발명의 실시 형태 1에 관한 절단전의 휴즈를 갖는 반도체 장치를 도시한 평면도.
도 1(b)는 도 1(a)의 A-A선 단면도.
도 2(a)는 본 발명의 실시 형태 1에 관한 절단후의 휴즈를 갖는 반도체 장치를 도시한 평면도.
도 2(b)는 도 2(a)의 A-A선 단면도.
도 3은 본 발명의 실시 형태 2에 관한 절단전의 휴즈 어레이를 갖는 반도체 장치를 도시한 평면도.
도 4는 본 발명의 실시 형태 2에 관한 레이저 조사에 의해 일부 휴즈를 절단한 후, 휴즈 어레이를 갖는 반도체 장치를 도시한 평면도.
도 5는 본 발명의 실시 형태 3에 관한 절단전의 휴즈 어레이를 갖는 반도체 장치를 도시한 평면도.
도 6은 본 발명의 실시 형태 3에 관한 레이저 조사에 의해 일부 휴즈를 절단한 후, 휴즈 어레이를 갖는 반도체 장치를 도시한 평면도.
도 7(a)는 종래 기술에 관한 절단전의 휴즈를 갖는 반도체 장치를 도시한 평면도.
도 7(b)는 도 7(a)의 A-A선 단면도.
도 8(a)는 종래 기술에 관한 절단후의 휴즈를 갖는 반도체 장치를 도시한 평면도.
도 8(b)는 도 8(a)의 A-A선 단면도.
도 9(a)는 종래 기술에 관한 절단전의 휴즈(개구부가 없슴)를 갖는 반도체 장치를 도시한 평면도.
도 9(b)는 도 9(a)의 A-A선 단면도.
도 10(a)는 종래 기술에 관한 절단후의 휴즈(개구부가 없슴)를 갖는 반도체 장치를 도시한 평면도.
도 10(b)는 도 10(a)의 A-A선 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 층간 절연막
2: 하층 금속 배선
3: 층간 절연막
4: 상층 금속 배선
5: 금속 플러그
6: 금속 배선
7: 층간 절연막
8: 공극
9: 페시베이션막
10: 금속막
101: 층간 절연막
102: 하층 금속 배선
103: 층간 절연막
104: 상층 금속 배선
105: 금속 플러그
106: 층간 절연막
107: 페시베이션막
108: 개구부
109: 구멍
110: 금속막
111: 금속막
이하, 본 발명의 실시 형태를 도시함으로써 설명한다.
(실시 형태 1)
도 1(a)는 절단전의 휴즈를 갖는 반도체 장치의 평면도이며, 도 1(b)는 도 1(a)의 A-A선 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판 상에 형성된 소정의 소자나 배선층 등(도시되지 않음) 상에 층간 절연막(1)이 형성되며, 그 위에 하층 금속 배선(2)이 형성된다. 또한, 층간 절연막(1) 및 하층 금속 배선(2) 위에는 층간 절연막(3)이 형성되며, 그 위에 상층 금속 배선(4)이 하층 금속 배선(2)과 일부분에 중첩하도록 형성된다. 하층 금속 배선(2) 및 상층 금속 배선(4)은 금속 플러그(도체부)(5)에 의해 전기적으로 접속된다. 상층 금속 배선(4)의 양측에는 상층 금속 배선(4)과 병행하여 금속 배선(6)이 설치된다. 층간 절연막(3), 상층 금속 배선(4), 및 금속 배선(6) 상에는 층간 절연막(7)이 형성된다. 여기서, 상층 금속 배선(4) 및 금속 배선(6) 간의 층간 절연막(7)에는 공극(8)이 설치된다. 층간 절연막(7) 상에는 패시베이션막(9)이 형성된다.
하층 금속 배선(2) 및 상층 금속 배선(4)은 용장 회로를 선택하는 회로(도시되지 않음)에 접속되며, 양배선의 전기적 접속을 절단함으로써, 불량 회로가 비선택 상태로 되어, 용장 회로가 선택된다. 이 절단은, 도 1에서, 금속 플러그(5) 위를 향해 레이저광을 조사하여, 상층 금속 배선(4)의 일부를 증발시킴으로써 수행된다. 도 1에 도시한 휴즈 구조에 레이저광을 조사하여 절단을 수행한 후의 상태를 도 2에 도시한다.
도 2(a)는 절단후의 휴즈를 갖는 반도체 장치의 평면도이며, 도 2(b)는 도 2(a)의 A-A선 단면도이다.
금속 플러그(5) 상의 상층 금속 배선(4)에 레이저광을 조사하면, 상층 금속 배선(4)의 일부가 순간적으로 증발한다. 이 증발은 폭발적으로 발생하기 때문에, 상층 금속 배선(4) 양측의 층간 절연막(7)이 흡수되어 날아가버린다. 증발한 금속은 공극(8) 속으로 들어가 재증착하여 금속막(10)으로 되지만, 금속 플러그(5) 상에는 남지 않으므로, 상층 금속 배선(4) 및 금속 플러그(5)는 전기적으로 분리된다. 따라서, 상층 금속 배선(4) 및 하층 금속 배선(2)은 전기적으로 절연 상태로 되어, 불량 회로의 치환이 수행된다.
본 실시 형태 1에 의하면, 휴즈 절단전(도 1), 절단후(도 2)중 어느 쪽의 상태에서도, 패시베이션막(9)이 존재하기 때문에, 층간 절연막(5)에 수분이 침입하지 않아 신뢰성상의 문제는 발생하지 않는다.
다음에, 구체적인 예를 이용하여, 본 실시 형태 1에 관한 반도체 장치의 제조 방법에 대해 설명한다. 도 1에 도시한 반도체 장치는, 구체적으로 다음과 같이 해서 구성할 수 있다. 층간 절연막(1), 층간 절연막(3), 및 층간 절연막(5)은 고밀도 플라즈마 CVD법에 의하여 퇴적된 불소 첨가 실리콘 산화막을 CMP법에 의하여 연마하여 얻어진다. 또한, 하층 금속 배선(2) 및 상층 금속 배선(4)은 알루미늄으로, 금속 플러그(5)는 텅스텐 또는 알루미늄의 매립으로 각각 형성된다. 여기서, 상층 금속 배선(4)은 하층 금속 배선(2)보다는 큰 배선폭으로 하여, 금속 플러그(5) 부근에 상층 금속 배선(4)이 하층 금속 배선(2)을 덮어 가리도록 형성한다. 이것은 레이저광 조사에 의한 휴즈 절단시에, 레이저광이 하층 금속 배선(2)에도 조사되어 예기치 않은 손상이 발생하는 것을 방지하기 위한 것이다. 또, 하층 금속 배선(2), 상층 금속 배선(4)은 질화 티탄 등으로 형성된 배리어 금속과 반사 방지막을 갖춘 적층 구조로 되어도 좋다. 또한, 패시베이션막(9)에는 폴리이미드계의 수지막을 이용한다.
계속해서, 공극(8)의 형성에 대해 설명한다. 우선, 상층 금속 배선(4) 및 금속 배선(6)을, 금속 플러그(5)를 중심으로 해서 충분히 길며, 또한 협소한 간극으로 형성한다. 이 때, 상층 금속 배선(4) 및 금속 배선(6)을 에칭 마스크로 해서, 층간 절연막(3)을 조금 파내려가며, 상층 금속 배선(4) 및 금속 배선(6) 간에 미세한 홈(8a)을 형성한다.
계속해서, 층간 절연막(5)을 형성할 때, 고밀도 플라즈마와 기판에의 RF 바이어스 가압에 의한 스퍼터링 효과를 병용한 장치를 이용한다. 기판에 가한 바이어스를 조절하며, 미세한 홈(8a)는 충분히 충진되지 않고, 도 1에 도시한 바와 같은 공극(8)이 형성된다.
도 1에 도시한 휴즈 구조의 절단은, 구체적으로 다음과 같이 해서 수행할 수 있다. 레이저 광원은 파장 1 - 1.3㎛ 정도의 반도체 여기 개체 레이저를 이용한다. 레이저 조사는 상층 금속 배선(4)의 배선폭보다 큰 개구직경으로, 금속 플러그(5) 상에 펄스적으로 수행한다. 이 때, 레이저광은 폴리이미드계 수지 등으로 된 패시베이션막(9)에서는 흡수되지 않고, 알루미늄으로 된 상층 금속 배선(4)에 도달한 곳에서 흡수되어, 온도를 상승시켜 폭발적인 알루미늄의 증발을 유발한다.
이 폭발적인 알루미늄의 증발에 의하여, 상층 금속 배선(4) 측면의 층간 절연막(5)은 흡수되어 날아가버려, 금속 플러그(5) 상의 알루미늄이 없어지게 되어 하층 금속 배선(2) 및 상층 금속 배선(4)은 전기적으로 절연 상태로 된다. 또한, 상술한 바대로, 휴즈의 절단전, 절단후중 어느 쪽의 상태에서도, 패시베이션막(9)이 존재하므로, 흡습성이 높은 불소 첨가 실리콘 산화막으로 된 층간 절연막(5)에 수분이 침입되지 않아 신뢰성상의 문제는 발생하지 않는다.
(실시 형태 2)
대용량 메모리의 불량 비트의 치환 등에 휴즈를 이용하는 경우, 다수의 휴즈가 어레이 형태로 배치된다. 그러나, 실시 형태 1(도 1 및 도 2)의 휴즈를 단순히 병렬로 하면, 다음과 같은 문제가 있다. 도 1의 휴즈에서는 레이저 조사의 조건 다음으로, 상층 금속 배선(4)과 인접한 금속 배선(6)이 전기적으로 단락하고마는 경우가 있다. 도 1의 휴즈를 단독으로 사용하는 경우, 상층 금속 배선(4)과 인접하는 금속 배선(6)이 단락하여도 특별한 문제는 없다. 그러나, 도 1의 휴즈를 복수 이용하는 경우, 금속 배선(6)을 2개의 휴즈로 공유하는 것은 2개의 휴즈가 단락해버릴 가능성이 있기 때문에 좋지 않다. 즉, 도 1의 휴즈를 복수 병렬로 하는 경우는 각 휴즈마다 금속 배선(6)을 2개씩 갖출 필요가 있다. 이것은 면적의 증대를 유발시킨다.
본 발명의 실시 형태 2는 도 1의 휴즈를 복수 병렬로 하는 경우에, 인접하는 휴즈의 금속 플러그(5)의 위치를 엇갈리게 하고, 게다가 인접하는 휴즈 간에 하층 배선(2) 및 상층 배선(4)의 위치 관계가 반대가 되도록 구성하는 것으로, 면적의 증대를 최소한으로 억제하는 것이다. 이하, 도 3 및 도 4에 기초하여, 본 발명의 실시 형태 2에 관한 반도체 장치에 대해 설명한다.
도 3은 절단전의 휴즈 어레이를 갖는 반도체 장치의 평면도이다. 각각의 휴즈는 도 1과 동일한 구성을 갖는다. 또한, 각 휴즈의 하층 금속 배선(2), 상층 금속 배선(4)은 용장 회로를 선택하는 회로(도시되지 않음)에 접속된다. 양배선의 전기적 접속을 절단함으로써, 불량 회로가 비선택 상태로 되어, 용장 회로가 선택된다.
도 4는 레이저 조사에 의해 일부 휴즈를 절단한 후, 휴즈 어레이를 갖는 반도체 장치의 평면도이다. 도 4로부터 알 수 있는 바와 같이, 레이저 조사에 의하여 상부 금속 배선(4) 및 금속 배선(6)이 전기적으로 단락하여도, 인접한 휴즈 간이 단락하는 것은 아니다.
상술한 바대로, 본 발명의 실시 형태 2에 의하면, 레이저 조사로 휴즈를 절단한 후에, 인접한 휴즈 간이 전기적으로 단락하지 않고, 또한 작은 면적으로 휴즈 어레이를 구성할 수 있다. 물론, 각각의 휴즈는 도 1과 동일한 구성을 가지며, 신뢰성상의 문제는 발생하지 않는다.
(실시 형태 3)
본 발명의 실시 형태 3은 어레이 형태로 늘어선 휴즈를 갖는 반도체 장치에 관한 것이며, 도 5 및 도 6에 도시한 구성을 갖는다. 이하, 도 5 및 도 6에 기초하여, 본 발명의 실시 형태 3에 관한 반도체 장치의 구성을 설명한다.
도 5는 절단전의 휴즈 어레이를 갖는 반도체 장치의 평면도이다. 본 실시 형태 3에서는 휴즈 어레이의 면적을 축소하기 위한 별도의 수단으로서, 각 휴즈의 상층 금속 배선(4)에 인접하는 금속 배선(6)을 한쪽에만 설치한다. 그 다른 구성은 도 1에 도시한 실시 형태 1과 완전히 동일하다.
도 6은 레이저 조사에 의해 일부 휴즈를 절단한 후, 휴즈 어레이를 갖는 반도체 장치의 평면도이다. 금속 플러그(5) 위를 향해 레이저를 조사함으로써, 상층 금속 배선이 폭발적으로 증발하여, 공극(8)에 접하는 층간 절연막이 흡수되어 날아가버린다. 증발한 금속은 공극(8) 속에 재증착하여 금속막(10)으로 되지만, 금속 플러그(5) 상에는 남지 않기 때문에, 상층 금속 배선(4) 및 금속 플러그(5)는 전기적으로 분리된다. 따라서, 상층 금속 배선(4) 및 하층 금속 배선(2)은 전기적으로 절연 상태로 되어, 불량 회로의 치환이 수행된다.
실시 형태 3에서는, 실시 형태 1, 2와는 다르며, 공극(8)이 상층 금속 배선(4)의 한쪽밖에 설치되어 있지 않지만, 레이저 조사의 조건을 적절하게 설정하는 것으로 충분한 절단 수율을 얻을 수 있다.
더욱이, 이 실시 형태 3에서도, 휴즈 절단전, 절단후의 각 상태에서 패시베이션막이 존재하기 때문에, 층간 절연막에 수분이 침입하지 않아 신뢰성상의 문제를 발생하지 않는다.
이상 설명한 바와 같이, 본 발명에 의하면, 패시베이션막에 개구부를 설치하지 않고 금속 휴즈의 절단을 수행할 수 있기 때문에, 층간 절연막에 흡습성이 높은 막을 이용한 경우에도 금속 배선의 부식 등의 신뢰성의 문제는 발생하지 않아 고품질의 반도체 장치를 제공할 수 있다.

Claims (13)

  1. 제1 레벨 상호접속부와 상기 제1 레벨 상호접속부로부터 층간 절연막에 의해 격리된 제2 레벨 상호접속부를 갖는 층간 절연막에 형성된 휴즈 구조에서, 상기 휴즈 구조는 상기 제1 레벨 상호접속부의 제1 접속부와 상기 제2 레벨 상호접속부의 제2 접속부 간에 전기적 접속을 제공하기 위한 도전성 플러그를 구비하되,
    상기 휴즈 구조는 상기 제2 레벨 상호접속부의 상기 제2 접속부에 인접하여 연장하는 적어도 하나의 공극을 더 포함하고, 그로인해 상기 제2 접속부가 열 에너지를 수신함으로써 증발되고, 상기 제2 접속부의 증발된 물질이 상기 공극의 내벽 상에 증착되어 상기 제1 및 제2 상호접속부 간의 전기 단락을 유발하는 것을 특징으로 하는 휴즈 구조.
  2. 제1항에 있어서, 상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부로부터 상기 층간 절연막의 일부에 의해 격리되는 것을 특징으로 하는 휴즈 구조.
  3. 제1항에 있어서, 상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부에 접촉하여 연장하는 것을 특징으로 하는 휴즈 구조.
  4. 제1항에 있어서, 상기 층간 절연막은 비교적 높은 하이그로스코피시티(hygroscopicity)를 가지며, 상기 층간 절연막은 비교적 낮은 하이그로스코피시티를 갖는 패시베이션막에 의해 덮이는 것을 특징으로 하는 휴즈 구조.
  5. 제1항에 있어서, 상기 공극은 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극은 상기 제2 레벨 상호접속부의 한 측으로 연장하고, 그로 인해 상기 공극이 상기 제2 레벨 상호접속부의 종방향 중심선으로부터 어긋나 있는 것을 특징으로 하는 휴즈 구조.
  6. 제1항에 있어서, 상기 공극중의 두 개는 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 두 개의 공극은 상기 제2 레벨 상호접속부의 대향 측으로 연장하고, 그로 인해 상기 두 개의 공극은 상기 제2 레벨 상호접속부의 종방향에 수직인 방향으로 상기 제2 접속부를 샌드위치하는 것을 특징으로 하는 휴즈 구조.
  7. 제1항에 있어서, 상기 제2 레벨 상호접속부의 상기 제2 접속부는 상기 제2 레벨 상호접속부의 한 단을 구비하고,
    상기 공극은 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극은 상기 제2 레벨 상호접속부의 한 단측으로 연장하며, 그로 인해 상기 공극은 상기 제2 레벨 상호접속부의 연장하는 종방향 중심선 상으로 연장하는 것을 특징으로 하는 휴즈 구조.
  8. 제1항에 있어서, 상기 공극은 상기 제2 레벨 상호접속부의 상기 제2 접속부 위에서 연장하는 것을 특징으로 하는 휴즈 구조.
  9. 제1항에 있어서, 상기 제2 레벨 상호접속부의 상기 제2 접속부는 상기 제2 레벨 상호접속부의 한단을 구비하고,
    상기 공극은 전 방향중의 약 4분의 3방향으로 상기 제2 접속부를 둘러싸는 U자 형태로 연장하며, 그로 인해 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부와 실질적으로 동일한 레벨을 가지며, 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부의 상기 제2 접속부의 한 단측 및 대향측으로 연장하는 것을 특징으로 하는 휴즈 구조.
  10. 제1항에 있어서, 상기 공극은 전 방향중의 약 4분의 3방향으로 상기 제2 접속부를 둘러싸는 U자 형태로 연장하며, 그로 인해 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부와 실질적으로 동일하고 그보다 높은 레벨을 가지며, 상기 공극의 상기 U자 형태는 상기 제2 레벨 상호접속부의 상기 제2 접속부의 위 및 대향측으로 연장하는 것을 특징으로 하는 휴즈 구조.
  11. 제1항에 있어서, 상기 휴즈 구조는 상호 엇갈리도록 번갈아 정렬되어 있는 것을 특징으로 하는 휴즈 구조.
  12. 반도체 장치의 제조 방법에 있어서,
    반도체 기판 상에 하층 배선을 형성하는 단계,
    제1의 층간 절연막을 개재해서, 상기 하층 배선의 적어도 일부와 중첩시켜 상층 배선을 형성하는 단계,
    상기 중첩 영역에서 상기 하층 배선 및 상기 상층 배선을 휴즈로서 기능하는 도체부에 의해 전기적으로 접속하는 단계, 및
    상기 제1의 층간 절연막 및 상기 상층 배선 상에, 상기 도체부 부근에서 상기 상층 배선의 한쪽 혹은 양쪽에 설치된 공극을 갖는 제2의 층간 절연막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 휴즈의 절단은, 레이저 조사에 의해 상기 상층 배선의 일부를 증발시켜 상기 공극 내에 재증착시킴으로써 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980038858A 1997-09-19 1998-09-19 반도체 장치 및 그 제조 방법 KR100271746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25530697A JP3186664B2 (ja) 1997-09-19 1997-09-19 半導体装置およびその製造方法
JP97-255306 1997-09-19

Publications (2)

Publication Number Publication Date
KR19990029968A KR19990029968A (ko) 1999-04-26
KR100271746B1 true KR100271746B1 (ko) 2000-12-01

Family

ID=17276951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038858A KR100271746B1 (ko) 1997-09-19 1998-09-19 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6008716A (ko)
JP (1) JP3186664B2 (ko)
KR (1) KR100271746B1 (ko)
CN (1) CN1218980A (ko)
TW (1) TW406297B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
US6369437B1 (en) * 1999-01-12 2002-04-09 Clear Logic, Inc. Vertical fuse structure for integrated circuits and a method of disconnecting the same
US6172929B1 (en) 1999-06-25 2001-01-09 Micron Technology, Inc. Integrated circuit having aligned fuses and methods for forming and programming the fuses
US6166421A (en) * 1999-08-18 2000-12-26 National Semiconductor Corporation Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment
US6642084B2 (en) 2001-01-05 2003-11-04 Micron Technology, Inc. Methods for forming aligned fuses disposed in an integrated circuit
JP4083441B2 (ja) * 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
TW510019B (en) * 2001-11-19 2002-11-11 Nanya Technology Corp Fuse structure
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
US6872648B2 (en) * 2002-09-19 2005-03-29 Infineon Technologies Ag Reduced splattering of unpassivated laser fuses
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
JP2006041257A (ja) * 2004-07-28 2006-02-09 Ricoh Co Ltd 半導体装置
JP2006278373A (ja) * 2005-03-28 2006-10-12 New Japan Radio Co Ltd 半導体装置およびそのトリミング方法
JP4741907B2 (ja) * 2005-09-05 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
KR100876897B1 (ko) * 2007-08-03 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8106469B2 (en) * 2010-01-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of fluorine passivation
US9105637B2 (en) 2012-05-18 2015-08-11 International Business Machines Corporation Anti-fuse structure and fabrication
US8736020B2 (en) 2012-09-10 2014-05-27 International Business Machines Corporation Electronic anti-fuse
US10114065B2 (en) * 2015-12-18 2018-10-30 Sandisk Technologies Llc Pulsed electron beam current probe and methods of operating the same
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2601500B1 (fr) * 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3186664B2 (ja) 2001-07-11
CN1218980A (zh) 1999-06-09
JPH1197542A (ja) 1999-04-09
KR19990029968A (ko) 1999-04-26
TW406297B (en) 2000-09-21
US6008716A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
KR100271746B1 (ko) 반도체 장치 및 그 제조 방법
KR100534096B1 (ko) 반도체 기억소자의 퓨즈 영역 및 그 제조방법
KR100483226B1 (ko) 퓨즈를 갖는 반도체 장치 및 그 제조 방법
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
US6507086B1 (en) Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
KR100442868B1 (ko) 반도체 소자의 퓨즈 형성방법
US6713837B1 (en) Semiconductor device with fuse
US7352050B2 (en) Fuse region of a semiconductor region
JP3485110B2 (ja) 半導体装置
KR100534102B1 (ko) 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
US20070013025A1 (en) Semiconductor memory device and method of manufacturing the same
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
US7679161B2 (en) Semiconductor device comprising fuse sections
CN113394193B (zh) 半导体结构及其形成方法、激光熔丝的熔断方法
US6876015B2 (en) Semiconductor devices
KR100557958B1 (ko) 반도체 장치의 퓨즈 박스 형성 방법
KR100799130B1 (ko) 이중 퓨즈 구조를 가진 반도체 소자 제조방법
KR100799131B1 (ko) 불순물 영역의 퓨즈를 갖는 반도체 장치
KR100605599B1 (ko) 반도체 장치 및 그 제조방법
TW529147B (en) Structure of metal fuse of semiconductor device
CN113394195A (zh) 半导体结构及其形成方法、熔丝阵列
KR20000020446A (ko) 반도체 장치의 퓨즈 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee