JP3186664B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3186664B2 JP3186664B2 JP25530697A JP25530697A JP3186664B2 JP 3186664 B2 JP3186664 B2 JP 3186664B2 JP 25530697 A JP25530697 A JP 25530697A JP 25530697 A JP25530697 A JP 25530697A JP 3186664 B2 JP3186664 B2 JP 3186664B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- fuse
- interlayer insulating
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に不良回路を冗長回路に置換す
るためのヒューズを有する半導体装置の製造方法に関す
る。
その製造方法に関し、特に不良回路を冗長回路に置換す
るためのヒューズを有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置では、ウェハ検査工程におい
て不良と判定されたチップに対して、チップ内に形成さ
れたヒューズをレーザ照射により切断し、不良回路を冗
長回路に置換して良品チップとする場合がある。例え
ば、大容量メモリを含む半導体装置では、メモリセルア
レイの中に冗長ビットセルを形成しておき、ウェハ検査
工程において不良となったビットセルを正常な冗長ビッ
トセルに置換することにより、不良チップを良品チップ
として救済することができる。
て不良と判定されたチップに対して、チップ内に形成さ
れたヒューズをレーザ照射により切断し、不良回路を冗
長回路に置換して良品チップとする場合がある。例え
ば、大容量メモリを含む半導体装置では、メモリセルア
レイの中に冗長ビットセルを形成しておき、ウェハ検査
工程において不良となったビットセルを正常な冗長ビッ
トセルに置換することにより、不良チップを良品チップ
として救済することができる。
【０００３】現在、半導体集積回路は高集積化、大型チ
ップ化が進んでおり、ウェハ製造工程における歩留まり
の向上が大きな課題となっているが、ヒューズ切断によ
る冗長回路への置換は、歩留まり向上の有力な手段とな
っている。
ップ化が進んでおり、ウェハ製造工程における歩留まり
の向上が大きな課題となっているが、ヒューズ切断によ
る冗長回路への置換は、歩留まり向上の有力な手段とな
っている。
【０００４】従来、半導体装置に用いられるヒューズと
しては、ＭＯＳトランジスタのゲート電極と同じ配線層
であるポリシリコンなどを用いる場合が多かったが、近
年の多層配線を用いた半導体装置に対応するため、図７
及び図８に示すような金属配線と金属プラグからなるヒ
ューズ構造が考案されている（特開平９−０００４５８
２号明細書参照）。以下、図７及び図８を用いて、従来
例に係る半導体装置を説明する。
しては、ＭＯＳトランジスタのゲート電極と同じ配線層
であるポリシリコンなどを用いる場合が多かったが、近
年の多層配線を用いた半導体装置に対応するため、図７
及び図８に示すような金属配線と金属プラグからなるヒ
ューズ構造が考案されている（特開平９−０００４５８
２号明細書参照）。以下、図７及び図８を用いて、従来
例に係る半導体装置を説明する。
【０００５】図７（ａ）は、切断前のヒューズを有する
従来例の半導体装置を示す平面図、図７（ｂ）は、図７
（ａ）のＡ−Ａ線断面図である。図７に示すように、半
導体基板上に形成された所定の素子や配線層（図示略）
などの上に、層間絶縁膜１０１が形成され、その上に下
層金属配線１０２が形成されている。また、層間絶縁膜
１０１および下層金属配線１０２の上には層間絶縁膜１
０３が形成され、その上に上層金属配線１０４が下層金
属配線１０２と一部分で重畳するように形成されてい
る。下層金属配線１０２と上層金属配線１０４は、金属
プラグ１０５によって電気的に接続されている。層間絶
縁膜１０３および上層金属配線１０４上には層間絶縁膜
１０６が、また層間絶縁膜１０６上にはパッシベーショ
ン膜１０７が形成されている。層間絶縁膜１０６および
パッシベーション膜１０７には、金属プラグ１０５上で
層間絶縁膜１０６が所定の厚さになるように開口部１０
８が形成されている。
従来例の半導体装置を示す平面図、図７（ｂ）は、図７
（ａ）のＡ−Ａ線断面図である。図７に示すように、半
導体基板上に形成された所定の素子や配線層（図示略）
などの上に、層間絶縁膜１０１が形成され、その上に下
層金属配線１０２が形成されている。また、層間絶縁膜
１０１および下層金属配線１０２の上には層間絶縁膜１
０３が形成され、その上に上層金属配線１０４が下層金
属配線１０２と一部分で重畳するように形成されてい
る。下層金属配線１０２と上層金属配線１０４は、金属
プラグ１０５によって電気的に接続されている。層間絶
縁膜１０３および上層金属配線１０４上には層間絶縁膜
１０６が、また層間絶縁膜１０６上にはパッシベーショ
ン膜１０７が形成されている。層間絶縁膜１０６および
パッシベーション膜１０７には、金属プラグ１０５上で
層間絶縁膜１０６が所定の厚さになるように開口部１０
８が形成されている。
【０００６】下層金属配線１０２、上層金属配線１０４
は、冗長回路を選択する回路（図示略）に接続されてお
り、両配線の電気的接続を断つことにより、不良回路が
非選択状態となり、冗長回路が選択される。この切断
は、図８において開口部１０８内から金属プラグ１０５
上を狙ってレーザ光を照射し、上層金属配線１０４の一
部を蒸発させることによって行われる。図７のヒューズ
構造にレーザを照射した後の状態を図８に示す。
は、冗長回路を選択する回路（図示略）に接続されてお
り、両配線の電気的接続を断つことにより、不良回路が
非選択状態となり、冗長回路が選択される。この切断
は、図８において開口部１０８内から金属プラグ１０５
上を狙ってレーザ光を照射し、上層金属配線１０４の一
部を蒸発させることによって行われる。図７のヒューズ
構造にレーザを照射した後の状態を図８に示す。
【０００７】図８（ａ）は、切断後のヒューズを有する
半導体装置を示す平面図、図８（ｂ）は、図８（ａ）の
Ａ−Ａ線断面図である。レーザの照射によって、金属プ
ラグ１０５上の上層金属配線１０４の一部が瞬間的に蒸
発する。この蒸発が爆発的に起こるため、開口されて薄
くなっている層間絶縁膜１０６が吹き飛ばされて、穴１
０９が形成される。蒸発した金属は穴１０９の側壁に再
蒸着し、金属膜１１０となるが、穴１０９の底部には金
属が残らないため、上層金属配線１０４と金属プラグ１
０５は電気的に分離される。よって上層金属配線１０４
と下層金属配線１０２は電気的に絶縁状態となり、不良
回路の置換が行われる。
半導体装置を示す平面図、図８（ｂ）は、図８（ａ）の
Ａ−Ａ線断面図である。レーザの照射によって、金属プ
ラグ１０５上の上層金属配線１０４の一部が瞬間的に蒸
発する。この蒸発が爆発的に起こるため、開口されて薄
くなっている層間絶縁膜１０６が吹き飛ばされて、穴１
０９が形成される。蒸発した金属は穴１０９の側壁に再
蒸着し、金属膜１１０となるが、穴１０９の底部には金
属が残らないため、上層金属配線１０４と金属プラグ１
０５は電気的に分離される。よって上層金属配線１０４
と下層金属配線１０２は電気的に絶縁状態となり、不良
回路の置換が行われる。
【０００８】ここで、従来技術の一つとして、層間絶縁
膜の形成方法について説明する。近年、半導体装置の層
間絶縁膜として、高密度プラズマＣＶＤ（Ｃｈｅｍｉｃ
ａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による埋め
込み酸化膜が多用されるようになっている。これは、電
子のサイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）や高周波電
流による誘導結合（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの方法により高密
度のプラズマを作り出し、反応ガスを励起して成膜を行
う技術であり、基板へのバイアス印加によるスパッタリ
ング効果と併用して、高アスペクト比の微細溝の埋め込
みを行うことができる。またＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術と組
み合わせることにより、短時間でグローバルな平坦化層
間膜を形成することができる。
膜の形成方法について説明する。近年、半導体装置の層
間絶縁膜として、高密度プラズマＣＶＤ（Ｃｈｅｍｉｃ
ａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による埋め
込み酸化膜が多用されるようになっている。これは、電
子のサイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）や高周波電
流による誘導結合（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの方法により高密
度のプラズマを作り出し、反応ガスを励起して成膜を行
う技術であり、基板へのバイアス印加によるスパッタリ
ング効果と併用して、高アスペクト比の微細溝の埋め込
みを行うことができる。またＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術と組
み合わせることにより、短時間でグローバルな平坦化層
間膜を形成することができる。
【０００９】さらに、近年の多層配線に対応する層間絶
縁膜では、寄生容量を低減するための低誘電率化が求め
られている。高密度プラズマＣＶＤ装置によりフッ素添
加のシリコン酸化膜（ＳｉＯＦ）を形成すると、比誘電
率が３．２〜３．５程度の低誘電率の層間絶縁膜を実現
することができる。ただし、フッ素添加のシリコン酸化
膜には、吸湿性が高いという特性がある。
縁膜では、寄生容量を低減するための低誘電率化が求め
られている。高密度プラズマＣＶＤ装置によりフッ素添
加のシリコン酸化膜（ＳｉＯＦ）を形成すると、比誘電
率が３．２〜３．５程度の低誘電率の層間絶縁膜を実現
することができる。ただし、フッ素添加のシリコン酸化
膜には、吸湿性が高いという特性がある。
【００１０】
【発明が解決しようとする課題】図７及び図８に示した
半導体装置では、下層金属配線１０２、上層金属配線１
０４が、チップ内の他の論理回路を構成する金属配線と
同一の工程で形成される。そこで、層間絶縁膜１０３、
１０６として高密度プラズマＣＶＤ装置によるフッ素添
加のシリコン酸化膜を用いれば、微細溝充填、グローバ
ル平坦化、および低誘電率化を同時に実現することがで
きる。
半導体装置では、下層金属配線１０２、上層金属配線１
０４が、チップ内の他の論理回路を構成する金属配線と
同一の工程で形成される。そこで、層間絶縁膜１０３、
１０６として高密度プラズマＣＶＤ装置によるフッ素添
加のシリコン酸化膜を用いれば、微細溝充填、グローバ
ル平坦化、および低誘電率化を同時に実現することがで
きる。
【００１１】しかし、図７及び図８に示した半導体装置
にフッ素添加シリコン酸化膜などの吸湿性の高い膜を用
いた場合、次のような問題点がある。
にフッ素添加シリコン酸化膜などの吸湿性の高い膜を用
いた場合、次のような問題点がある。
【００１２】まず、図７及び図８に示す半導体装置で
は、ヒューズ構造の上部のパッシベーション膜１０７お
よび層間絶縁膜１０６に開口部１０８を設けているた
め、吸湿性の高い膜からなる層間絶縁膜１０６に開口部
１０８から水分が進入し、信頼性上の問題が発生する恐
れがある。通常の半導体装置では、ポリイミド系の樹脂
などからなるパッシベーション膜がチップ全体を覆って
いるため、層間絶縁膜の吸湿性が直ちに問題となること
はない。一方、図７及び図８の半導体装置では、パッシ
ベーション膜１０７に開口部１０８が設けられているた
め、この部分から層間絶縁膜１０６に水分が進入して、
金属配線の腐食などの信頼性上の問題が発生する。
は、ヒューズ構造の上部のパッシベーション膜１０７お
よび層間絶縁膜１０６に開口部１０８を設けているた
め、吸湿性の高い膜からなる層間絶縁膜１０６に開口部
１０８から水分が進入し、信頼性上の問題が発生する恐
れがある。通常の半導体装置では、ポリイミド系の樹脂
などからなるパッシベーション膜がチップ全体を覆って
いるため、層間絶縁膜の吸湿性が直ちに問題となること
はない。一方、図７及び図８の半導体装置では、パッシ
ベーション膜１０７に開口部１０８が設けられているた
め、この部分から層間絶縁膜１０６に水分が進入して、
金属配線の腐食などの信頼性上の問題が発生する。
【００１３】また図８の切断後のヒューズ構造では、切
断面が外部に露出しているため、金属配線の腐食やデン
ドライト（樹枝状の析出）の成長が起こり、切断したは
ずのヒューズが再び接続されてしまう可能性がある。こ
れは、層間絶縁膜の吸湿性に関わらず発生するものであ
り、特にチップをモールドパッケージに封入した場合に
問題となる。
断面が外部に露出しているため、金属配線の腐食やデン
ドライト（樹枝状の析出）の成長が起こり、切断したは
ずのヒューズが再び接続されてしまう可能性がある。こ
れは、層間絶縁膜の吸湿性に関わらず発生するものであ
り、特にチップをモールドパッケージに封入した場合に
問題となる。
【００１４】さらに、図７及び図８に示す半導体装置で
は、ヒューズ下方の素子に対する影響が問題となる。図
７及び８の半導体装置では、ヒューズ構造を金属配線で
形成しているため、ヒューズの下にトランジスタなどの
素子を形成することが可能であるが、ヒューズの下にＭ
ＯＳトランジスタを形成した場合、開口部１０８から層
間絶縁膜１０６に進入した水分がゲート酸化膜近傍に拡
散し、電荷のトラップ準位を形成してホットキャリア耐
性を劣化させる原因となる。
は、ヒューズ下方の素子に対する影響が問題となる。図
７及び８の半導体装置では、ヒューズ構造を金属配線で
形成しているため、ヒューズの下にトランジスタなどの
素子を形成することが可能であるが、ヒューズの下にＭ
ＯＳトランジスタを形成した場合、開口部１０８から層
間絶縁膜１０６に進入した水分がゲート酸化膜近傍に拡
散し、電荷のトラップ準位を形成してホットキャリア耐
性を劣化させる原因となる。
【００１５】以上述べたような問題点は、図７及び図８
においてパッシベーション膜１０７に設けた開口部１０
８に起因している。そこで、図９に示すように、開口部
を設けないヒューズ構造も考えることができる。
においてパッシベーション膜１０７に設けた開口部１０
８に起因している。そこで、図９に示すように、開口部
を設けないヒューズ構造も考えることができる。
【００１６】図９（ａ）は、切断前のヒューズ（開口部
無し）を有する半導体装置の平面図、図９（ｂ）は図９
（ａ）のＡ−Ａ線断面図である。図９のヒューズ構造に
おいて、金属プラグ１０５上の上層金属配線１０４にレ
ーザ光を照射した場合、上層金属配線１０４の一部が瞬
間的に蒸発するが、開口部がないため、上層の層間絶縁
膜１０６、パッシベーション膜１０７は変形するだけで
吹き飛ばされることが無く、蒸発した金属が底部に再蒸
着して、切断がうまく行われない。図９のヒューズ構造
にレーザを照射した後の状態を図１０に示す。
無し）を有する半導体装置の平面図、図９（ｂ）は図９
（ａ）のＡ−Ａ線断面図である。図９のヒューズ構造に
おいて、金属プラグ１０５上の上層金属配線１０４にレ
ーザ光を照射した場合、上層金属配線１０４の一部が瞬
間的に蒸発するが、開口部がないため、上層の層間絶縁
膜１０６、パッシベーション膜１０７は変形するだけで
吹き飛ばされることが無く、蒸発した金属が底部に再蒸
着して、切断がうまく行われない。図９のヒューズ構造
にレーザを照射した後の状態を図１０に示す。
【００１７】図１０（ａ）は、切断後のヒューズ（開口
部無し）を有する半導体装置の平面図、図１０（ｂ）
は、図１０（ａ）のＡ−Ａ線断面図である。レーザの照
射により一旦蒸発した金属は、逃げ場がないために再蒸
着して金属膜１１１となる。この状態では、パッシベー
ション膜１０７があるため、前述した信頼性上の問題は
無くなるが、再蒸着した金属膜１１１が電流経路となっ
てしまうため、切断歩留まりが極端に低下する。
部無し）を有する半導体装置の平面図、図１０（ｂ）
は、図１０（ａ）のＡ−Ａ線断面図である。レーザの照
射により一旦蒸発した金属は、逃げ場がないために再蒸
着して金属膜１１１となる。この状態では、パッシベー
ション膜１０７があるため、前述した信頼性上の問題は
無くなるが、再蒸着した金属膜１１１が電流経路となっ
てしまうため、切断歩留まりが極端に低下する。
【００１８】本発明の目的は、フッ素添加シリコン酸化
膜などの吸湿性の高い膜を層間絶縁膜として用いても信
頼性の問題が発生しないようなヒューズ構造を有する半
導体装置の製造方法を提供することにある。
膜などの吸湿性の高い膜を層間絶縁膜として用いても信
頼性の問題が発生しないようなヒューズ構造を有する半
導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
上に下層配線を形成し、第１の層間絶縁膜を介して前記
下層配線の少なくとも一部分と重畳させて上層配線を形
成し、前記重畳領域で前記下層配線と前記上層配線とを
ヒューズとして機能する導体部により電気的に接続し、
前記第１の層間絶縁膜上および前記上層配線上に、前記
導体部の付近で前記上層配線の片側あるいは両側に設け
られた空隙を有する第２の層間絶縁膜を形成するもので
ある。
め、本発明に係る半導体装置の製造方法は、半導体基板
上に下層配線を形成し、第１の層間絶縁膜を介して前記
下層配線の少なくとも一部分と重畳させて上層配線を形
成し、前記重畳領域で前記下層配線と前記上層配線とを
ヒューズとして機能する導体部により電気的に接続し、
前記第１の層間絶縁膜上および前記上層配線上に、前記
導体部の付近で前記上層配線の片側あるいは両側に設け
られた空隙を有する第２の層間絶縁膜を形成するもので
ある。
【００２０】また前記導体部はヒューズとして機能する
ものであり、前記ヒューズの切断は、レーザ照射により
前記上層配線の一部を蒸発させ前記空隙内に再蒸着させ
ることによって行われるものである。
ものであり、前記ヒューズの切断は、レーザ照射により
前記上層配線の一部を蒸発させ前記空隙内に再蒸着させ
ることによって行われるものである。
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図に
よって説明する。
よって説明する。
【００２９】（実施形態１）図１（ａ）は、切断前のヒ
ューズを有する半導体装置の平面図、図１（ｂ）は図１
（ａ）のＡ−Ａ線断面図である。
ューズを有する半導体装置の平面図、図１（ｂ）は図１
（ａ）のＡ−Ａ線断面図である。
【００３０】図１に示すように、半導体基板上に形成さ
れた所定の素子や配線層など（図示略）の上に、層間絶
縁膜１が形成され、その上に下層金属配線２が形成され
ている。また、層間絶縁膜１および下層金属配線２の上
には層間絶縁膜３が形成され、その上に上層金属配線４
が下層金属配線２と一部分で重畳するように形成されて
いる。下層金属配線２と上層金属配線４は、金属プラグ
（導体部）５によって電気的に接続されている。上層金
属配線４の両側には、上層金属配線４と並行して金属配
線６が設けられている。層間絶縁膜３、上層金属配線
４、および金属配線６の上には、層間絶縁膜７が形成さ
れている。ここで、上層金属配線４と金属配線６の間の
層間絶縁膜７には、空隙８が設けられている。層間絶縁
膜７の上には、パッシベーション膜９が形成されてい
る。
れた所定の素子や配線層など（図示略）の上に、層間絶
縁膜１が形成され、その上に下層金属配線２が形成され
ている。また、層間絶縁膜１および下層金属配線２の上
には層間絶縁膜３が形成され、その上に上層金属配線４
が下層金属配線２と一部分で重畳するように形成されて
いる。下層金属配線２と上層金属配線４は、金属プラグ
（導体部）５によって電気的に接続されている。上層金
属配線４の両側には、上層金属配線４と並行して金属配
線６が設けられている。層間絶縁膜３、上層金属配線
４、および金属配線６の上には、層間絶縁膜７が形成さ
れている。ここで、上層金属配線４と金属配線６の間の
層間絶縁膜７には、空隙８が設けられている。層間絶縁
膜７の上には、パッシベーション膜９が形成されてい
る。
【００３１】下層金属配線２と上層金属配線４とは、冗
長回路を選択する回路（図示略）に接続されており、両
配線の電気的接続を断つことにより、不良回路が非選択
状態となり、冗長回路が選択される。この切断は、図１
において、金属プラグ５上を狙ってレーザ光を照射し、
上層金属配線４の一部を蒸発させることによって行われ
る。図１に示すヒューズ構造にレーザ光を照射して切断
を行った後の状態を図２に示す。
長回路を選択する回路（図示略）に接続されており、両
配線の電気的接続を断つことにより、不良回路が非選択
状態となり、冗長回路が選択される。この切断は、図１
において、金属プラグ５上を狙ってレーザ光を照射し、
上層金属配線４の一部を蒸発させることによって行われ
る。図１に示すヒューズ構造にレーザ光を照射して切断
を行った後の状態を図２に示す。
【００３２】図２（ａ）は、切断後のヒューズを有する
半導体装置の平面図、図２（ｂ）は、図２（ａ）のＡ−
Ａ線断面図である。
半導体装置の平面図、図２（ｂ）は、図２（ａ）のＡ−
Ａ線断面図である。
【００３３】金属プラグ５上の上層金属配線４にレーザ
光を照射すると、上層金属配線４の一部が瞬間的に蒸発
する。この蒸発が爆発的に起こるため、上層金属配線４
の両側の層間絶縁膜７が吹き飛ばされる。蒸発した金属
は空隙８の中へ入り、再蒸着して金属膜１０となるが、
金属プラグ５上には残らないため、上層金属配線４と金
属プラグ５は電気的に分離される。したがって、上層金
属配線４と下層金属配線２は電気的に絶縁状態となり、
不良回路の置換が行われる。
光を照射すると、上層金属配線４の一部が瞬間的に蒸発
する。この蒸発が爆発的に起こるため、上層金属配線４
の両側の層間絶縁膜７が吹き飛ばされる。蒸発した金属
は空隙８の中へ入り、再蒸着して金属膜１０となるが、
金属プラグ５上には残らないため、上層金属配線４と金
属プラグ５は電気的に分離される。したがって、上層金
属配線４と下層金属配線２は電気的に絶縁状態となり、
不良回路の置換が行われる。
【００３４】本実施形態１によれば、ヒューズ切断前
（図１）、切断後（図２）のどちらの状態においても、
パッシベーション膜９があるために、層間絶縁膜５に水
分が侵入することはなく、信頼性上の問題は発生しな
い。
（図１）、切断後（図２）のどちらの状態においても、
パッシベーション膜９があるために、層間絶縁膜５に水
分が侵入することはなく、信頼性上の問題は発生しな
い。
【００３５】次に、具体的な例を用いて、本実施形態１
に係る半導体装置の製造方法について説明する。図１に
示す半導体装置は、具体的には、次のようにして構成す
ることができる。層間絶縁膜１、層間絶縁膜３、および
層間絶縁膜５は、高密度プラズマＣＶＤ法によって堆積
したフッ素添加シリコン酸化膜をＣＭＰ法によって研磨
することで得られる。また下層金属配線２および上層金
属配線４はアルミニウムで、金属プラグ５はタングステ
ンまたはアルミニウムの埋め込みでそれぞれ形成する。
ここで、上層金属配線４は、下層金属配線２よりも太い
配線幅とし、金属プラグ５の付近で上層金属配線４が下
層金属配線２を覆い隠すように形成する。これは、レー
ザ光の照射によるヒューズ切断時に、レーザ光が下層金
属配線２にも照射されて予期しないダメージが発生する
ことを防止するためである。なお、下層金属配線２、上
層金属配線４は、窒化チタンなどから形成されるバリア
メタルと反射防止膜を備えた積層構造であってもよい。
また、パッシベーション膜９には、ポリイミド系の樹脂
膜を用いる。
に係る半導体装置の製造方法について説明する。図１に
示す半導体装置は、具体的には、次のようにして構成す
ることができる。層間絶縁膜１、層間絶縁膜３、および
層間絶縁膜５は、高密度プラズマＣＶＤ法によって堆積
したフッ素添加シリコン酸化膜をＣＭＰ法によって研磨
することで得られる。また下層金属配線２および上層金
属配線４はアルミニウムで、金属プラグ５はタングステ
ンまたはアルミニウムの埋め込みでそれぞれ形成する。
ここで、上層金属配線４は、下層金属配線２よりも太い
配線幅とし、金属プラグ５の付近で上層金属配線４が下
層金属配線２を覆い隠すように形成する。これは、レー
ザ光の照射によるヒューズ切断時に、レーザ光が下層金
属配線２にも照射されて予期しないダメージが発生する
ことを防止するためである。なお、下層金属配線２、上
層金属配線４は、窒化チタンなどから形成されるバリア
メタルと反射防止膜を備えた積層構造であってもよい。
また、パッシベーション膜９には、ポリイミド系の樹脂
膜を用いる。
【００３６】続いて、空隙８の形成について説明する。
まず、上層金属配線４と金属配線６を、金属プラグ５を
中心として十分に長く、かつ、狭い間隔で形成する。こ
のとき、上層金属配線４および金属配線６をエッチング
のマスクとして、層間絶縁膜３を少し掘り下げ、上層金
属配線４と金属配線６との間に微細な溝８ａを形成す
る。
まず、上層金属配線４と金属配線６を、金属プラグ５を
中心として十分に長く、かつ、狭い間隔で形成する。こ
のとき、上層金属配線４および金属配線６をエッチング
のマスクとして、層間絶縁膜３を少し掘り下げ、上層金
属配線４と金属配線６との間に微細な溝８ａを形成す
る。
【００３７】続いて、層間絶縁膜５を形成する際、高密
度プラズマと基板へのＲＦバイアス印加によるスパッタ
リング効果を併用した装置を用いる。基板に加えるバイ
アスを調節すると、微細溝８ａは十分に充填されず、図
１に示すような空隙８が形成される。
度プラズマと基板へのＲＦバイアス印加によるスパッタ
リング効果を併用した装置を用いる。基板に加えるバイ
アスを調節すると、微細溝８ａは十分に充填されず、図
１に示すような空隙８が形成される。
【００３８】図１に示すヒューズ構造の切断は、具体的
には次のようにして行うことができる。レーザ光源は、
波長１〜１．３μｍ程度の半導体励起個体レーザを用い
る。レーザ照射は、上層金属配線４の配線幅より大きな
アパーチャー径で、金属プラグ５上にパルス的に行う。
このときレーザ光は、ポリイミド系樹脂などからなるパ
ッシベーション膜９では吸収されず、アルミニウムから
なる上層金属配線４に到達したところで吸収され、温度
を上昇させて爆発的なアルミニウムの蒸発を引き起こ
す。
には次のようにして行うことができる。レーザ光源は、
波長１〜１．３μｍ程度の半導体励起個体レーザを用い
る。レーザ照射は、上層金属配線４の配線幅より大きな
アパーチャー径で、金属プラグ５上にパルス的に行う。
このときレーザ光は、ポリイミド系樹脂などからなるパ
ッシベーション膜９では吸収されず、アルミニウムから
なる上層金属配線４に到達したところで吸収され、温度
を上昇させて爆発的なアルミニウムの蒸発を引き起こ
す。
【００３９】この爆発的なアルミニウムの蒸発により、
上層金属配線４の側面の層間絶縁膜５が吹き飛ばされ、
金属プラグ５上のアルミニウムが無くなって下層金属配
線２と上層金属配線４が電気的に絶縁状態となる。また
上述したとおり、ヒューズの切断前、切断後のいずれの
状態においてもパッシベーション膜９が存在するため、
吸湿性の高いフッ素添加シリコン酸化膜からなる層間絶
縁膜５に水分が侵入することはなく、信頼性上の問題は
発生しない。
上層金属配線４の側面の層間絶縁膜５が吹き飛ばされ、
金属プラグ５上のアルミニウムが無くなって下層金属配
線２と上層金属配線４が電気的に絶縁状態となる。また
上述したとおり、ヒューズの切断前、切断後のいずれの
状態においてもパッシベーション膜９が存在するため、
吸湿性の高いフッ素添加シリコン酸化膜からなる層間絶
縁膜５に水分が侵入することはなく、信頼性上の問題は
発生しない。
【００４０】（実施形態２）大容量メモリの不良ビット
の置換などにヒューズを用いる場合、多数のヒューズが
アレイ状に配置される。しかし、実施形態１（図１及び
図２）のヒューズを単純に並べると、次のような問題が
ある。図１のヒューズでは、レーザ照射の条件次第で、
上層金属配線４と隣接する金属配線６が電気的に短絡し
てしまう場合がある。図１のヒューズを単独で用いる場
合、上層金属配線４と隣接する金属配線６が短絡しても
特に問題はない。しかしながら、図１のヒューズを複数
用いる場合、金属配線６を２つのヒューズで共有するこ
とは、２つのヒューズが短絡してしまう可能性があるた
め好ましくない。すなわち、図１のヒューズを複数並べ
る場合は、各ヒューズ毎に金属配線６を２つずつ備える
必要がある。これは面積の増大につながってしまう。
の置換などにヒューズを用いる場合、多数のヒューズが
アレイ状に配置される。しかし、実施形態１（図１及び
図２）のヒューズを単純に並べると、次のような問題が
ある。図１のヒューズでは、レーザ照射の条件次第で、
上層金属配線４と隣接する金属配線６が電気的に短絡し
てしまう場合がある。図１のヒューズを単独で用いる場
合、上層金属配線４と隣接する金属配線６が短絡しても
特に問題はない。しかしながら、図１のヒューズを複数
用いる場合、金属配線６を２つのヒューズで共有するこ
とは、２つのヒューズが短絡してしまう可能性があるた
め好ましくない。すなわち、図１のヒューズを複数並べ
る場合は、各ヒューズ毎に金属配線６を２つずつ備える
必要がある。これは面積の増大につながってしまう。
【００４１】本発明の実施形態２は、図１のヒューズを
複数並べる場合に、隣接するヒューズの金属プラグ５の
位置をずらし、しかも隣接するヒューズ間で下層配線２
と上層配線４の位置関係が反対になるように構成するこ
とで、面積の増大を最小限に抑えたものである。以下、
図３および図４に基づき、本発明の実施形態２に係る半
導体装置について説明する。
複数並べる場合に、隣接するヒューズの金属プラグ５の
位置をずらし、しかも隣接するヒューズ間で下層配線２
と上層配線４の位置関係が反対になるように構成するこ
とで、面積の増大を最小限に抑えたものである。以下、
図３および図４に基づき、本発明の実施形態２に係る半
導体装置について説明する。
【００４２】図３は、切断前のヒューズアレイを有する
半導体装置の平面図である。個々のヒューズは、図１と
同じ構成を有している。また個々のヒューズの下層金属
配線２、上層金属配線４は、冗長回路を選択する回路
（図示略）に接続されている。両配線の電気的接続を断
つことにより、不良回路が非選択状態となり、冗長回路
が選択される。
半導体装置の平面図である。個々のヒューズは、図１と
同じ構成を有している。また個々のヒューズの下層金属
配線２、上層金属配線４は、冗長回路を選択する回路
（図示略）に接続されている。両配線の電気的接続を断
つことにより、不良回路が非選択状態となり、冗長回路
が選択される。
【００４３】図４は、レーザの照射により一部ヒューズ
を切断した後の、ヒューズアレイを有する半導体装置の
平面図である。図４から分かるとおり、レーザ照射によ
って上層金属配線４と金属配線６が電気的に短絡して
も、隣接するヒューズ間が短絡することはない。
を切断した後の、ヒューズアレイを有する半導体装置の
平面図である。図４から分かるとおり、レーザ照射によ
って上層金属配線４と金属配線６が電気的に短絡して
も、隣接するヒューズ間が短絡することはない。
【００４４】以上説明したとおり、本発明の実施形態２
によれば、レーザ照射でヒューズを切断した後に隣接す
るヒューズ間が電気的に短絡することなく、かつ小さい
面積でヒューズアレイを構成することができる。もちろ
ん、個々のヒューズは図１と同じ構成を有しており、信
頼性上の問題は発生しない。
によれば、レーザ照射でヒューズを切断した後に隣接す
るヒューズ間が電気的に短絡することなく、かつ小さい
面積でヒューズアレイを構成することができる。もちろ
ん、個々のヒューズは図１と同じ構成を有しており、信
頼性上の問題は発生しない。
【００４５】（実施形態３）本発明の実施形態３は、ア
レイ状に並んだヒューズを有する半導体装置に関するも
のであり、図５及び図６に示される構成を有している。
以下、図５及び図６に基づき、本発明の実施形態３に係
る半導体装置の構成を説明する。
レイ状に並んだヒューズを有する半導体装置に関するも
のであり、図５及び図６に示される構成を有している。
以下、図５及び図６に基づき、本発明の実施形態３に係
る半導体装置の構成を説明する。
【００４６】図５は、切断前のヒューズアレイを有する
半導体装置の平面図である。本実施形態３では、ヒュー
ズアレイの面積を縮小するための別の手段として、各ヒ
ューズの上層金属配線４に隣接する金属配線６を片側の
みに設けている。その他の構成は、図１に示す実施形態
１と全く同じである。
半導体装置の平面図である。本実施形態３では、ヒュー
ズアレイの面積を縮小するための別の手段として、各ヒ
ューズの上層金属配線４に隣接する金属配線６を片側の
みに設けている。その他の構成は、図１に示す実施形態
１と全く同じである。
【００４７】図６は、レーザ照射により一部ヒューズを
切断した後の、ヒューズアレイを有する半導体装置の平
面図である。金属プラグ５上を狙ってレーザを照射する
ことにより、上層金属配線が爆発的に蒸発し、空隙８に
面している層間絶縁膜が吹き飛ばされる。蒸発した金属
は空隙８の中で再蒸着し、金属膜１０となるが、金属プ
ラグ５の上には残らないため、上層金属配線４と金属プ
ラグ５は電気的に分離される。よって上層金属配線４と
下層金属配線２は電気的に絶縁状態となり、不良回路の
置換が行われる。
切断した後の、ヒューズアレイを有する半導体装置の平
面図である。金属プラグ５上を狙ってレーザを照射する
ことにより、上層金属配線が爆発的に蒸発し、空隙８に
面している層間絶縁膜が吹き飛ばされる。蒸発した金属
は空隙８の中で再蒸着し、金属膜１０となるが、金属プ
ラグ５の上には残らないため、上層金属配線４と金属プ
ラグ５は電気的に分離される。よって上層金属配線４と
下層金属配線２は電気的に絶縁状態となり、不良回路の
置換が行われる。
【００４８】本実施形態３では、実施形態１、２とは異
なり、空隙８が上層金属配線４の片側にしか設けられて
いないが、レーザ照射の条件を適切に設定することで十
分な切断歩留まりを得ることができる。
なり、空隙８が上層金属配線４の片側にしか設けられて
いないが、レーザ照射の条件を適切に設定することで十
分な切断歩留まりを得ることができる。
【００４９】なお、この実施形態３においても、ヒュー
ズ切断前、切断後の各状態でパッシベーション膜が存在
するため、層間絶縁膜に水分が侵入することはなく、信
頼性上の問題は発生しない。
ズ切断前、切断後の各状態でパッシベーション膜が存在
するため、層間絶縁膜に水分が侵入することはなく、信
頼性上の問題は発生しない。
【００５０】
【発明の効果】以上説明したように本発明によれば、パ
ッシベーション膜に開口部を設けることなく金属ヒュー
ズの切断を行うことができるため、層間絶縁膜に吸湿性
の高い膜を用いた場合でも金属配線の腐食などの信頼性
の問題が発生せず、高品質の半導体装置を提供すること
ができる。
ッシベーション膜に開口部を設けることなく金属ヒュー
ズの切断を行うことができるため、層間絶縁膜に吸湿性
の高い膜を用いた場合でも金属配線の腐食などの信頼性
の問題が発生せず、高品質の半導体装置を提供すること
ができる。
【図１】（ａ）は、本発明の実施形態１に係る切断前の
ヒューズを有する半導体装置を示す平面図、（ｂ）は、
（ａ）のＡ−Ａ線断面図である。
ヒューズを有する半導体装置を示す平面図、（ｂ）は、
（ａ）のＡ−Ａ線断面図である。
【図２】（ａ）は、本発明の実施形態１に係る切断後の
ヒューズを有する半導体装置を示す平面図、（ｂ）は、
（ａ）のＡ−Ａ線断面図である。
ヒューズを有する半導体装置を示す平面図、（ｂ）は、
（ａ）のＡ−Ａ線断面図である。
【図３】本発明の実施形態２に係る切断前のヒューズア
レイを有する半導体装置を示す平面図である。
レイを有する半導体装置を示す平面図である。
【図４】本発明の実施形態２に係るレーザの照射により
一部ヒューズを切断した後の、ヒューズアレイを有する
半導体装置を示す平面図である。
一部ヒューズを切断した後の、ヒューズアレイを有する
半導体装置を示す平面図である。
【図５】本発明の実施形態３に係る切断前のヒューズア
レイを有する半導体装置を示す平面図である。
レイを有する半導体装置を示す平面図である。
【図６】本発明の実施形態３に係るレーザの照射により
一部ヒューズを切断した後の、ヒューズアレイを有する
半導体装置を示す平面図である。
一部ヒューズを切断した後の、ヒューズアレイを有する
半導体装置を示す平面図である。
【図７】（ａ）は、従来の技術に係る切断前のヒューズ
を有する半導体装置を示す平面図、（ｂ）は（ａ）のＡ
−Ａ線断面図である。
を有する半導体装置を示す平面図、（ｂ）は（ａ）のＡ
−Ａ線断面図である。
【図８】（ａ）は従来の技術に係る切断後のヒューズを
有する半導体装置を示す平面図、（ｂ）は（ａ）のＡ−
Ａ線断面図である。
有する半導体装置を示す平面図、（ｂ）は（ａ）のＡ−
Ａ線断面図である。
【図９】（ａ）は、従来の技術に係る切断前のヒューズ
（開口部無し）を有する半導体装置を示す平面図、
（ｂ）は（ａ）のＡ−Ａ線断面図である。
（開口部無し）を有する半導体装置を示す平面図、
（ｂ）は（ａ）のＡ−Ａ線断面図である。
【図１０】（ａ）は、従来の技術に係る切断後のヒュー
ズ（開口部無し）を有する半導体装置を示す平面図、
（ｂ）は（ａ）のＡ−Ａ線断面図である。
ズ（開口部無し）を有する半導体装置を示す平面図、
（ｂ）は（ａ）のＡ−Ａ線断面図である。
１ 層間絶縁膜 ２ 下層金属配線 ３ 層間絶縁膜 ４ 上層金属配線 ５ 金属プラグ ６ 金属配線 ７ 層間絶縁膜 ８ 空隙 ９ パッシベーション膜 １０ 金属膜 １０１ 層間絶縁膜 １０２ 下層金属配線 １０３ 層間絶縁膜 １０４ 上層金属配線 １０５ 金属プラグ １０６ 層間絶縁膜 １０７ パッシベーション膜 １０８ 開口部 １０９ 穴 １１０ 金属膜 １１１ 金属膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82,27/118
Claims (2)
- 【請求項１】 半導体基板上に下層配線を形成し、 第１の層間絶縁膜を介して前記下層配線の少なくとも一
部分と重畳させて上層配線を形成し、 前記重畳領域で前記下層配線と前記上層配線とをヒュー
ズとして機能する導体部により電気的に接続し、 前記第１の層間絶縁膜上および前記上層配線上に、前記
導体部の付近で前記上層配線の片側あるいは両側に設け
られた空隙を有する第２の層間絶縁膜を形成するもので
あることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記導体部はヒューズとして機能するも
のであり、前記ヒューズの切断は、レーザ照射により前
記上層配線の一部を蒸発させ前記空隙内に再蒸着させる
ことによって行われるものであることを特徴とする請求
項１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530697A JP3186664B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置およびその製造方法 |
| TW087115721A TW406297B (en) | 1997-09-19 | 1998-09-19 | Semiconductor device and manufacture therefor |
| KR1019980038858A KR100271746B1 (ko) | 1997-09-19 | 1998-09-19 | 반도체 장치 및 그 제조 방법 |
| US09/157,539 US6008716A (en) | 1997-09-19 | 1998-09-21 | Fuse structure connecting first level and second level interconnections in inter-layer insulator |
| CN98119687A CN1218980A (zh) | 1997-09-19 | 1998-09-21 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530697A JP3186664B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197542A JPH1197542A (ja) | 1999-04-09 |
| JP3186664B2 true JP3186664B2 (ja) | 2001-07-11 |
Family
ID=17276951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25530697A Expired - Fee Related JP3186664B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6008716A (ja) |
| JP (1) | JP3186664B2 (ja) |
| KR (1) | KR100271746B1 (ja) |
| CN (1) | CN1218980A (ja) |
| TW (1) | TW406297B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2778791B1 (fr) * | 1998-05-14 | 2002-10-25 | Sgs Thomson Microelectronics | Fusible de circuit integre a point de claquage localise |
| US6486526B1 (en) * | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
| US6369437B1 (en) * | 1999-01-12 | 2002-04-09 | Clear Logic, Inc. | Vertical fuse structure for integrated circuits and a method of disconnecting the same |
| US6172929B1 (en) | 1999-06-25 | 2001-01-09 | Micron Technology, Inc. | Integrated circuit having aligned fuses and methods for forming and programming the fuses |
| US6166421A (en) * | 1999-08-18 | 2000-12-26 | National Semiconductor Corporation | Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment |
| US6642084B2 (en) | 2001-01-05 | 2003-11-04 | Micron Technology, Inc. | Methods for forming aligned fuses disposed in an integrated circuit |
| JP4083441B2 (ja) | 2001-04-24 | 2008-04-30 | 富士通株式会社 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
| US6927472B2 (en) * | 2001-11-14 | 2005-08-09 | International Business Machines Corporation | Fuse structure and method to form the same |
| TW510019B (en) * | 2001-11-19 | 2002-11-11 | Nanya Technology Corp | Fuse structure |
| TW540151B (en) * | 2002-07-19 | 2003-07-01 | Nanya Technology Corp | Fuse structure |
| US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
| JP2006278373A (ja) * | 2005-03-28 | 2006-10-12 | New Japan Radio Co Ltd | 半導体装置およびそのトリミング方法 |
| JP4741907B2 (ja) * | 2005-09-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2007243075A (ja) * | 2006-03-10 | 2007-09-20 | Ricoh Co Ltd | 半導体装置 |
| KR100876897B1 (ko) * | 2007-08-03 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그의 형성방법 |
| KR100994978B1 (ko) * | 2008-07-23 | 2010-11-18 | (주) 이피웍스 | 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법 |
| JP5537137B2 (ja) * | 2009-12-10 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US8106469B2 (en) * | 2010-01-14 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus of fluorine passivation |
| US9105637B2 (en) | 2012-05-18 | 2015-08-11 | International Business Machines Corporation | Anti-fuse structure and fabrication |
| US8736020B2 (en) | 2012-09-10 | 2014-05-27 | International Business Machines Corporation | Electronic anti-fuse |
| US10114065B2 (en) * | 2015-12-18 | 2018-10-30 | Sandisk Technologies Llc | Pulsed electron beam current probe and methods of operating the same |
| KR102262292B1 (ko) * | 2018-10-04 | 2021-06-08 | (주)알엔알랩 | 반도체 디바이스 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2601500B1 (fr) * | 1986-07-11 | 1988-10-21 | Bull Sa | Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant |
| US5451811A (en) * | 1991-10-08 | 1995-09-19 | Aptix Corporation | Electrically programmable interconnect element for integrated circuits |
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| JP3085231B2 (ja) * | 1997-02-20 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-09-19 JP JP25530697A patent/JP3186664B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-19 TW TW087115721A patent/TW406297B/zh not_active IP Right Cessation
- 1998-09-19 KR KR1019980038858A patent/KR100271746B1/ko not_active IP Right Cessation
- 1998-09-21 CN CN98119687A patent/CN1218980A/zh active Pending
- 1998-09-21 US US09/157,539 patent/US6008716A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029968A (ko) | 1999-04-26 |
| JPH1197542A (ja) | 1999-04-09 |
| KR100271746B1 (ko) | 2000-12-01 |
| TW406297B (en) | 2000-09-21 |
| US6008716A (en) | 1999-12-28 |
| CN1218980A (zh) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186664B2 (ja) | 半導体装置およびその製造方法 | |
| US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
| US5936296A (en) | Integrated circuits having metallic fuse links | |
| KR100483226B1 (ko) | 퓨즈를 갖는 반도체 장치 및 그 제조 방법 | |
| US6864124B2 (en) | Method of forming a fuse | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
| US6897541B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
| KR100442868B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US6218721B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| JP4762173B2 (ja) | 半導体集積回路装置 | |
| US7804153B2 (en) | Semiconductor device preventing bridge between fuse pattern and guard ring | |
| JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
| TW529147B (en) | Structure of metal fuse of semiconductor device | |
| JP2004111990A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR20050101023A (ko) | 반도체 장치의 퓨즈 박스 형성 방법 | |
| JP2005011833A (ja) | 半導体装置およびその製造方法 | |
| KR20080008546A (ko) | 퓨즈가 구비된 반도체 소자 및 그의 퓨즈절단방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |