TW406297B - Semiconductor device and manufacture therefor - Google Patents

Semiconductor device and manufacture therefor Download PDF

Info

Publication number
TW406297B
TW406297B TW087115721A TW87115721A TW406297B TW 406297 B TW406297 B TW 406297B TW 087115721 A TW087115721 A TW 087115721A TW 87115721 A TW87115721 A TW 87115721A TW 406297 B TW406297 B TW 406297B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
semiconductor device
insulating film
metal
Prior art date
Application number
TW087115721A
Other languages
English (en)
Inventor
Tetsuya Kokubun
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW406297B publication Critical patent/TW406297B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

40d297 五、發明說明（1) 【發明背景 發明之領域 本發明關於一種半導體裝置及其製造方法，特別是具 有用以將不良電路置換為冗餘電路之保險絲的半導體裝置 及其製造方法。 【習用技術】 ' 半導體裝置中，於晶圓檢查製程，對判定為不良之晶 片，有時會藉由將晶片中之保險絲以雷射光照射切斷，將 不良電路置換為冗餘電路，而成為良品。例如，具大容量 記憶之半導體裝置中，於記憶格陣列（m e m 〇 r y c e 1 1 array)中，先形成冗餘位元格。於晶片檢查製程中，將 不良之位元格置換為正常之冗餘位元格，可將不良晶片修 補成良品。 目前，半導體積體電路隨著高積體化及晶片大型化， 提升晶片製程之生成量成為一大課題，藉由切斷保險絲而 置換為冗餘電路，成為提升生成量之有效方式。 以往，大多數係以與MOS電晶體之閘電極相同配線層 之多晶矽等，做為半導體裝置之保險絲，近年來，為了因 應多層配線之半導體裝置，如圖7及圖8所示，設計出由金 屬配線及金屬插塞（ρ 1 u g)所構成之保險絲構造（參考特開 平9 - 0 0 0 4 5 8 2號說明書）。以下，以圖7及圖8說明習用例之
五、發明說明（2) 40629? 半導體裝置。 圖7 ( a)為具有切斷前保險絲之習用例的半導體裝置之 平面圖。圖7(b)為圖7(a)之A-A線剖面圖。如圖7所示，於 半導體基板上所形成之特定元件或配線層（省略圖示）等之 上，形成層間絕緣膜1 0 1，並於其上形成下層金屬配線 1 0 2。又，於層間絕緣膜1 0 1及下層金屬配線1 0 2之上，形 成層間絕緣膜1 0 3，再於其上，形成與下層金屬配線1 0 2部 分重疊之上層金屬配線104。下層金屬配線102與上層金屬 配線1 0 4，以金屬插塞1 0 5電性連接。層間絕緣膜1 0 3及上 層金屬配線1 0 4之上，形成層間絕緣膜1 0 6，而於層間絕緣 膜1 0 6上，形成保護膜1 0 7。於層間絕緣膜1 0 6及保護膜1 0 7 中，金屬插塞1 0 5之上，維持層間絕緣膜1 0 6特定之厚度， 而形成開口部1 〇 8。 下層金屬配線102及上層金屬配線104，與選擇冗餘電 路之電路（雀略圖示）接在一起，藉由切斷兩配線之電性連 接，使得不良電路成為非選擇狀態，而選擇冗餘電路。此 切斷之施行方式，如圖8所示，自開口部1 0 8内，對著金屬 插塞1 0 5照射雷射光，使上層金屬配線1 0 4之一部份蒸發。 圖8所示為：圖7之保險絲構造照射雷射光後之狀態。 圖8 ( a )為具有切斷後保險絲之半導體裝置的平面圖。 圖8(b)為圖8(a)之A-A線剖面圖。以雷射光照射，可瞬間 蒸發金屬插塞1 〇 5上之上層金屬配線1 0 4之一部份。此蒸發 為爆發式產生，因此被開口而變薄之層間絕緣膜1 〇 6被吹 散，形成孔1 0 9，蒸發後金屬於孔1 0 9再沈積，形成金屬膜
--Mimi-— 五、發明說明（3) 1 1 0 ’但因孔1 0 9之底部不殘留金屬，使得上層金屬配線 104與金屬插塞105電性分離。因此，上層金屬配線1〇4與 下層金屬配線1 0 2成為電性絕緣狀態，而置換不良電路。 在此，以習用技術之一例，說明層間絕緣膜之形成方 法。近年來，大多使用以高密度電漿CVD(Chemical Vapor Deposition)法所製成之埋入型氧化膜，做為半導體裝置 之層間絕緣膜。此為以電子環繞共振（ECR : Electron Cyclotron Resonance)或高頻電流所造成之電感式耦合 (ICP : Inductively Coupled Plasma)等方法，製造出高 密度之電漿，激發反應氣體而成膜之技術，若與對基板以 外加偏壓之濺鍍效果併用，則可埋入高長寬比之細溝。而 且，與CMP(Chemical Mechanical Polishing)技術結合使 用，可於短時間内形成整體的平坦化層間膜。 此外，在近年之多層配線所對應的層間絕緣膜，為降 低寄生電容，要求低介電常數。若以高密度電漿CVD形成 添加氟之矽氧化膜（Si〇F)時，可製成相對介電常數為 3 · 2 ~ 3 · 5左右之低介電常數的層間絕緣膜。但是，添加氟 之矽氧化膜具有高吸濕之特色。 【本發明欲解決之課題】 如圖7及圖8所示之半導體裝置中，下層金屬配線102 及上層金屬配線104，與構成晶片中其他邏輯電路之金屬 配線於同一製程中形成。此時’若以高密度電漿C V D所製
五、發明說明（4) ' 之添加氟之矽氧化膜，做為層間絕緣膜1 0 3、1 0 6，可同時 達到填充細溝、整體性平坦化、及低介電常數之效果。 但是，如圖7及圖8所示之半導體裝置，其使用添加氟 之矽氧化膜等高吸濕性之氧化膜時，會產生下述問題。 首先，如圖7及圖8所示之半導體裝置中，因於保險絲 構造上方之保護膜1 0 7及層間絕緣膜1 0 6上，設有開口部 1 0 8，使得水分自開口部1 0 8進入由高吸濕性膜所形成之層 間絕緣膜1 0 6，而造成可靠性之問題。一般之半導體裝置 中，因以聚醯亞胺（polyimide)類樹脂等所製成之保護膜 覆蓋晶片全體，故層間絕緣膜之吸濕性不會立刻成為問 題；而圖7及圖8所示之半導體裝置，因為於保護勝107上 設有開口部1 0 8，水分自此部分進入層間絕緣膜1 0 6，而產 生金屬配線腐蝕等可靠性之問題。 圖8之切斷後保險絲構造中，因切斷面露出於外部， 造成金屬配線腐#或艮成樹狀突起（d e n d r i t e)，可能使得 應該切斷之保險絲又再度相接。此現象之發生，與層間絕 緣膜之吸濕性無關，特別是將晶片封裝成模組時會產生問 題。 而且，如圖7及圖8所示之半導體裝置中，對保險絲下 面元件之影響也是問題。圖7與圖8所示之半導體裝置中， 因以金屬釔線形成保險絲構造，故可於保險絲下面形成電 晶體等元件，但於保險絲下面形成Μ 0 S電晶體時，自開口 部1 0 8進入層間絕緣膜1 〇 6之水分，會擴散至閘極氧化膜 旁，造成電荷之下降準位（drop level )，而成為熱載子而ί
五、發明說明： ^ 受度劣化之原因。 以上所述之問題，起因於圖7及圖8中保護膜107上之 開口部1 0 8。因此，如圖9所示，可設計無開口部之保險絲 構造。 圖9 ( a)為具有切斷前保險絲（無開口部）之半導體裝置 之平面圖。圖9 (b ).為圖9 (a )之A - A線剖面圖。圖9之保險絲 構造，以雷射光照射金屬插塞1 0 5上之上層金屬配線1 0 4 時，上層金屬配線1 0 4之一部份被瞬間蒸發，但因為無開 口部，故上層之層間絕緣膜1 0 6及保護膜1 0 7僅是變形，不 會被吹散，而蒸發後之金屬於底部再次沈積，以致無法有 效切斷。圖1 0所示為：圖9之保險絲構造照射雷射光後之 狀態。 圖1 0 (a )為具有切斷後保險絲（無開口部）之半導體裝 置的平面圖。圖1 0 ( b )為圖1 0 ( a )之A - A線剖面圖，因照射 雷射光而一度蒸發之金屬，因無處可去，故又再次沈積， 形成金屬膜1 1 1。此狀態時，因為有保護膜1 〇 7，故無上述 可靠性之問題，但因為再次沈積之金屬膜1 1 1成為電流通 路，造成切斷生成量大幅下降。 本發明之目的，在於提供一種半導體裝置及其製造方 法，其具有即使採用添加氟之矽氧化膜等高吸濕性之膜 時，亦不會產生可靠性問題之保險絲構造。 【解決問題之方式】
40β2^7 五、發明說明（6) 為了達成上述目的，根據本發明之半導體裝置，具 有： 下層配線，形成於基板上； 上層配線，介著第1層間絕緣膜，形成時與上述下層 配線至少有部分重疊區域； 導體部，於上述重疊區域，電性連接上述下層配線及 上層配線，並具保險絲功能， 上述第1層間絕緣膜與上述上層配線上所形成之第2層 間絕緣膜在前述導體部附近具有設於上述上層配線之單側 或兩側的空隙。 又，在上述第2層間絕緣膜上有保護膜存在，上述保 險絲切斷之前後，上述第2層間絕緣膜不會露出。 又，上述第2層間絕緣所具有之空隙，是利用與上述 上層配線平行設置之配線形成。 又，上述保險絲之切斷是以雷射光照射，使前述上層 配線之一部分蒸發，於上述空隙内再沈積而成。 又，將上述導體部於基板面上錯開排列而成。 又，僅於上述上層配線之單側設配線，並於其間設空 隙。 又，上述空隙設於細溝上。 又，根據本發明之半導體裝置之製造方法，於半導體 基板上形成下層配線； 介著第1層間絕緣膜，與上述下層配線至少有部分重 疊區域，形成上層配線；
第10頁 五、發明說明（7) 於上述重疊區域中，具保險絲功能之導體部電性連接 上述下層配線及上層配線； 於上述第1層間絕緣膜及上述上層配線上，形成第2層 間絕緣膜，其於上述導體部附近之上述上層配線之單側或 兩側具有空隙。 又，上述保險絲切斷，是以雷射光照射，將前述上層 配線之一部分蒸發後，於上述空隙内再沈積而成。 【圖式之簡單說明】 本發明之上述及其他目的、優點和特色由以下較佳實（ 施例之詳細說明中並參考圖式當可更加明白，其中： 圖H a)為與本發明之實施例1相關，具有切斷前保險 絲之半導體裝置之平面圖。（b )為（a )之A - A線剖面圖。 圖2 ( a)為與本發明之實施例1相關，具有切斷後保險 絲之半導體裝置之平面圖。（b )為（a )之A - A線剖面圖。 圖3為與本發明之實施例2相關，具有切斷前保險絲陣 列之半導體裝置之平面圖。 圖4為與本發明之實施例2相關，具有保險絲陣列之半 導體裝置之平面圖，其因雷射光照射，一部份保險絲已被 切斷。 圖5為與本發明之實施例3相關，具有切斷前保險絲陣（ 列之半導體裝置之平面圖。 圖6為與本發明之實施例3相關，具有保險絲陣列之半
第11頁 ——4r0&^m-- 五、發明說明（ή 導體裝置之平面圖，其因雷射光照射，一部份保險絲已被 切斷。 圖7 ( a)為與習用技術相關，具有切斷前保險絲之半導 體裝置之平面圖。（b)為（a)之A-A線剖面圖。 圖8 ( a)為與習用技術相關，具有切斷後保險絲之半導 體裝置之平面圖。（b)為（a)之A-A線剖面圖。 圖9 ( a )為與習用技術相關，具有切斷前保險絲（無開 口部）之半導體裝置之平面圖。（b)為（a)之A-A線剖面圖。 圖1 0 ( a)為與習用技術相關，具有切斷後保險絲（無開 〇部）之半導體裝置之平面圖。（b)為（a)之A-A線剖面圖。 【符號說明】 1 層間絕緣膜 2 下層金屬配線 3 層間絕緣膜 4 上層金屬配線 5 金屬插塞 6 金屬配線 7 層間絕緣膜 8 空隙 9保護膜 10 金屬膜 1 0 1 層間絕緣膜
第12頁 406297 五、發明說明（9) 1 0 2 下層金屬配線 1 0 3 層間絕緣膜 1 0 4 上層金屬配線 1 0 5 金屬插塞 1 0 6 層間絕緣膜 1 0 7 保護膜 1 0 8 開口部 1 09 孔 1 10 金屬膜 • 1 1 1金屬膜 【較佳實施例之詳細說明】 以下，以圖說明本發明之實施例。 (實施例1) 圖1(a)為具有切斷前保險絲之半導體裝置之平面圖。 圖1(b)為圖1(a)之A-A線剖面圖。 如圖1所示，於半導體基板上所形成之特定元件或配 線層等（省略圖示）之上’形成層間絕緣膜1 ’並於其上形 成下層金屬配線2。又，於層間絕緣膜1及下層金屬配線2 之上，形成層間絕緣膜3，並於其上形成與下層金屬配線2 部分重疊之上層金屬配線4。下層金屬配線2與上層金屬配
第13頁 五、發明說明（10) 線4，藉由金屬插塞（導體部）5而電性連接。與上層金屬配 線4平行，於上層金屬配線4之兩側，形成金屬配線6。於 層間絕緣膜3、上層金屬配線4、及金屬配線6上，形成層 間絕緣膜7。在此，於上層金屬配線4與金屬配線6間之層 間絕緣膜7中，設有空隙8。於層間絕緣膜7上形成保護膜 下層金屬配線2及上層金屬配線4，與選擇冗餘電路之 電路（省略圖示）相接，以切斷兩配線電路之方式，使得不 良電路成為非選擇狀態，而選擇冗餘電路。此切斷之施行 方式為，於圖1中，對著金屬插塞5照射雷射光，使上層金 屬配線4之一部份蒸發。圖2所示為：圖1之保險絲構造被
-P 照射雷射光而切斷後之狀態。 圖2(a)為具有切斷後保險絲之半導體裝置的平面圖。 圖2(b)為圖2(a)之A-A線剖面圖。 以雷射光照射金屬插塞5上之上層金屬配線4時，上層 金屬配線4之一部份會瞬間蒸發。因為此蒸發為爆發式， 使得上層金屬配線4兩側之層間絕緣膜7被吹散。蒸發後金 屬進入空隙8，並再沈積形成金屬膜1 0，但因不殘留於金 屬插塞5上，使得上層金屬配線4與金屬插塞5電性分離。 因此，上層金屬配線4與下層金屬配線2成為電性絕緣狀 態，因而置換不良電路。 依本實施例1，不論保險絲切斷前（圖1 )或保險絲切斷 後（圖2 )之狀況，皆存有保護膜9，因此水分不會進入層間 絕緣膜7，故不會產生可靠性之問題。
第14頁 五、發明說明（11) νν/Λί7 » 接著，以具體例，說明與本實施例1相關之半導體裝 置之製造方法。如圖1所示之半導體裝置，具體而言，可 如下述方法構成。層間絕緣膜1、層間絕緣膜3、及金屬插 塞5，可將使用高密度電漿CVD法所堆積而成之添加氟之矽 氧化膜，以CMP法研磨而得。又，下層金屬配線2與上層金 屬配線4，可由鋁形成；金屬插塞5可由埋入鎢或.紹而形 成。其中，上層金屬配線4之線寬較下層金屬配線2為大， 且於金屬插塞5附近，上層金屬配線4可覆蓋住下層金屬配 線2。此設計在於防止：當以雷射光照射切斷保險絲時， 雷射光亦照射到下層金屬配線2，造成預期外之損害。此 外，下層金屬配線2與上層金屬配線4，亦可為具贵由氮化 鈦等所成之屏障金屬膜（barrier metal)及反射防止膜之 層積結構。又，保護膜9可使用聚醯亞胺類之樹脂膜。 接著，說明空隙8之形成。首先，以金屬插塞5為中 心，以非常長且窄之間隔形成上層金屬配線4及金屬配線 6。此時，以上層金屬配線4及金屬配線6做為蝕刻之光 罩，將層間絕緣膜3稍微向下挖，於上層金屬配線4及金屬 配線6間形成細溝8 a。 接著，於形成層間絕緣膜7時，採用併用高密度電漿 及對基板施加RF偏壓之濺鍍效果的裝置。藉由調節施加於 基板之偏壓，使得細溝8 a未充分填充，而形成如圖1所示 之空隙8。 圖1所示之保險絲構造之切斷，具體而言，可以如下 方式施行。使用波長卜1.3仁111左右之半導體激發個體雷
第15頁 -侧辦- 五、發明說明（12) 射，做為雷射光源。以比上層金屬配線4之線寬為大之孔 徑，於金屬插塞5上施行脈衝式雷射光照射。此時之雷射 光，不會被由聚醢亞胺類樹脂等所製成之保護膜9所吸 收，而到達由鋁所製成之上層金屬配線4，為其所吸收， 使得溫度上升，引起爆發式之鋁蒸發。 因此爆發式之銘蒸發，使得上層金屬配線4侧面之層 間絕緣膜7被吹散，金屬插塞5上之鋁消失殆盡，下層金屬 配線2與上層金屬配線4成電性絕緣狀態。又，如上所述， 不論保險絲切斷前或切斷後之狀況，皆存有保護膜9，因 此水分不會進入由高吸濕性之添加氟的矽氧化膜所製成之 層間絕緣膜7，故不會產生可靠性之問題。 (實施例2) 於採用保險絲，置換大容量記憶體之不良晶片時，多 數之保險絲配置成陣列狀。但是，將實施例1 (圖1及圖2) 之保險絲單純排列時，會產生下述問題。圖1之保險絲， 依雷射光照射條件，有時上層金屬配線4與相鄰之金屬配 線6會發生短路。若使用單一個圖1之保險絲時，即使上層 金屬配線4與相鄰之金屬配線6發生短路，亦無特別問題。 但是，若使用複數個圖1之保險絲時，因2個保險絲共用金 屬配線6，可能造成2個保險絲短路，故最好避免。亦即， 排列複數個圖1之保險絲時，每個保險絲必須個別具備2個 金屬配線6。此使得面積不得不增加。
第16頁 -4〇eS97- 五、發明說明（13) 本發明之實施例2，當排列複數個圖1之保險絲時，其 構成為：將相鄰保險絲之金屬插塞5之位置錯開，且相鄰 保險絲間，下層金屬配線2與上層金屬配線4之位置相反， 以將面積增加控制在最小限度。接著，以圖3及圖4，說明 與本發明之實施例2相關之半導體裝置。 圖3為：具有切斷前保險絲陣列之半導體裝置之平面 圖。每個保險絲具有與圖1相同之構成。又，每個保險絲 之下層金屬配線2與上層金屬配線4，與選擇冗餘電路之電 路（省略圖示）相接。藉由切斷兩配線之電性連接，使得不 良電路成為非選擇狀態，而選擇冗餘電路。 圖4為：具有保險絲陣列之半導體裝置之平黾圖，其 因雷射光照射，一部份保險絲已被切斷。由圖4可知，即 使以雷射光照射，造成上層金屬配線4及金屬配線6短路， 亦不會造成相鄰保險絲間短路。 如以上說明，依本發明之實施例2，以雷射光照射切 斷保險絲後，亦不會發生造成相鄰保險絲間短路，而且也 可以小面積構成保險絲陣列。當然，每個保險絲具有同於 圖1之構成，不會產生可靠性之問題。 (實施例3) 本發明之實施例3，與具有以陣列狀排列之保險絲之 半導體設備相關，具有如圖5及圖6之構成。以下，以圖5 及圖6說明根據本發明之實施例3的半導體裝置。
第17頁 40^297- 五、發明說明（14) 圖5為：具有切斷前保險絲陣列之半導體裝置之平面 圖。本實施例3為縮小保險絲陣列之另一種機構，其僅單 側設置相鄰於各保險絲之上層金屬配線4的金屬配線6，其 他構成與圖1所示之實施例1完全相同。 圖6為：具有保險絲陣列之半導體裝置之平面圖，其 因雷射光照射，一部份保險絲已被切斷。以雷射光對著金 屬插塞5照射，上層金屬配線爆發式蒸發，面對空隙8之層 間絕緣膜被吹散。蒸發後之金屬於空隙8中再沈積，形成 金屬膜10，但因不殘留於金屬插塞5上，使得上層金屬配 線4與金屬插塞5電性分離。因此，上層金屬配線4與下層 金屬配線2成為電性絕緣狀態，而置換不良電路。_ 本實施例3，與實施例1及實施例2不同，雖然空隙8僅 設於上層金屬配線4之單側，但適當地調整雷射光照射條 件，可獲得充分之切斷生成量。 此外，於此實施例3中，不論於保險絲切斷前或切斷 後之狀況，皆存有保護膜9，因此水分不會侵入層間絕緣 膜，故不會產生可靠性之問題。 【發明效果】 依以上所述，本發明因於保護膜上不設開口部，而能 切斷金屬保險絲，故即使以高吸濕性之膜做為層間絕緣 膜，亦不會產生可靠性之問題，可提供高品質之半導體裝 置。
1
第18頁

Claims (1)

  1. -- 六、申請專利範圍 1. 一種半導體裝置，其特徵為具有： 下層配線，形成於基板上； 上層配線，形成時介著第1層間絕緣膜，與該下層配 線至少有部分重疊區域； 導體部，於上述重疊區域中，與該下層配線及上層配 線電性連接，並具保險絲功能； 其中於形成於該第1層間絕緣膜及該上層配線上之第2 層間絕緣膜中，形成空隙於該導體部附近之該上層配線之 單側或兩側。 • 2.如申請專利範圍第1項之半導體裝置，其中該第2 層間絕緣膜上存有保護膜，保險絲切斷前後時，該第2層（ 間絕緣膜不會露出。 3. 如申請專利範圍第1項之半導體裝置，其中該第2 層間絕緣所具之空隙，是利用與該上層配線平行之配線所 形成。， 4. 如申請專利範圍第1項之半導體裝置，其中該保險 絲切斷是以雷射光照射，將該上層配線之一部分蒸發後， 於上述空隙内再沈積而成。/ 5. 如申請專利範圍第1項之半導體裝置，其中將該導 體部於基板面上錯開排列而成。 6. 如申請專利範圍第1項之半導體裝置，其中僅於該（ 上層配線之單側設配線，並於其間設空隙。 7. 如申請專利範圍第1項之半導體裝置，其中上述空 隙設於細溝上。，
    第19頁 六、申請專利範圍 406297 8. 一種半導體裝置之製造方法，包含： 於半導體基板上形成下層配線； 介著第1層間絕緣膜，與上述下層配線至少有部分重 疊區域，形成上層配線； 於上述重疊區域中，具保險絲功能之導體部，與上述 下層配線及上層配線電性/連接； 於上述第1層間絕緣膜及上述上層配線上，形成第2層 間絕緣膜，其於上述導體部附近之上述上層配線之單側或 兩側具有空隙。 • 9.如申請專利範圍第8項之半導體裝置之製造方法， 其中上述保險絲切斷是以雷射光照射，將前述上層配線之（ 一部分蒸發後，於上述空隙内再沈積而成。/
    第20頁
TW087115721A 1997-09-19 1998-09-19 Semiconductor device and manufacture therefor TW406297B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25530697A JP3186664B2 (ja) 1997-09-19 1997-09-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW406297B true TW406297B (en) 2000-09-21

Family

ID=17276951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115721A TW406297B (en) 1997-09-19 1998-09-19 Semiconductor device and manufacture therefor

Country Status (5)

Country Link
US (1) US6008716A (zh)
JP (1) JP3186664B2 (zh)
KR (1) KR100271746B1 (zh)
CN (1) CN1218980A (zh)
TW (1) TW406297B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
US6486526B1 (en) * 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
US6369437B1 (en) * 1999-01-12 2002-04-09 Clear Logic, Inc. Vertical fuse structure for integrated circuits and a method of disconnecting the same
US6172929B1 (en) * 1999-06-25 2001-01-09 Micron Technology, Inc. Integrated circuit having aligned fuses and methods for forming and programming the fuses
US6166421A (en) * 1999-08-18 2000-12-26 National Semiconductor Corporation Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment
US6642084B2 (en) * 2001-01-05 2003-11-04 Micron Technology, Inc. Methods for forming aligned fuses disposed in an integrated circuit
JP4083441B2 (ja) * 2001-04-24 2008-04-30 富士通株式会社 ヒューズを備えた半導体装置及びヒューズ切断方法
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
TW510019B (en) * 2001-11-19 2002-11-11 Nanya Technology Corp Fuse structure
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
US6872648B2 (en) * 2002-09-19 2005-03-29 Infineon Technologies Ag Reduced splattering of unpassivated laser fuses
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
JP2006041257A (ja) * 2004-07-28 2006-02-09 Ricoh Co Ltd 半導体装置
JP2006278373A (ja) * 2005-03-28 2006-10-12 New Japan Radio Co Ltd 半導体装置およびそのトリミング方法
JP4741907B2 (ja) * 2005-09-05 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007243075A (ja) * 2006-03-10 2007-09-20 Ricoh Co Ltd 半導体装置
KR100876897B1 (ko) * 2007-08-03 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성방법
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
JP5537137B2 (ja) * 2009-12-10 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8106469B2 (en) * 2010-01-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of fluorine passivation
US9105637B2 (en) 2012-05-18 2015-08-11 International Business Machines Corporation Anti-fuse structure and fabrication
US8736020B2 (en) 2012-09-10 2014-05-27 International Business Machines Corporation Electronic anti-fuse
US10114065B2 (en) * 2015-12-18 2018-10-30 Sandisk Technologies Llc Pulsed electron beam current probe and methods of operating the same
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2601500B1 (fr) * 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
US5451811A (en) * 1991-10-08 1995-09-19 Aptix Corporation Electrically programmable interconnect element for integrated circuits
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990029968A (ko) 1999-04-26
KR100271746B1 (ko) 2000-12-01
JP3186664B2 (ja) 2001-07-11
CN1218980A (zh) 1999-06-09
JPH1197542A (ja) 1999-04-09
US6008716A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
TW406297B (en) Semiconductor device and manufacture therefor
KR100228533B1 (ko) 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법
US7545253B2 (en) Electronic fuse with conformal fuse element formed over a freestanding dielectric spacer
KR100483226B1 (ko) 퓨즈를 갖는 반도체 장치 및 그 제조 방법
US7397106B2 (en) Laser fuse with efficient heat dissipation
US6653710B2 (en) Fuse structure with thermal and crack-stop protection
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
US6531757B2 (en) Semiconductor device fuse box with fuses of uniform depth
US8564090B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100442868B1 (ko) 반도체 소자의 퓨즈 형성방법
US6713837B1 (en) Semiconductor device with fuse
TW202243058A (zh) 積體晶片
JP3485110B2 (ja) 半導体装置
US7352050B2 (en) Fuse region of a semiconductor region
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
KR19990067218A (ko) 안티퓨즈 구조와 그 제조 방법
JP3375447B2 (ja) 半導体装置
JP4202077B2 (ja) ヒューズの切断方法
WO2021180124A1 (zh) 半导体结构及其形成方法、熔丝阵列
TW529147B (en) Structure of metal fuse of semiconductor device
KR100799130B1 (ko) 이중 퓨즈 구조를 가진 반도체 소자 제조방법
KR20080008546A (ko) 퓨즈가 구비된 반도체 소자 및 그의 퓨즈절단방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees