KR100299755B1 - 반도체 소자의 리페어용 퓨즈 및 그 형성방법 - Google Patents

반도체 소자의 리페어용 퓨즈 및 그 형성방법 Download PDF

Info

Publication number
KR100299755B1
KR100299755B1 KR1019980021584A KR19980021584A KR100299755B1 KR 100299755 B1 KR100299755 B1 KR 100299755B1 KR 1019980021584 A KR1019980021584 A KR 1019980021584A KR 19980021584 A KR19980021584 A KR 19980021584A KR 100299755 B1 KR100299755 B1 KR 100299755B1
Authority
KR
South Korea
Prior art keywords
conductor
forming
contact hole
fuse
interlayer insulating
Prior art date
Application number
KR1019980021584A
Other languages
English (en)
Other versions
KR20000001362A (ko
Inventor
전배근
장명식
오춘식
박성욱
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980021584A priority Critical patent/KR100299755B1/ko
Priority to US09/327,617 priority patent/US6255144B1/en
Publication of KR20000001362A publication Critical patent/KR20000001362A/ko
Application granted granted Critical
Publication of KR100299755B1 publication Critical patent/KR100299755B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 리페어용 퓨즈 및 그 형성방법에 관한 것으로서, 특히 하부 배선이 형성된 반도체 기판 위에 형성된 층간 절연막 내의 상부 보다 하부의 직경이 좁은 콘택홀 내의 소정 부위를 통해서 하부 배선과 연결되는 제 1 도전체막과, 콘택홀을 두고 상호 격리되며 층간 절연막 위와 콘택홀의 경사진 측벽 소정부위까지 형성된 제 2 도전체막들을 구비하여 반도체 소자의 리페어시 조사된 레이저에 의해 제 2 도전체막들과 제 1 도전체막이 연결되는 것을 특징으로 한다. 따라서, 본 발명은 리페어 공정의 수율을 향상시킬 수 있으며 공정의 단순화를 이룰 수 있다.

Description

반도체 소자의 리페어용 퓨즈 및 그 형성방법{SEMICONDUCTOR WITH REPAIRING FUSE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자의 리페어용 퓨즈 및 그 형성방법에 관한 것으로서, 특히 반도체 소자의 리페어 공정시 레이저를 이용하여 퓨즈 절단하는 대신에 퓨즈를 연결하는 반도체 소자의 리페어용 퓨즈 및 그 형성방법에 관한 것이다.
반도체 메모리 장치는 메모리의 리던던시 셀을 서브 어레이 블록별로 설치해두는데, 예를 들면 256K 셀 어레이마다 여분의 행과 열을 미리 설치해 두어 결함이 발생하여 불량이 된 메모리 셀을 행/열 단위로 리던던시 메모리 셀로 치환시킨다. 이 리페어 회로는 웨이퍼 제조 공정이 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 리던던시 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용할 때에 불량 라인에 해당하는 어드레스가 입력되면 리던던시 셀의 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식, 레이저 빔으로 접합부를 단락시키는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다. 그러나, 이러한 방법은 퓨즈로 사용되는 단일 폴리실리콘 또는 다층의 폴리실리콘막 위에 적당한 두께의 잔여 산화막이 남아 있도록 조절해야하며, 면적이 작은 퓨즈 박스 내의 산화막을 리페어(또는 패드) 식각 시에 깊게 식각해야하는 등 어려움이 있었다. 더구나 이러한 퓨즈 절단 방법은축소(shrink)시 퓨즈 크기를 레이저 초점 크기에 맞추어 조정해야하는 불편함이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 퓨즈를 절단하는 방법 대신에 레이저를 조사하므로서 상호 분리된 두 도전체막을 서로 연결시켜서 리페어 공정의 수율을 향상시킬 수 있으며 공정의 단순화를 이룰 수 있는 반도체 소자의 리페어용 퓨즈 및 그 형성방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 리페어용 퓨즈를 형성하기 위한 공정 순서도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 리페어용 퓨즈를 형성하기 위한 공정 순서도이다.
도 3a 내지 도 3c는 본 발명의 또 다른 실시예에 따른 반도체 소자의 리페어용 퓨즈를 형성하기 위한 공정 순서도이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 하부 배선 12,22,32: 층간 절연막
14,24,34: 콘택홀 16a,26,36a: 제 1 도전체막
16b,36b: 제 2 도전체막 18: 절연막
19: 마스크 패턴 20: 하부 배선 패턴
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 리페어용 퓨즈에 있어서, 하부 배선이 형성된 반도체 기판 위에 형성된 층간 절연막 내의 상부 보다 하부의 직경이 좁은 콘택홀 내의 소정 부위를 통해서 하부 배선과 연결되는 제 1 도전체막과, 상기 콘택홀을 두고 상호 격리되며 상기 층간 절연막 위와 콘택홀의 경사진 측벽 소정부위까지 형성된 제 2 도전체막들을 구비하여 반도체 소자의 리페어시 조사된 레이저에 의해 상기 제 2 도전체막들과 제 1 도전체막이 연결되는 것을 특징으로 하는 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 리페어용 퓨즈를 형성함에 있어서, 하부 배선이 형성된 반도체 기판 위에 표면이 평탄화된 층간 절연막을 형성하는 단계와, 상기 층간 절연막에 상부 보다 하부의 직경이 좁은 콘택홀을 형성하여 하부 배선의 일부를 개방하는 단계와, 상기 콘택홀의 소정 부위를 통해서 하부 배선과 연결되는 제 1 도전체막을 형성하는 단계와, 상기 제 1 도전체막이 형성된 층간 절연막 위와 콘택홀의 경사진 측벽 소정부위까지 형성된 제 2 도전체막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다. 여기서, 상기 제 2 도전체막을 형성하는 단계 이후에는 상기 제 2 도전체막이 형성된 결과물에 절연막을 형성하는 단계와, 상기 절연막 위에 제 1 및 제 2 도전체막을 개방하는 리페어용 마스크 패턴을 형성한 후에 식각 공정으로 상기 절연막을 부분 식각하는 단계와, 상기 제 1 및 제 2 도전체막에 레이저를 조사하여 상기 제 1 도전체막과 상기 제 2 도전체막이 상호 연결되도록 하는 단계를 더 포함하여 이루어진다.
상기 목적을 달성하기 위하여 본 발명에 따른 다른 리페어용 퓨즈는 하부 배선 패턴들이 형성된 반도체 기판 위에 형성된 층간 절연막 내의 상부 보다 하부의 직경이 좁은 콘택홀을 통해서 각 하부 배선 패턴과 연결되는 도전체 패턴들을 구비하여 반도체 소자의 리페어시 조사된 레이저에 의해 이웃하는 도전체 패턴들이 상호 연결되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 다른 리페어용 퓨즈를 형성하는 방법은 하부 배선 패턴들이 형성된 반도체 기판 위에 표면이 평탄화된 층간 절연막을 형성하는 단계와, 상기 층간 절연막에 상부 보다 하부의 직경이 좁은 콘택홀들을 형성하여 해당 하부 배선 패턴의 일부를 개방하는 단계와, 상기 콘택홀을 포함한 층간 절연막 위에 하부 배선과 접촉하면서 상호 분리되는 도전체 패턴들을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다. 여기서, 상기 도전체 패턴들을 형성하는 단계 이후에는 상기 도전체 패턴들이 형성된 결과물에 절연막을 형성하는 단계와, 상기 절연막 위에 도전체 패턴을 개방하는 리페어용 마스크 패턴을 형성한 후에 식각 공정으로 상기 절연막을 부분 식각하는 단계와, 상기 개방된 도전체 패턴에 레이저를 조사하여 해당 도전체 패턴들을 상호 연결시키는 단계를 더 포함하여 이루어진다.
본 발명에 의하면, 콘택홀 공정과 배선 공정을 순차 실시하여 콘택홀에 채워진 도전체와 층간 절연막 위의 도전체막을 상호 분리시켜 퓨즈를 형성한다. 이렇게 형성된 퓨즈는 리페어 공정시 조사된 레이저에 의해 상호 분리된 도전체막이 연결된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자의 리페어용 퓨즈를 형성하기 위한 공정 순서도이다.
도 1a에 나타난 바와 같이 하부 배선(10)이 형성된 실리콘 기판(도시하지 않음) 위에 BPSG(Boro Phosphorus Silicate Glass), SOG(Silicon Oxide Glass) 및 BPSG를 순차 적층하고 CMP(Chemical Mechanical Polishing) 공정으로 표면을 평탄화하여 층간 절연막(12)을 형성한다. 그 다음에 사진 및 식각 공정으로 층간 절연막(12)을 선택 식각하여 콘택홀(14)을 형성한다. 이때, 습식 식각 공정으로 층간 절연막(12)을 얇게 식각한 후에 건식 식각 공정을 이용하여 하부 배선(10)의 일부가 개방될 때까지 층간 절연막(12)을 식각한다. 이에 따라 콘택홀(14)은 상부 보다 하부의 직경이 좁은 부분(C)을 가진다.
이어서 도 1b에 나타난 바와 같이 상기 콘택홀(14)이 형성된 기판 전면에 금속을 증착하고 열처리를 함에 따라 콘택홀(14) 내의 직경이 좁은 부분(C)에 금속이 채워져 하부 배선(10)과 연결되는 제 1 도전체막(16a)을 형성한다. 그 다음 다시 상기 결과물에 금속을 두껍게 증착한 후에 사진 및 식각 공정으로 제 1 도전체막(16a)을 사이로 하여 상호 분리되면서 층간 절연막(12) 위와 콘택홀(14)의 경사진 상측벽 소정 부위까지 패터닝된 제 2 도전체막(16b)을 형성한다.
위와 같은 제조 공정에 따라 형성된 제 1 도전체막(16a)과 제 2 도전체막(16b)은 퓨즈로 구성되며, 이후 이 퓨즈는 리페어 공정시 다음과 같은 순서에 따라 소자의 리페어를 실시한다.
도 1c에 나타난 바와 같이 상기 2 도전체막(16b)이 형성된 결과물 전면에 레이저 조사시 이로부터 소자를 보호하기 위한 절연막(18)을 형성하고, 사진 공정으로 리페어용/패드 마스크 패턴(19)을 형성한 후에 식각 공정으로 상기 마스크 패턴(19)에 얼라인하여 절연막(18)을 식각하므로서 제 1 도전체막(16a)과 제 2 도전체막(16b)를 개방한다.
그 다음 도 1d에 나타난 바와 같이 레이저를 제 1 도전체막(16a)과 제 2 도전체막(16b)에 조사하여 두 도전체를 녹여서 제 1 도전체막(16a)과 제 2 도전체막(16b)이 상호 연결된 퓨징 연결 도전체막(16')을 형성한다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 리페어용퓨즈를 형성하기 위한 공정 순서도이다.
이를 참조하면, 본 발명의 다른 실시예는 도 2a에 나타난 바와 같이 배선 공정으로 하부 배선 패턴(20)들이 형성된 실리콘 기판(도시 하지 않음) 위에 표면이 평탄화된 층간 절연막(22)을 형성한다. 그 다음 사진 및 식각 공정으로 층간 절연막(22)에 상부 보다 하부의 직경이 좁은 부분(C1)을 가지는 콘택홀들(24)을 형성하여 해당 하부 배선 패턴(20)의 일부를 개방한다.
그 다음 도 2b에 나타난 바와 같이 콘택홀들(24)이 형성된 층간 절연막(22) 위에 금속을 두껍게 증착하고 열처리정으로 금속을 콘택홀(24)에 채워 넣은 후에 사진 및 식각 공정으로 금속을 패터닝하여 하부 배선 패턴(20)과 접촉하면서 상호 분리되는 도전체 패턴들(26)을 형성한다. 상호 분리되는 도전체 패턴들(26)들로 이루어진 퓨즈는 이후 리페어 공정이 상기 일 실시예와 동일한 과정을 거쳐 도전체 패턴들이 상호 연결함에 따라 퓨징 연결 도전체막(26')을 형성한다.
도 3a 내지 도 3c는 본 발명의 또 다른 실시예에 따른 반도체 소자의 리페어용 퓨즈를 형성하기 위한 공정 순서도이다.
이를 참조하면, 본 발명의 또 다른 실시예는 일 실시예의 공정과 유사하다. 즉, 도 3a에 나타난 바와 같이 배선 공정으로 하부 배선 패턴(30)들이 형성된 실리콘 기판(도시 하지 않음) 위에 표면이 평탄화된 층간 절연막(32)을 형성한 후에 사진 및 식각 공정으로 층간 절연막(32)에 상부 보다 하부의 직경이 좁은 부분(C2)을 가지는 콘택홀들(34)을 형성하여 해당 하부 배선 패턴(30)의 일부를 개방한다.
그 다음 도 3b에 나타난 바와 같이 콘택홀들(34)이 형성된 층간 절연막(32) 위에 금속을 증착함에 따라 콘택홀(34)의 직경이 좁은 부분(C2)에 금속이 채워져 하부 배선 패턴들(30)과 접촉하는 제 1 도전체막들(36a)을 형성한다. 이어서 제 1 도전체막들(36a)이 형성된 결과물에 금속을 두껍게 증착한 후에 사진 및 식각 공정으로 금속을 패터닝하여 철홈 부위의 층간 절연막(32) 위에 제 2 도전체막(36b)을 형성한다.
위와 같은 제조 공정에 의해 형성된 제 1 도전체막(36a)과 제 2 도전체막(36b)은 역시 퓨즈를 구성하며, 이후 이 퓨즈는 리페어 공정시 위의 실시예들과 마찬가지의 순서에 따라 소자의 리페어를 실시한다. 이에 따라 리페어 공정은 제 1 도전체막(36a)과 제 2 도전체막(36b)이 상호 연결된 퓨징 연결 도전체막(36')을 형성한다.
상기한 바와 같이 본 발명은 콘택홀 근방의 단차가 다른 도전체막을 형성함에 따라 리페어 공정시 레이저에 의해 단차가 다른 두 막이 상호 연결되도록 한다. 이로 인해 본 발명은 종래 기술인 퓨즈 절단하는 방법에 비해서 퓨즈 위에 적당한 두께의 잔여 산화막이 남아 있도록 조절하며, 면적이 작은 퓨즈 박스 내의 산화막을 리페어(또는 패드) 식각 시에 깊게 식각하며, 축소(shrink)시 퓨즈 크기를 레이저 초점 크기에 맞추어 조정해야하는 등의 어려움을 미연에 제거할 수 있다. 그러므로 본 발명은 리페어 공정의 수율을 향상시킬 수 있으며 공정의 단순화를 이룰 수 있다.

Claims (4)

  1. 반도체 소자의 리페어용 퓨즈에 있어서,
    하부 배선이 형성된 반도체 기판 위에 형성된 층간 절연막 내의 상부 보다 하부의 직경이 좁은 콘택홀 내의 소정 부위를 통해서 하부 배선과 연결되는 제 1 도전체막; 및
    상기 콘택홀을 두고 상호 격리되며 상기 층간 절연막 위와 콘택홀의 경사진 측벽 소정부위까지 형성된 제 2 도전체막들을 구비하여 반도체 소자의 리페어시 상기 제 2 도전체막에 조사된 레이저에 의해 상기 제 2 도전체막이 용융되어 상기 콘택홀의 경사진 면을 따라 흘러 상기 제 2 도전체막들과 제 1 도전체막이 연결되는 것을 특징으로 하는 반도체 소자의 퓨즈.
  2. 반도체 소자의 리페어용 퓨즈를 형성함에 있어서,
    하부 배선이 형성된 반도체 기판 위에 표면이 평탄화된 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 상부 보다 하부의 직경이 좁은 콘택홀을 형성하여 하부 배선의 일부를 개방하는 단계;
    상기 콘택홀의 소정 부위를 통해서 하부 배선과 연결되는 제 1 도전체막을 형성하는 단계;
    상기 제 1 도전체막이 형성된 층간 절연막 위와 콘택홀의 경사진 측벽 소정부위까지 형성된 제 2 도전체막을 형성하는 단계;
    상기 제 2 도전체막이 형성된 결과물에 절연막을 형성하는 단계;
    상기 절연막 위에 제 1 및 제 2 도전체막을 개방하는 리페어용 마스크 패턴을 형성한 후에 식각 공정으로 상기 절연막을 부분 식각하는 단계;
    상기 제 1 및 제 2 도전체막에 레이저를 조사하여 상기 제 1 도전체막과 상기 제 2 도전체막이 상호 연결되도록 하는 단계
    를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 리페어용 퓨즈 형성방법.
  3. 반도체 소자의 리페어용 퓨즈에 있어서,
    하부 배선 패턴들이 형성된 반도체 기판 위에 형성된 층간 절연막 내의 상부 보다 하부의 직경이 좁은 콘택홀을 통해서 각 하부 배선 패턴과 연결되는 도전체 패턴들을 구비하여 반도체 소자의 리페어시 상기 도전체 패턴에 조사된 레이저에 의해 상기 도전체 패턴들이 용융되어 콘택홀의 경사면을 따라 흘러 이웃하는 도전체 패턴들이 상호 연결되는 것을 특징으로 하는 반도체 소자의 퓨즈.
  4. 반도체 소자의 리페어용 퓨즈를 형성함에 있어서,
    하부 배선 패턴들이 형성된 반도체 기판 위에 표면이 평탄화된 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 상부 보다 하부의 직경이 좁은 콘택홀들을 형성하여 해당 하부 배선 패턴의 일부를 개방하는 단계;
    상기 콘택홀을 포함한 층간 절연막 위에 하부 배선과 접촉하면서 상호 분리되는 도전체 패턴들을 형성하는 단계;
    상기 도전체 패턴들이 형성된 결과물에 절연막을 형성하는 단계;
    상기 절연막 위에 도전체 패턴을 개방하는 리페어용 마스크 패턴을 형성한 후에 식각 공정으로 상기 절연막을 부분 식각하는 단계;
    상기 개방된 도전체 패턴에 레이저를 조사하여 해당 도전체 패턴들을 상호 연결시키는 단계;
    를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 리페어용 퓨즈 형성방법.
KR1019980021584A 1998-06-10 1998-06-10 반도체 소자의 리페어용 퓨즈 및 그 형성방법 KR100299755B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980021584A KR100299755B1 (ko) 1998-06-10 1998-06-10 반도체 소자의 리페어용 퓨즈 및 그 형성방법
US09/327,617 US6255144B1 (en) 1998-06-10 1999-06-08 Repairing fuse for semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021584A KR100299755B1 (ko) 1998-06-10 1998-06-10 반도체 소자의 리페어용 퓨즈 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20000001362A KR20000001362A (ko) 2000-01-15
KR100299755B1 true KR100299755B1 (ko) 2001-10-19

Family

ID=19538941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021584A KR100299755B1 (ko) 1998-06-10 1998-06-10 반도체 소자의 리페어용 퓨즈 및 그 형성방법

Country Status (2)

Country Link
US (1) US6255144B1 (ko)
KR (1) KR100299755B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4465065B2 (ja) 1998-10-30 2010-05-19 シャープ株式会社 配線の断線修復方法
KR101102504B1 (ko) * 2008-04-01 2012-01-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈부 및 그 형성 방법
US9240376B2 (en) * 2013-08-16 2016-01-19 Globalfoundries Inc. Self-aligned via fuse
KR102191074B1 (ko) 2019-05-03 2020-12-15 공주대학교 산학협력단 콜로이드 입자를 이용한 표면 나노 돌기 구조 제조방법
CN110634730B (zh) * 2019-09-27 2021-08-13 扬州扬杰电子科技股份有限公司 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330530A (ja) * 1995-05-31 1996-12-13 Nec Yamagata Ltd 半導体装置及びその製造方法
JPH0955475A (ja) * 1995-08-10 1997-02-25 Seiko Epson Corp 半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792835A (en) * 1986-12-05 1988-12-20 Texas Instruments Incorporated MOS programmable memories using a metal fuse link and process for making the same
JP3325456B2 (ja) 1996-05-22 2002-09-17 株式会社アドバンテスト メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路
JPH04355972A (ja) 1990-09-07 1992-12-09 Canon Inc 電気的に短絡している半導体デバイスの修繕方法、及び修繕装置、該修繕方法を利用した半導体デバイスの製造方法
JPH04300081A (ja) 1991-03-27 1992-10-23 Fujitsu Ltd ヒューズの切断方法
JPH0774254A (ja) 1993-06-29 1995-03-17 Kawasaki Steel Corp 半導体装置
US5793094A (en) * 1995-12-28 1998-08-11 Vlsi Technology, Inc. Methods for fabricating anti-fuse structures
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330530A (ja) * 1995-05-31 1996-12-13 Nec Yamagata Ltd 半導体装置及びその製造方法
JPH0955475A (ja) * 1995-08-10 1997-02-25 Seiko Epson Corp 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Also Published As

Publication number Publication date
KR20000001362A (ko) 2000-01-15
US6255144B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
US9443801B2 (en) Method to reduce metal fuse thickness without extra mask
EP0128675B1 (en) A method of fabricating an integrated circuit having multi-layer wiring with a fuse and a fuse opening
US6124194A (en) Method of fabrication of anti-fuse integrated with dual damascene process
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
US7101804B2 (en) Method for forming fuse integrated with dual damascene process
KR100299755B1 (ko) 반도체 소자의 리페어용 퓨즈 및 그 형성방법
KR100534102B1 (ko) 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
US6750529B2 (en) Semiconductor devices including fuses and multiple insulation layers
US6284575B1 (en) Method of making a semiconductor device having fuses for repair
US6472253B1 (en) Programmable semiconductor device structures and methods for making the same
KR100508889B1 (ko) 안티퓨즈를 생성하는 방법 및 인접한 도전영역의 선택적전기접속을 허용하기 위한 안티퓨즈
KR100357302B1 (ko) 반도체 소자의 제조방법
KR100853478B1 (ko) 반도체 장치 및 그 제조방법
CN113394193B (zh) 半导体结构及其形成方法、激光熔丝的熔断方法
US6723647B1 (en) Method for manufacturing semiconductor device
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR100557958B1 (ko) 반도체 장치의 퓨즈 박스 형성 방법
KR100285757B1 (ko) 반도체장치및그제조방법
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR100433845B1 (ko) 반도체장치의 리페어리던던시 퓨즈 형성방법
JPH08340049A (ja) 集積回路修正法
KR20030058307A (ko) 반도체 장치 및 그 제조방법
KR20060075233A (ko) 반도체 메모리 장치 및 그 제조방법
JPH0974137A (ja) リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee