JP2017152572A - 半導体装置およびヒューズ切断方法 - Google Patents

半導体装置およびヒューズ切断方法 Download PDF

Info

Publication number
JP2017152572A
JP2017152572A JP2016034493A JP2016034493A JP2017152572A JP 2017152572 A JP2017152572 A JP 2017152572A JP 2016034493 A JP2016034493 A JP 2016034493A JP 2016034493 A JP2016034493 A JP 2016034493A JP 2017152572 A JP2017152572 A JP 2017152572A
Authority
JP
Japan
Prior art keywords
fuse
fuse element
wiring
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016034493A
Other languages
English (en)
Other versions
JP6636823B2 (ja
Inventor
裕一郎 北島
Yuichiro Kitajima
裕一郎 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016034493A priority Critical patent/JP6636823B2/ja
Priority to TW106105522A priority patent/TWI695476B/zh
Priority to US15/437,822 priority patent/US10043749B2/en
Priority to KR1020170023503A priority patent/KR20170100432A/ko
Priority to CN201710103120.8A priority patent/CN107123635B/zh
Publication of JP2017152572A publication Critical patent/JP2017152572A/ja
Application granted granted Critical
Publication of JP6636823B2 publication Critical patent/JP6636823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

【課題】レーザーにより切断可能なヒューズ素子において、安定的に切断可能な半導体装置を提供する。【解決手段】ヒューズ素子を上部ヒューズ素子と下部ヒューズ配線およびヒューズ接続コンタクトで構成することで、ヒューズ素子のレーザーによる切断時に下部ヒューズ配線は層間膜により保護され、上部ヒューズ素子のみ効率的に溶融気化され、さらに上部ヒューズ素子と下部ヒューズ配線を接続するコンタクトがレーザー照射領域の中心に配置されている為、接続部分が最も効率よくエネルギーを受ける構成となっている為、エネルギー不十分による溶融気化不足が発生し難く、かつ再付着が発生しても短絡が起き難いヒューズ素子を提供することが可能となる。【選択図】図２

Description

本発明は、半導体装置に関し、特に、切断することにより回路構成の変更を可能とするヒューズ素子を有する半導体装置に関する。
半導体装置の製造工程において、ウェハ製造工程が終了した後に、例えばレーザーを用いて、例えばポリシリコンやメタルを用いたヒューズ素子を切断することで回路構成の変更を行なう方法がある。本方法を用いることで、半導体装置の電気特性を測定した後に、抵抗の値を補正することで所望の特性を得ることができ、アナログ特性が重要視される半導体装置において特に有効な手段となっている。このレーザーを用いる手法において、ヒューズ素子は安定的に切断ができることが要求される。
特許文献１には、ヒューズ素子のレーザーによる溶断部分の面積を大きくする、もしくは溶断部分にくびれを入れることでパワーマージンを確保し、安定的にヒューズ素子を切断する方法が提示されている。
また、特許文献２においては、積層したヒューズ素子をコンタクトで接続し、コンタクト部をレーザーによって切断することで、切断不良が発生し難い方法が提示されている。
特開平９−１９９５９６号公報 特開平９−３６２３４号公報
レーザーで切断するヒューズ素子の課題の一つとして、切断不良が挙げられる。図４に示すように、ヒューズ素子１５をレーザーによる切断を実施するとヒューズ素子１５上の膜が飛ばされ、ヒューズ切断痕１６が残る。この時、エネルギーが不十分なことによりヒューズ素子が完全に溶融気化しない状態となりヒューズ切れ残り１７による短絡、もしくは溶融気化したヒューズ素子が周辺に付着するヒューズ再付着１８による短絡などが発生することで切断不良と成る。ヒューズ再付着１８による短絡は隣接ヒューズ素子間でも短絡する可能性があり、図４ではこのような状況を模式的に示している。
これらの切断不良は、ヒューズ素子上に配置された膜が厚いほど起こりやすくなる。例えば、多層配線構造において下層部にあるポリシリコンをヒューズ素子として使用する場合、ヒューズ素子上の膜のばらつきが大きくなり、より安定的にヒューズを切断する条件を得ることが困難になる。これはヒューズ素子１５の上方に設けられた、窒化膜等の最終保護膜を除去した領域である保護膜開口領域４３に残される膜の厚さがばらつくということである。
従来方法の例である特許文献１においては、ヒューズ素子の切断面が同じ層で露出する為、図４に示したヒューズ再付着１８が発生した場合に短絡する危険性が考えられる。
従来方法の他の例である特許文献２においては、ヒューズ素子が積層に配置され、さらに上層のヒューズ素子にくびれを持たせることで、特許文献１で起こる短絡の危険性が低減されている。しかし、本構造では下層部のヒューズ素子にもレーザーが少なからず照射される構成となっている。この下層部のヒューズ素子に着目すると、ヒューズ素子上の膜は厚く、さらにレーザーから受けるエネルギーは不十分な状態の為、ヒューズ素子が完全に気化しない、もしくは再付着する危険性が非常に高い状態となる。そのことにより、上層部のヒューズ素子と下層部のヒューズ素子がヒューズ再付着により短絡する可能性が出てきてしまう。
本発明は、上記不具合に鑑みてなされ、切れ残りの発生による切断不良が発生しないヒューズ素子を有する半導体装置を提供することを課題とする。
上記課題を解決する為に、レーザーによる切断が可能なヒューズ素子において、上部ヒューズ素子と下部ヒューズ配線が配置され、それぞれのヒューズ素子はレーザーが照射されるレーザー照射領域の中心に配置されたコンタクトにより接続される構造を有し、上部ヒューズ素子と下部ヒューズ配線の層間膜にシリコン窒化膜が配置された構造を備えることを特徴とする半導体装置とした。
本発明によれば、ヒューズ素子のレーザーによる切断時において、下部ヒューズ配線はシリコン窒化膜により保護され、上部ヒューズ素子の一部であるレーザー照射領域のみが効率的に溶融気化され、さらに上部ヒューズ素子と下部ヒューズ配線を接続するコンタクトがレーザー照射領域の中心に配置されている為、コンタクトを中心とするレーザー照射領域が最も効率よくエネルギーを受ける構成となっており、エネルギーが不十分であることによる溶融気化の不足が発生し難く、かつ再付着が発生しても短絡が起き難いヒューズ素子を提供することが可能となる。
本発明における第１の実施形態にかかる半導体装置を示す平面図である。 本発明における第１の実施形態にかかる半導体装置を示す断面図である。 本発明における第２の実施形態にかかる半導体装置を示す平面図である。 従来の半導体装置の例を示す平面図である。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明における第１の実施形態にかかる半導体装置の平面図である。上部ヒューズ素子１１および下部ヒューズ配線１２が配置され、上部ヒューズ素子１１のレーザー照射領域４２の中心には上部ヒューズ素子１１と下部ヒューズ配線１２とを接続するためのヒューズ接続コンタクト１３が配置されている。上部ヒューズ素子１１と下部ヒューズ配線１２とヒューズ接続コンタクト１３とが１つのヒューズ素子を構成している。上部ヒューズ素子１１はレーザーの照射を受けるレーザー照射領域４２とレーザー照射領域４２から延びている上部ヒューズ配線部１４を有している。図１は複数のヒューズ素子が並列に配置された状態を示しており、これら複数のヒューズ素子の上は、保護膜開口領域４３が設けられている。保護膜開口領域４３は、半導体装置の上部に配置される例えばシリコン窒化膜のような最終保護膜が除去された領域となっている。
隣り合うヒューズ素子を構成する上部ヒューズ素子１１と下部ヒューズ配線１２は交互に配置されている。すなわち、保護膜開口領域４３の一端に位置する上部ヒューズ素子１１には下部ヒューズ配線１２が隣り合って配置されている。このような構成とすることで上部ヒューズ素子１１にレーザー照射をして吹き飛ばされたものが再付着して短絡するという懸念を大幅に小さくすることができる。
次に、本発明における第１の実施形態にかかる半導体装置の断面図である図２を用いて説明を行う。図２に示すように半導体基板であるシリコン基板３１上に第１の層間絶縁膜２１が配置され、第１の層間絶縁膜２１上に下部ヒューズ配線１２が配置され、下部ヒューズ配線１２および第１の層間絶縁膜２１を覆うようにヒューズ間絶縁膜３０が配置されている。そして、ヒューズ間絶縁膜３０の上には上部ヒューズ素子１１が配置され、その上には第２の層間絶縁膜２５および最終保護膜２６が配置されている。ヒューズ間絶縁膜３０には上部ヒューズ素子１１と下部ヒューズ配線１２とを電気的に接続するためのヒューズ接続コンタクト１３が設けられている。最終保護膜２６にはレーザー照射領域４２を含む上部ヒューズ素子１１上の一部を含む領域が開口するように保護膜開口領域４３が設けられている。
本実施例においては、ヒューズ間絶縁膜３０は、下部ヒューズ配線１２および第１の層間絶縁膜２１を覆う第３の層間絶縁膜２２と、第３の層間絶縁膜２２の上に設けられたシリコン窒化膜２３と、シリコン窒化膜２３を覆う第４の層間絶縁膜２４からなる多層膜とした。ここで、シリコン窒化膜２３を用いる場合、シリコン窒化膜２３は少なくとも図１のレーザースポット４１領域よりも広くなるように設けられる必要がある。従って、隣り合うヒューズ素子に照射されるレーザースポット４１の間にはシリコン窒化膜２３を設ける必要はないが、保護膜開口領域４３の全面に亘りシリコン窒化膜２３を設ける構成でも構わない。
ヒューズ接続コンタクト１３は、前記上部ヒューズ素子１１と下部ヒューズ配線１２を接続するように配置される。また、前記ヒューズ接続コンタクト１３はレーザー照射領域４２の中心に来るよう配置されている。保護膜開口領域４３に配置されている上部ヒューズ素子１１上の第２の層間絶縁膜２５は、製造上のばらつきを加味して上部ヒューズ素子１１が露出しない厚さに設定する必要がある。また、上部ヒューズ素子１１上の第２の層間絶縁膜２５が厚いと安定的にヒューズ素子を切断するパワーマージンが少なくなる為、前述の露出しない厚さを加味した上で薄くする必要もある。
ヒューズ素子のレーザーによる切断を実施する際、ヒューズ接続コンタクト１３がレーザースポット４１の中心となるよう設定を行う。ヒューズ素子にレーザーが照射されると上部ヒューズ素子１１のレーザー照射領域４２はレーザーのエネルギーを吸収して発熱し、溶融気化する。その際に体積膨張し、上部ヒューズ素子１１上の第２の層間絶縁膜２５は体積膨張の応力により吹き飛ばされ、気化したレーザー照射領域４２は外方拡散され、切断が完了する。
シリコン窒化膜２３は、レーザーのエネルギーが下部ヒューズ配線１２に伝わらないようにする役目と下部ヒューズ配線を保護する役目を担っている。このシリコン窒化膜２３を配置することで、下部ヒューズ配線１２はレーザーのエネルギーを受けない。よって、下部ヒューズ配線１２は、不十分なレーザーのエネルギーを受けることで発生する溶融気化不足や再付着などの切断不良に繋がる状態にならず、上部ヒューズ素子１１のみが効率よくレーザーのエネルギーを受ける構成となる。
また、ヒューズ接続コンタクト１３はレーザースポット４１の中心が来るように設定するので、ヒューズ接続コンタクト１３上のレーザー照射領域４２が最もエネルギー密度が高い状態となる。レーザーのエネルギー密度は中心から外周に向かって低くなる為である。このことから、ヒューズ接続コンタクト１３上のレーザー照射領域４２が最も溶融気化しやすい構成となっており、切断不良が起き難い構造となっている。また、溶融気化不足による上部ヒューズ素子１１の一部であるレーザー照射領域４２の再付着は、エネルギー密度が低いレーザースポット４１の周辺に発生する。本発明の構造では、上部ヒューズ素子１１と下部ヒューズ配線１２を接続するヒューズ接続コンタクト１３はレーザースポットの中心に配置されている為、再付着で短絡が発生し難い構造となっている。
また再付着に関しては、図１に示す上部ヒューズ配線部１４側で発生しやすい。なぜなら、レーザーのエネルギーが上部ヒューズ配線部にも伝わるが溶融気化するには不十分な状態となる為である。その為、上部ヒューズ配線部１４で再付着が発生した場合、隣接ヒューズ素子と短絡する危険性がある。だが、本特許で示すように上部ヒューズ配線部１４を交互に配置することで隣接ヒューズ素子間での短絡を避けることが可能となる。
また、ヒューズ接続コンタクト１２を取り囲んでいる上部ヒューズ素子１１の一部であるレーザー照射領域４２の形状は円形であることが望ましい。これは、最も均一にレーザーのエネルギーを受けることができることと、第２の層間絶縁膜２５を吹き飛ばす際に側壁方向への崩れを防止することが可能となるためである。四角形あるいは多角形とすることも可能である。なお、下部ヒューズ配線１２においてヒューズ接続コンタクト１２に連なる部分は特に形状の指定はなく、通常の配線と同様に取り扱ってよい。
図３は、本発明における第２の実施形態にかかる半導体装置の平面図である。第２の実施形態においては下部配線のレイアウトの自由度について説明する。
下部配線がシリコン窒化膜２３により保護されている為、図３に示すように下部配線のレイアウトは自由に行うことが可能となり、レイアウト設計が容易となる。下部ヒューズ配線１２は保護膜開口領域４３の一辺から他の一辺に渡りその下方に屈曲して配置されていても良い。下部ヒューズ配線１２同士を接続したり、複数の下部ヒューズ配線１２に分岐したりすることも可能である。
また、上部ヒューズ素子１１のレーザー照射領域４２から延びる配線である上部ヒューズ配線部は、下部ヒューズ配線１２のヒューズ接続コンタクト１３から延びる配線よりも幅が小さく、細く形成されているが、これは、レーザー照射によって上部ヒューズ素子１１のヒューズ接続コンタクト１３から延びる配線が切断されやすくするためである。
本発明では、上部ヒューズ素子１１と下部ヒューズ配線１２とヒューズ接続コンタクト１３から構成されているが、上部ヒューズ素子１１をメタル配線、下部ヒューズ配線をポリシリコンで構成することが可能である。また、上部ヒューズ素子１１および下部ヒューズ配線共にメタル配線で構成することも可能となる。ヒューズ接続コンタクト１３は、上部ヒューズ素子と同じ材料でも良いし、高融点金属材料を用いたタングステンプラグ構造としても良い。上部ヒューズ素子１１と下部ヒューズ配線１２のヒューズ間絶縁膜にシリコン窒化膜２３が配置されており、ヒューズ接続コンタクト１３により接続可能であれば、その他配線間などで構成することも可能である。
以上より、本発明を用いることで、ヒューズ素子のレーザーによる切断時に下部ヒューズ配線１２はシリコン窒化膜２３により保護され、上部ヒューズ素子１１のみ効率的に溶融気化され、さらに上部ヒューズ素子１１と下部ヒューズ配線１２を接続するヒューズ接続コンタクト１３がレーザー照射領域４２の中心に配置されており、接続部分を中心とするレーザー照射領域４２が最も効率よくエネルギーを受ける構成となっている為、吸収したエネルギーが不十分であることによる溶融気化不足が発生し難く、かつ再付着が発生しても短絡が起き難いヒューズ素子を提供することが可能となる。
１１ 上部ヒューズ素子
１２ 下部ヒューズ配線
１３ ヒューズ接続コンタクト
１４ 上部ヒューズ配線部
１５ ヒューズ素子
１６ ヒューズ切断痕
１７ ヒューズ切れ残り
１８ ヒューズ再付着
２１ 第１の層間絶縁膜
２２ 第３の層間絶縁膜
２３ シリコン窒化膜
２４ 第４の層間絶縁膜
２５ 第２の層間絶縁膜
２６ 最終保護膜
３０ ヒューズ間絶縁膜
３１ シリコン基板
４１ レーザースポット
４２ レーザー照射領域
４３ 保護膜開口領域

Claims (9)

  1. 半導体基板と、
    前記半導体基板の表面に設けられた第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に設けられた下部ヒューズ配線と、
    前記下部ヒューズ配線の上に設けられたヒューズ間絶縁膜と、
    前記ヒューズ間絶縁膜の上に設けられた、レーザー照射領域および上部ヒューズ配線部を有する上部ヒューズ素子と、
    前記ヒューズ間絶縁膜に設けられた、前記下部ヒューズ配線と前記上部ヒューズ素子とを接続するヒューズ接続コンタクトと、
    前記ヒューズ間絶縁膜の上に設けられた第２の層間絶縁膜と、からなり、
    前記レーザー照射領域は円形であり、前記ヒューズ接続コンタクトは前記レーザー照射領域の中心に配置されていることを特徴とする半導体装置。
  2. 前記第２の層間絶縁膜は、第３の酸化膜と、シリコン窒化膜と、第４の酸化膜とからなることを特徴とする請求項１記載の半導体装置。
  3. 前記上部ヒューズ素子の上部ヒューズ配線部が隣り合う上部ヒューズ素子の上部ヒューズ配線部と隣接しないことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記レーザー照射領域は、平面視的に円形であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
  5. 前記第２の層間絶縁膜の上に設けられた最終保護膜と、
    前記最終保護膜の、前記レーザー照射領域を含む前記上部ヒューズ領域の上方となる領域に設けられた保護膜開口領域と、をさらに有し、
    前記下部ヒューズ配線は、前記保護膜開口領域の一辺から他の一辺に渡り、その下方に屈曲して配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記下部ヒューズ配線と前記上部ヒューズ素子が異なる材料からなることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
  7. 前記上部ヒューズ素子と前記ヒューズ接続コンタクトが異なる材料からなることを特徴とする請求項１乃至請求項６のいずれか１項記載の半導体装置。
  8. 前記上部ヒューズ配線部は、前記下部ヒューズ配線よりも幅が小さいことを特徴とする請求項１乃至７のいずれか１項記載の半導体装置。
  9. 請求項１乃至８のいずれかの１項に記載の半導体装置において、前記レーザー照射領域にレーザービームを照射して、前記レーザー照射領域を溶融気化させることで切断することを特徴とするヒューズ切断方法。
JP2016034493A 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法 Expired - Fee Related JP6636823B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016034493A JP6636823B2 (ja) 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法
TW106105522A TWI695476B (zh) 2016-02-25 2017-02-20 半導體裝置以及熔絲的切斷方法
US15/437,822 US10043749B2 (en) 2016-02-25 2017-02-21 Semiconductor device
KR1020170023503A KR20170100432A (ko) 2016-02-25 2017-02-22 반도체 장치 및 퓨즈의 절단 방법
CN201710103120.8A CN107123635B (zh) 2016-02-25 2017-02-24 半导体装置及熔丝的切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034493A JP6636823B2 (ja) 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法

Publications (2)

Publication Number Publication Date
JP2017152572A true JP2017152572A (ja) 2017-08-31
JP6636823B2 JP6636823B2 (ja) 2020-01-29

Family

ID=59678558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034493A Expired - Fee Related JP6636823B2 (ja) 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法

Country Status (5)

Country Link
US (1) US10043749B2 (ja)
JP (1) JP6636823B2 (ja)
KR (1) KR20170100432A (ja)
CN (1) CN107123635B (ja)
TW (1) TWI695476B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777243B2 (ja) * 2017-10-19 2020-10-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625560B2 (ja) * 1995-05-16 2005-03-02 株式会社東芝 半導体装置およびヒューズの切断方法
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
KR100335498B1 (ko) * 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
KR100425452B1 (ko) * 2001-07-04 2004-03-30 삼성전자주식회사 반도체 소자의 리페어 퓨즈 개구 방법
KR100455378B1 (ko) * 2002-02-09 2004-11-06 삼성전자주식회사 반도체 소자의 퓨즈 오픈방법
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
KR100722774B1 (ko) * 2006-05-09 2007-05-30 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
US9679845B2 (en) * 2014-05-08 2017-06-13 Intel Corporation Necked interconnect fuse structure for integrated circuits

Also Published As

Publication number Publication date
TW201743426A (zh) 2017-12-16
KR20170100432A (ko) 2017-09-04
US10043749B2 (en) 2018-08-07
US20170250136A1 (en) 2017-08-31
TWI695476B (zh) 2020-06-01
CN107123635A (zh) 2017-09-01
CN107123635B (zh) 2021-07-23
JP6636823B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
US5789794A (en) Fuse structure for an integrated circuit element
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
JP6636823B2 (ja) 半導体装置およびヒューズ切断方法
JP2018170455A (ja) 半導体装置
US9006861B2 (en) Integrated circuit device
CN107026145B (zh) 半导体装置
JP6377507B2 (ja) 半導体ウエーハ
JP2008047880A (ja) 半導体素子のヒューズボックス及びその形成方法
JP2009009973A (ja) 半導体装置
JP2023149347A (ja) 半導体装置
EP4089727A1 (en) Semiconductor structure and formation method therefor, and fusing method for laser fuse
CN113394195B (zh) 半导体结构及其形成方法、熔丝阵列
JP2009200197A (ja) 半導体装置及びその製造方法
KR20100074715A (ko) 반도체 소자의 멜팅 퓨즈 및 그 제조 방법
JP2008153473A (ja) 半導体装置
JP2006040916A (ja) 半導体装置及びその製造方法
KR100939160B1 (ko) 반도체 소자 및 그 형성 방법
JP2011091153A (ja) 半導体装置及びその製造方法
JP2000349155A (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
KR20110114047A (ko) 반도체 장치
US20080211058A1 (en) Semiconductor device and method of manufacturing same
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
JP2012054400A (ja) 半導体装置の製造方法
KR20010008443A (ko) 반도체소자의 퓨즈리페어방법
JP2014241337A (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191219

R150 Certificate of patent or registration of utility model

Ref document number: 6636823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees