KR20110114047A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20110114047A
KR20110114047A KR1020100033457A KR20100033457A KR20110114047A KR 20110114047 A KR20110114047 A KR 20110114047A KR 1020100033457 A KR1020100033457 A KR 1020100033457A KR 20100033457 A KR20100033457 A KR 20100033457A KR 20110114047 A KR20110114047 A KR 20110114047A
Authority
KR
South Korea
Prior art keywords
fuse
dummy
contact
semiconductor device
wires
Prior art date
Application number
KR1020100033457A
Other languages
English (en)
Inventor
이화철
강정원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100033457A priority Critical patent/KR20110114047A/ko
Priority to US12/972,337 priority patent/US20110248378A1/en
Publication of KR20110114047A publication Critical patent/KR20110114047A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 퓨즈가 블로잉될 때 퓨즈 주변의 구성요소가 손상되지 않도록 함으로써 동작 안정성을 높일 수 있는 반도체 장치를 제공한다. 본 발명의 일 실시예에 따른 반도체 장치는 이격된 두 개의 배선, 두 개의 배선 상에 형성되는 콘택, 콘택을 전기적으로 연결할 수 있는 퓨즈, 및 퓨즈와 콘택을 연결하는 더미 패턴을 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 고집적 반도체 장치 내 포함되어 전기적 신호의 전달이나 서로 다른 두 단자의 연결 여부를 결정하는 퓨즈(fuse)에 관한 기술이다.
일반적으로, 퓨즈(fuse)는 전선로에 과전류가 계속 흐르는 것을 방지하기 위하여 사용하는 일종의 자동차단기로 정의된다. 즉, 퓨즈는 전기적 흐름인 전류에 의해 발생하는 열로 그 자체가 녹아 전선로를 끊어지게 하는 것으로 주변 생활에서 쉽게 볼 수 있다. 퓨즈는 정상적인 상태에서는 전류가 계속 흐르도록 하지만 끊어지면 새것으로 교체하기 전에는 영구적으로 전류의 흐름을 막는 데 이러한 점이 전류의 흐름을 차단하거나 연결하는 것을 제어할 수 있는 스위치(switch)와는 기능에서 차이가 있다.
반도체 장치는 실리콘 웨이퍼 내 일정영역에 불순물을 주입하거나 새로운 물질을 증착하는 등의 과정을 통해 정해진 목적에 따라 동작할 수 있도록 한 것으로, 대표적인 예로 반도체 기억 장치를 들 수 있다. 반도체 기억 장치 내부에는 정해진 목적을 수행하기 위해 트랜지스터, 캐패시터, 저항 등의 많은 소자들을 포함하고 있으며, 퓨즈도 그 중 하나이다. 퓨즈는 반도체 기억 장치 내 여러 곳에서 사용되는 데 대표적인 예로는 리던던시(redundancy) 회로, 전원 공급 회로 등을 들 수 있다. 이러한 회로들에 사용되는 퓨즈는 제조 공정에서는 정상적인 상태를 유지하고 있으나, 제조 후 여러 테스트를 통해 선택적으로 블로잉(blowing)한다(즉, 끊어지도록 한다).
최근 반도체 장치의 집적도가 높아지면서, 디자인 규칙이 감소하였다. 디자인 규칙의 감소로 인해 반도체 장치에 포함된 퓨즈의 크기가 작아지면서, 보다 정밀한 퓨즈 블로잉 공정이 요구된다.
도 1은 퓨즈 블로잉 공정을 설명하기 위한 설명도이다.
도시된 바와 같이, 퓨즈 블로잉 공정은 광원(110)으로부터 레이저를 렌즈(120)를 통해 주사하는 과정이다. 렌즈(120)를 통과한 레이저는 초점 거리(focal length)만큼을 지나 초점 심도(depth of focus) 내에서 퓨즈를 블로잉시킨다. 이때, 퓨즈는 스팟 크기(spot size)만큼 블로잉된다.
도 2a 및 도 2b는 일반적인 반도체 장치의 문제점을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판 상에 형성된 두 개의 배선(210, 220) 상에 콘택(230, 240)이 형성되어 있고, 콘택(230, 240)은 퓨즈(250)를 통해 연결되어 있다. 퓨즈(250)는 구리(Cu)를 포함하며, 퓨즈(250)의 하부와 측벽에는 장벽금속막(252)이 형성되어 있고, 퓨즈(250)의 상부에는 절연막(254)이 형성되어 있다. 절연막(254)의 상부에는 패시베이션층(260)에 의해 퓨즈오픈영역(270)이 정의되어 있다.
도 2b는 퓨즈(250)에 블로잉 공정을 수행한 결과를 설명한다. 디자인 규칙의 감소로 퓨즈(250)의 길이와 폭이 감소하면서 퓨즈오픈영역(270)보다 작아지게 되는데, 블로잉 공정으로 인해 퓨즈(250) 뿐만 아니라 퓨즈(250)의 하부에 형성된 콘택(230, 240)의 일부가 손상되어 빈 공간(200)이 형성된 것을 알 수 있다. 블로잉 공정시 스팟 크기를 감소시켜야 하는 만큼 초점 심도도 감소하게 되었고, 블로잉 공정을 제어하기 어려워졌다. 그 결과, 퓨즈(250) 뿐만 아니라 하부의 콘택(230, 240)까지도 손상되기 쉬워졌다. 퓨즈 블로잉 시 다른 구성요소들이 손상되면 저항의 증가를 포함한 악영향으로 반도체 장치의 동작 안정성이 저하된다.
전술한 문제점을 해결하기 위해, 본 발명은 퓨즈의 양측에 더미 패턴을 추가 형성하여 퓨즈가 블로잉될 때 퓨즈 주변의 구성요소가 손상되지 않도록 함으로써 동작 안정성을 높일 수 있는 반도체 장치를 제공한다.
본 발명은 이격된 두 개의 배선; 상기 두 개의 배선 상에 형성되는 콘택; 상기 콘택을 전기적으로 연결할 수 있는 퓨즈; 및 상기 퓨즈와 상기 콘택을 연결하는 더미 패턴을 포함하는 반도체 장치를 제공한다.
바람직하게는, 상기 퓨즈는 구리(Cu)를 포함하며, 하부와 측벽은 장벽금속막에 의해 보호되고 상부는 절연막에 의해 보호되는 것을 특징으로 한다.
바람직하게는, 상기 절연막은 질화막을 포함하고, 상기 장벽금속막은 TiN를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 더미 패턴은 상기 콘택 상에 위치하는 더미 플러그; 상기 더미 플러그 및 상기 퓨즈 상에 위치하는 더미 콘택; 및 상기 더미 콘택을 연결하는 더미 라인을 포함한다.
바람직하게는, 상기 더미 패턴의 사이에 퓨즈오픈영역이 형성되며, 상기 더미 패턴은 블로잉 공정시 퓨즈 주변의 구성요소를 보호하는 것을 특징으로 한다.
바람직하게는, 상기 두 개의 배선은 서로 상기 퓨즈 및 상기 더미 라인을 합한 길이보다 더 큰 간격으로 이격된 것을 특징으로 한다.
바람직하게는, 상기 더미 라인은 상기 퓨즈보다 반도체 기판으로부터 높은 위치에 형성된 것을 특징으로 한다.
바람직하게는, 상기 퓨즈는 레이저를 주사하여 블로잉되면 상기 두 개의 배선의 전기적 연결을 차단하는 것을 특징으로 한다.
본 발명은 퓨즈의 크기가 감소에 대응하여 블로잉되는 영역을 줄이기 위한 블로잉 공정의 제어가 어려운 점을 극복하기 위해 퓨즈의 양단에 더미 패턴을 형성하여 블로잉 공정의 마진을 증가시킬 수 있는 장점이 있다. 블로잉 공정의 마진 증가는 블로잉 공정 시 퓨즈 주변에 위치하는 구성 요소들의 손상을 방지함으로써 반도체 장치의 동작 안정성을 높일 수 있다.
도 1은 퓨즈 블로잉 공정을 설명하기 위한 설명도이다.
도 2a 및 도 2b는 일반적인 반도체 장치의 문제점을 설명하기 위한 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
본 발명은 블로잉 공정의 마진을 확보하기 위해 퓨즈의 양단을 반도체 장치 내 배선에 직접 연결하지 않고, 콘택과 도전층으로 구성된 별도의 더미 패턴을 통해 전기적으로 연결한다. 퓨즈의 양단에 형성된 더미 패턴은 블로잉 공정에 의해 손상되더라도 반도체 장치 내 다른 구성요소들에 미치는 영향이 미미하므로, 이러한 더미 패턴은 디자인 규칙에 의해 감소한 퓨즈의 길이 또는 폭을 증가시키는 효곽가 있으며 더미 패턴의 길이 또는 폭 만큼 블로잉 공정의 마진이 증가한다. 이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 3a를 참조하면, 반도체 기판 상에 형성된 두 개의 배선(310, 320)은 서로 퓨즈(350)를 통해 전기적으로 연결되어 있다. 여기서, 퓨즈(350)는 구리(Cu)를 포함하며, 퓨즈(350)의 하부와 측벽에는 장벽금속막(352)이 형성되어 있고, 퓨즈(350)의 상부에는 절연막(354)이 형성되어 있다. 이때, 절연막(354)은 질화막을 포함한다. 또한, 장벽금속막(352)은 TiN을 포함한다.
절연막(354)의 상부에는 패시베이션층(360)에 의해 퓨즈오픈영역(370)이 정의되어 있다. 종래와 달리, 반도체 장치에는 두 개의 배선(310, 320) 상에 형성된 콘택(330, 340)과 퓨즈(350)의 사이(즉, 퓨즈(350)의 양끝단)에 더미 패턴(380)이 형성되어 있다. 이웃한 더미 패턴(380)의 사이 퓨즈(350) 상에 퓨즈오픈영역(370)이 위치한다.
더미 패턴(380)은 퓨즈(350) 상에 형성된 제 1 더미 콘택(382), 콘택(330, 340)과 연결된 더미 플러그(384), 더미 플러그(384) 상에 형성된 제 2 더미 콘택(386), 및 제 1 더미 콘택(382)과 제 2 더미 콘택(386)을 전기적으로 연결하는 더미 라인(388)을 포함한다.
도 3b는 퓨즈(350)에 블로잉 공정을 수행한 결과를 설명한다. 퓨즈오픈영역(370)에 의해 노출된 퓨즈(350)를 블로잉할 때, 퓨즈(350)의 주변 영역도 함께 손상되고 있다. 하지만, 종래와 달리, 본 발명의 반도체 장치에서는 퓨즈(350)의 양끝단에 형성된 더미 패턴(380)이 퓨즈(350) 주변의 구성요소들을 보호하는 역할을 한다. 즉, 퓨즈(350)의 블로잉 공정시, 더미 패턴(380)의 일부가 소실되지만 퓨즈(350)와 전기적으로 연결되던 배선(310, 320)과 콘택(330, 340)에는 아무런 영향이 미치지 않는다.
본 발명에서는 디자인 규칙의 감소로 퓨즈의 길이와 폭이 감소하였지만, 더미 패턴을 이용하여 퓨즈의 길이와 폭을 증가시키는 효과를 얻는다. 따라서, 스팟 크기를 줄이는 과정에서 초점심도가 줄어들어 퓨즈의 하부에 위치한 반도체 장치의 구성요소들이 손상되기 쉬운데, 반도체 장치의 구성요소들이 더미 패턴으로 인해 퓨즈와의 간격이 넓어지면서 블로잉 공정에서 손상되는 것을 방지할 수 있다. 결과적으로, 더미 패턴은 블로잉 공정의 마진을 증가시키고, 반도체 장치의 동작 안정성을 증가시킨다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 이격된 두 개의 배선;
    상기 두 개의 배선 상에 형성되는 콘택;
    상기 콘택을 전기적으로 연결할 수 있는 퓨즈; 및
    상기 퓨즈와 상기 콘택을 연결하는 더미 패턴
    을 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 퓨즈는 구리(Cu)를 포함하며, 하부와 측벽은 장벽금속막에 의해 보호되고 상부는 절연막에 의해 보호되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 절연막은 질화막을 포함하고, 상기 장벽금속막은 TiN를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 더미 패턴은
    상기 콘택 상에 위치하는 더미 플러그;
    상기 더미 플러그 및 상기 퓨즈 상에 위치하는 더미 콘택; 및
    상기 더미 콘택을 연결하는 더미 라인을 포함하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 더미 패턴의 사이에 퓨즈오픈영역이 형성되며, 상기 더미 패턴은 블로잉 공정시 퓨즈 주변의 구성요소를 보호하는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 두 개의 배선은 서로 상기 퓨즈 및 상기 더미 라인을 합한 길이보다 더 큰 간격으로 이격된 것을 특징으로 하는 반도체 장치.
  7. 제 4 항에 있어서,
    상기 더미 라인은 상기 퓨즈보다 반도체 기판으로부터 높은 위치에 형성된 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 퓨즈는 레이저를 주사하여 블로잉되면 상기 두 개의 배선의 전기적 연결을 차단하는 것을 특징으로 하는 반도체 장치.
KR1020100033457A 2010-04-12 2010-04-12 반도체 장치 KR20110114047A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100033457A KR20110114047A (ko) 2010-04-12 2010-04-12 반도체 장치
US12/972,337 US20110248378A1 (en) 2010-04-12 2010-12-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033457A KR20110114047A (ko) 2010-04-12 2010-04-12 반도체 장치

Publications (1)

Publication Number Publication Date
KR20110114047A true KR20110114047A (ko) 2011-10-19

Family

ID=44760326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033457A KR20110114047A (ko) 2010-04-12 2010-04-12 반도체 장치

Country Status (2)

Country Link
US (1) US20110248378A1 (ko)
KR (1) KR20110114047A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096614B1 (ko) * 2013-10-11 2020-04-03 삼성전자주식회사 반도체 장치의 이-퓨즈 구조체

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063619A (ja) * 2002-07-26 2004-02-26 Renesas Technology Corp 配線構造

Also Published As

Publication number Publication date
US20110248378A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
US8421186B2 (en) Electrically programmable metal fuse
JP4865302B2 (ja) 半導体装置およびその製造方法
JP2005057186A (ja) 半導体装置
JP6048215B2 (ja) 電子部品及び電子制御装置
KR101119805B1 (ko) 퓨즈 형성 방법 및 그에 따른 퓨즈 구조
US6566729B1 (en) Semiconductor device including laser-blown links
US7190044B1 (en) Fuse structure for a semiconductor device
JP2009141266A (ja) 半導体装置
JP2010016062A (ja) 半導体装置
US20050258504A1 (en) Fuse structure for a semiconductor device
KR20110114047A (ko) 반도체 장치
US7692190B2 (en) Semiconductor device
US6369437B1 (en) Vertical fuse structure for integrated circuits and a method of disconnecting the same
JP2008053342A (ja) ヒューズ内蔵型チップサイズパッケージ半導体装置
US7393721B2 (en) Semiconductor chip with metallization levels, and a method for formation in interconnect structures
CN108630664B (zh) 熔丝结构及其形成方法
JP2007311372A (ja) 半導体装置及びその製造方法
KR101113187B1 (ko) 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로
CN107123635B (zh) 半导体装置及熔丝的切断方法
KR101119161B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101119137B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
JP2005175506A (ja) 半導体装置
KR101043865B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101051176B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101095054B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application