JP2005175506A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005175506A
JP2005175506A JP2005001755A JP2005001755A JP2005175506A JP 2005175506 A JP2005175506 A JP 2005175506A JP 2005001755 A JP2005001755 A JP 2005001755A JP 2005001755 A JP2005001755 A JP 2005001755A JP 2005175506 A JP2005175506 A JP 2005175506A
Authority
JP
Japan
Prior art keywords
conductor pattern
semiconductor chip
strip
substrate
shaped conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005001755A
Other languages
English (en)
Other versions
JP3848350B2 (ja
Inventor
Chojiro Kuriyama
長治郎 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005001755A priority Critical patent/JP3848350B2/ja
Publication of JP2005175506A publication Critical patent/JP2005175506A/ja
Application granted granted Critical
Publication of JP3848350B2 publication Critical patent/JP3848350B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fuses (AREA)

Abstract

【課題】 少なくとも一つの回路素子３ａと少なくとも二つの電極端子３ｂ，３ｃとを形成した半導体チップ３と、前記二つの電極端子の各々に電気的に接続される少なくとも二つの外部リード端子４，５とを備えた半導体装置において、この半導体装置に、その半導体チップに対する温度保証の機能を付与する。
【解決手段】 前記半導体チップ３に隣接したチップ型基板８又は前記半導体チップ３に、絶縁層９，９′を介して半田等のような低融点金属膜による帯状導体パターン１０を形成し、この帯状導体パターンの一端を、前記半導体チップにおける一つの電極端子に、前記帯状導体パターンの他端を、前記一つの外部リード端子に各々電気的に接続する。
【選択図】 図１

Description

本発明は、トランジスター等のように上面に少なくとも一つの回路素子を形成した半導体チップを使用した半導体装置のうち、温度の上昇で溶断するようにした温度ヒューズを備えた半導体装置に関するものである。
一般に、半導体チップを使用したトランジスター等の半導体装置において、その半導体チップにおける回路素子に高い電流又は高い電圧が流れることで大電力が印加した場合に、その半導体チップが高い温度に発熱して、その特性に大きな悪影響を受けるものである。
すなわち、大電力の印加等にて、その半導体チップが高い温度に発熱した場合、当該半導体チップにおける回路素子が、本来の機能とは異なった働きをし、この回路素子に電気的に接続されている電気回路に大電流が流れ、当該電気回路中に設けられているその他の半導体装置又は電気部品の破損を招来すると言う二次的な被害が発生することがある。
そこで、先行技術としての特許文献１では、ベース基板に搭載した半導体チップと、外部リード端子との間を、低融点の半田ワイヤを使用したワイヤボンディングにて電気的に接続することにより、この半田ワイヤを、前記半導体チップに対する温度ヒューズにすることを提案している。
特開平５−２３５０８０号公報
しかし、この先行技術において使用にする半田ワイヤは、きわめて柔らかい材質であるために、この半田ワイヤによるワイヤボンディングに際して、当該半田ワイヤの途中に傷が付いたり、当該半田ワイヤの途中が潰れ変形たりすると言うように、その途中に断面積が急激に狭搾するネック部ができることが多発する。
ところで、半田ワイヤは、従来におけるワイヤボンディングに広く使用されているＡｕワイヤ、Ａｌワイヤ又はＣｕワイヤに比べて、電気抵抗が大きいばかりか融点が低いから、この半田ワイヤの途中に、前記したネック部が存在すると、このネック部に電流集中が発生することにより、当該ネック部が、比較的低い電流で溶断することになる。
すなわち、温度ヒューズ線として半田ワイヤを使用することは、当該半田ワイヤの途中に傷が付いたり、当該半田ワイヤの途中が潰れ変形たりすると言うように、その途中に断面積が急激に狭搾するネック部ができることにより、半田ワイヤが、半導体チップの温度が高くなるよりも前に、通常の使用電流で溶断すると言うように、温度ヒューズとして機能するよりも前に電流ヒューズとして機能してしまうことが多発すると言う問題があった。
しかも、前記半田ワイヤの途中にできるネック部は、前記した電流集中の繰り返しによって機械的強度も低下するから、前記半田ワイヤは、温度ヒューズとして機能するよりも前に、通常の使用状態における振動等によっても断線することが発生すると言う問題もあった。本発明は、これらの問題を解消した温度ヒューズ付き半導体装置の構造を提供することを技術的課題とするものである。
本発明の半導体装置は、基板上の絶縁層上に形成した、半田等のような低融点金属膜による帯状導体パターンと、前記帯状導体パターンの一端と他端とにおける広幅部の間に両広幅部よりも狭い幅寸法に設けた前記帯状導体パターンの狭幅部を覆う弾性樹脂部と、前記帯状導体パターンと前記弾性樹脂部とが設けられた前記基板をパッケージするモールド部とを備えている。
また、半導体装置は、前記基板に隣接して、回路素子を有する、前記基板とは別個のチップ型基板を備えており、前記帯状導体パターンの前記一端を、前記チップ型基板の電極端子に電気的に接続し、前記帯状導体パターンの前記他端を、前記モールド部から露出する外部リード端子に電気的に接続した構成であってもよい。または、前記基板上に回路素子を有するとともに、前記絶縁層を前記回路素子上に設けており、前記帯状導体パターンの前記一端を、前記回路素子の電極端子へと、前記絶縁層に設けた穴を介して電気的に接続し、前記帯状導体パターンの前記他端を前記モールド部から露出する外部リード端子に電気的に接続した構成であってもよい。
この構成において、半田等のような低融点金属膜による帯状導体パターンは、その一端が半導体チップにおける一つの電極端子に、その他端が一つの外部リード端子に各々電気的に接続されているから、半導体チップの温度が上昇すると溶断すると言う温度ヒューズとしての働きをなすのである。
そして、この帯状導体パターンは、前記半導体チップに隣接するチップ型基板の上面に絶縁層を介して形成するか、或いは、前記半導体チップの上面に絶縁層を介して形成したことにより、温度ヒューズとしての機能を有する前記帯状導体パターンに、従来の半田ワイヤをワイヤボンディングする場合のように、温度ヒューズに傷が付いたり、潰れ変形したりすることを確実に防止できる。
従って、本発明によると、トランジスター等の半導体装置に、その半導体チップに対する温度ヒューズとしての確実な機能を付与することができると共に、温度ヒューズに振動等によって断線が発生することを確実に防止できるから、前記半導体チップの発熱によって、当該半導体チップにおける各電極端子に接続されている電気回路中における各種の半導体装置又は電気部品に二次的被害を及ぼすことを確実に低減できる効果を有する。
また、温度ヒューズとしての機能を有する帯状導体パターンを、半導体装置における半導体チップの上面に形成した場合には、半導体チップで発生した熱を帯状導体パターンに迅速に伝達することができるから、発熱に対する感応性を大幅に向上できると共に、小型化できるのであり、しかも、前記帯状導体パターンを、半導体チップに対して回路素子を形成するときにおいて同時に形成することができるから、製造コストを低減できる効果を有する。
以下、本発明の実施例を、図面について説明する。図１〜図８は、第１の実施例を示す。この第１の実施例は、温度ヒューズ素子を、高出力型トランジスターにおける半導体チップと別体に構成した場合である。
この図１において符号１は、一本の外部リード端子２を一体的に備えた金属板製のベース基板を示し、このベース基板１の上面に、上面にトランジスターの回路素子３ａとこの回路素子に対する二つの電極端子３ｂ，３ｃとを形成して成る半導体チップ３が、当該半導体チップ３におけるベース基板１に電気的に接続するようにダイボンディングされている。
一方、前記一本の外部リード端子２の左右両側には、二本の外部リード端子４，５が配設され、この二本の外部リード端子４，５のうち一つの外部リード端子４における先端と、前記半導体チップ３における一つの電極端子３ｂとの間は、Ａｕワイヤ、Ａｌワイヤ又はＣｕワイヤ等の高融点金属製ワイヤ６によるワイヤボンディングにて電気的に接続されている。
前記ベース基板１の上面には、前記半導体チップ３に隣接した部位に、当該半導体チップ３と別体に構成した温度ヒューズ素子７を搭載する。この温度ヒューズ素子７は、図２〜図４に示すように構成されている。すなわち、シリコンウエハー製のチップ型基板８の上面に、酸化シリコン等による絶縁層９を形成し、この絶縁層９の上面に、半田等のような低融点金属膜による帯状導体パターン１０を、当該導体パターン１０の両端を広幅部１０ａ，１０ｂに、その間を狭幅部１０ｃにするようにして形成し、その両端における広幅部１０ａ，１０ｂの上面の各々に電極端子１１，１２を設ける一方、前記絶縁層９の上面に、シリコン樹脂等のような柔らかい合成樹脂製の弾性樹脂１３を、前記導体パターン１０のうち狭幅部１０ｃを覆うように設けると共に、耐熱性合成樹脂製の保護膜１４を、前記両電極端子１１，１２の部分を残し前記導体パターン１０及び弾性樹脂１３の全体を覆うように設ける。
そして、このように構成した温度ヒューズ素子７を、前記ベース基板１の上面に搭載したのち、この温度ヒューズ素子７における一方の電極端子１１と、前記半導体チップ３における一つの電極端子３ｃとの間を、Ａｕワイヤ、Ａｌワイヤ又はＣｕワイヤ等の高融点金属製ワイヤ１５によるワイヤボンディングにて電気的に接続する一方、この温度ヒューズ素子７における他方の電極端子１２と、前記コレクタ極の外部リード端子５における先端との間を、Ａｕワイヤ、Ａｌワイヤ又はＣｕワイヤ等の高融点金属製ワイヤ１６によるワイヤボンディングにて電気的に接続する。
なお、前記ベース基板１、半導体チップ３、温度ヒューズ素子７及び両外部リード端子４，５の先端の部分は、エポシキ樹脂等の熱硬化性合成樹脂製のモールド部１７にてパッケージされている。この構成において、半導体チップ３に対して信号電流が印加されることによって、半導体チップ３における回路素子３ａが出力側である二つの電極端子３ｂ，３ｃの相互間を電気的に導通するように機能している状態で、一方の外部リード端子４と他方の外部リード端子５とに接続されている負荷系の電気回路に、ショート等にて高い電流が流れるか、又は高い電圧が印加されることによって、半導体チップ３に大電力がかかって半導体チップ３が発熱すると、この熱が、当該半導体チップ３に隣接している温度ヒューズ素子７に直ちに伝達する。
そして、この温度が高くなると、当該温度ヒューズ素子７における導体パターン１０のうち狭幅部１０ｃが溶断するから、前記負荷系の電気回路は、電気的にオープンの状態になり、この負荷系の電気回路中に設けられている他の半導体装置又は電気部品を二次的に損傷することを防止できるのである。なお、前記温度ヒューズ素子７は、以下に述べるような方法によって製造できる。
すなわち、先づ、図５に示すように、チップ型基板８の多数個を一体的に連ねて成る素材のシリコンウエハーＡを用意し（なお、このシリコンウエハーＡは、後述するように、最後において、縦方向の切断線Ａ１及び横方向の切断線Ａ２に沿って前記各チップ型基板８ごとに切断される）、このシリコンウエハーＡの上面に、図６に示すように、熱酸化処理、ＰＶスパッタ又はプラズマＣＶＤ等にて酸化膜又は窒化膜等のような絶縁層９を形成する。
次いで、前記絶縁層９の上面の全体に、図７に示すように、半田等のような低融点金属膜Ｂを、スパッタリング等の適宜手段にて形成したのち、この低融点金属膜Ｂに対してフォトリソ法を施すことにより、前記各チップ型基板８の箇所の各々に、図８に示すように、前記低融点金属膜による導体パターン１０を形成する。
なお、このフォトリソ法は、前記低融点金属膜Ｂの上面にフォトレジスト膜を形成し、このフォトレジスト膜に、前記各導体パターン１０と同じ形状の抜き窓を備えたフォトマスクを載せて露光したのち現像処理することにより、前記フォトレジスト膜のうち各抜き窓以外の部分を除去し、この状態で、全体をエッチング処理することにより、前記低融点金属膜Ｂのうち前記抜き窓以外の部分をエッチング液に溶かして除去して、前記導体パターン１０を形成すると言う方法である。
そして、前記各導体パターン１０に対して電極端子１１，１２を形成する工程、弾性樹脂１３を塗着形成する工程及び保護膜１４を塗着形成する工程を経たのち、シリコンウエハーＡを、各切断線Ａ１，Ａ２に沿って高速回転するカッター等にて切断して、各チップ型基板８ごとに分割することにより、図２〜図４に示す温度ヒューズ素子７の多数個を同時に製造するのである。
なお、前記温度ヒューズ素子７におけるチップ型基板８は、前記実施例のように、シリコンウエハー製にすることに限らず、セラミック等の耐熱絶縁体製にして、この上面に、絶縁層を介するか、又は絶縁層を介することなく、導体パターン１０を形成するように構成しても良いのである。図９及び図１０は、第２の実施例を示す。
この第２の実施例は、温度ヒューズ素子を、高出力型トランジスターにおける半導体チップに一体的に組み込んだ構成にした場合である。この図において、外部リード端子２′付きベース基板１′にダイボンディングした半導体チップ３′の上面に、二つの電極端子３ｂ′，３ｃ′を備えたトランジスター回路素子３ａ′を形成すると共に、絶縁層９′を形成し、この絶縁層９′の上面に、前記第１の実施例の場合と同じ形状の導体パターン１０′を、当該導体パターン１０′の一端を前記回路素子３ａ′における両電極端子３ｂ′，３ｃ′のうち一つの電極端子３ｃ′に、他端を前記絶縁層９′の上面に形成した電極端子１２′に各々電気的に接合するようにして形成し、この導体パターン１０′の他端における電極端子１２′と、一つの外部リード端子５′との間を、Ａｕワイヤ、Ａｌワイヤ又はＣｕワイヤ等の高融点金属製ワイヤ１６′によるワイヤボンディングにて電気的に接続する一方、前記回路素子３ａ′における両電極端子３ｂ′，３ｃ′のうち一つの電極端子３ｂ′と、一つの外部リード端子４′との間を、Ａｕワイヤ、Ａｌワイヤ又はＣｕワイヤ等の高融点金属製ワイヤ６′によるワイヤボンディングにて電気的に接続したのち、これらの全体を、エポキシ樹脂等の熱硬化性合成樹脂製のモールド部１７′にてパッケージするように構成したものである。
なお、前記導体パターン１０′には、前記第１の実施例の場合と同様に、弾性樹脂１３′及び保護膜１４′が設けられている。このように、回路素子３ａ′を備えた半導体チップ３′の上面に、絶縁層９′を介して導体パターン１０′を形成することにより、半導体チップ３′で発生した熱が導体パターン１０′に迅速に伝達するから、発熱に対する感応性を、前記第１の実施例の場合よりも向上できると共に、小型化できるのであり、しかも、前記導体パターン１０′を、半導体チップ３′に対して回路素子３ａ′を形成するときにおいて同時に形成することができるから、製造コストを低減できるのである。
なお、本発明は、前記第１及び第２の実施例に示した高出力型トランジスターに限らず、ＭＯＳ型トランジスター又は電界効果トランジスター等のその他の各種トランジスター、サイリスタ、逆阻止三端子サイリスタ及びトライアックと言ったその他の半導体チップ付き半導体装置に対しても同様に適用できるのであり、また、一つの半導体チップにトランジスター回路素子の複数個を形成して成るトランジスターアレイとか、或いは、一つの半導体チップにダイオード回路素子の複数個を形成して成るダイオードアレイに対しても同様に適用できることは言うまでもない。
本発明における第１の実施例を示す斜視図である。 前記第１の実施例に使用する温度ヒューズ素子の斜視図である。 図２のIII −III 視拡大断面図である。 図２のIV−IV視拡大断面図である。 温度ヒューズ素子の製造に使用するシリコンウエハーの斜視図である。 前記シリコンウエハーに絶縁層を形成した状態の斜視図である。 前記シリコンウエハーにおける絶縁層に低融点金属膜を形成した状態の斜視図である。 前記シリコンウエハーに導体パターンを形成した状態の斜視図である。 本発明における第２の実施例を示す斜視図である。 図９のＸ−Ｘ視拡大断面図である。
符号の説明
１，１′ ベース基板
２，２′，４，４′，５，５′ 外部リード端子
３，３′ 半導体チップ
３ａ，３ａ′ 回路素子
３ｂ，３ｂ′，３ｃ，３ｃ′ 電極端子
６，６′，１５，１６，１６′ 金属線
７ 温度ヒューズ素子
８ チップ型基板
９，９′ 絶縁層
１０，１０′ 導体パターン
１１，１２ 電極端子
１３，１３′ 弾性樹脂
１４，１４′ 保護膜
１７，１７′ モールド部


Claims (3)

  1. 基板上の絶縁層上に形成した、半田等のような低融点金属膜による帯状導体パターンと、
    前記帯状導体パターンの一端と他端とにおける広幅部の間に両広幅部よりも狭い幅寸法に設けた前記帯状導体パターンの狭幅部を覆う弾性樹脂部と、
    前記帯状導体パターンと前記弾性樹脂部とが設けられた前記基板をパッケージするモールド部とを備えている半導体装置。
  2. 前記基板に隣接して、回路素子を有する、前記基板とは別個のチップ型基板を備えており、
    前記帯状導体パターンの前記一端を、前記チップ型基板の電極端子に電気的に接続し、前記帯状導体パターンの前記他端を、前記モールド部から露出する外部リード端子に電気的に接続した請求項１の半導体装置。
  3. 前記基板上に回路素子を有するとともに、前記絶縁層を前記回路素子上に設けており、
    前記帯状導体パターンの前記一端を、前記回路素子の電極端子へと、前記絶縁層に設けた穴を介して電気的に接続し、
    前記帯状導体パターンの前記他端を前記モールド部から露出する外部リード端子に電気的に接続した請求項１の半導体装置。
JP2005001755A 2005-01-06 2005-01-06 半導体装置 Expired - Fee Related JP3848350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001755A JP3848350B2 (ja) 2005-01-06 2005-01-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001755A JP3848350B2 (ja) 2005-01-06 2005-01-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7044235A Division JPH08242046A (ja) 1995-03-03 1995-03-03 温度ヒューズ付き半導体装置の構造

Publications (2)

Publication Number Publication Date
JP2005175506A true JP2005175506A (ja) 2005-06-30
JP3848350B2 JP3848350B2 (ja) 2006-11-22

Family

ID=34737500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001755A Expired - Fee Related JP3848350B2 (ja) 2005-01-06 2005-01-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3848350B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095592A (ja) * 2005-09-30 2007-04-12 Mitsubishi Materials Corp チップ型ヒューズ及びその製造方法
JP2008240530A (ja) * 2007-03-26 2008-10-09 Hanshin Electric Co Ltd 内燃機関用電子点火装置
KR101058946B1 (ko) 2010-09-07 2011-08-26 에스씨테크닉스 주식회사 다층 구조의 몰딩층이 형성된 시간지연 마이크로 퓨즈 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095592A (ja) * 2005-09-30 2007-04-12 Mitsubishi Materials Corp チップ型ヒューズ及びその製造方法
JP4716099B2 (ja) * 2005-09-30 2011-07-06 三菱マテリアル株式会社 チップ型ヒューズの製造方法
JP2008240530A (ja) * 2007-03-26 2008-10-09 Hanshin Electric Co Ltd 内燃機関用電子点火装置
KR101058946B1 (ko) 2010-09-07 2011-08-26 에스씨테크닉스 주식회사 다층 구조의 몰딩층이 형성된 시간지연 마이크로 퓨즈 및 그 제조방법

Also Published As

Publication number Publication date
JP3848350B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
US5682057A (en) Semiconductor device incorporating a temperature fuse
US10269687B2 (en) Electronic packages for flip chip devices
US5904496A (en) Wafer fabrication of inside-wrapped contacts for electronic devices
JP3750680B2 (ja) パッケージ型半導体装置
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP5300470B2 (ja) 半導体パッケージ及び同パッケージを形成する方法
JP2008288583A (ja) 集積回路素子パッケージ構造及びその製造方法
US20240266306A1 (en) Semiconductor package with blast shielding
JP5018013B2 (ja) 樹脂封止半導体装置
JP3848350B2 (ja) 半導体装置
US11756882B2 (en) Semiconductor die with blast shielding
JP2010016062A (ja) 半導体装置
JPH11261010A (ja) 半導体装置及びその製造方法
JP6797289B2 (ja) 電力変換装置
JP7209615B2 (ja) 半導体装置
JPH1197598A (ja) 半導体装置
JP2005235680A (ja) チップ型ヒューズおよびその製造方法
JPH11204525A (ja) 半導体装置の製造方法
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device
JP7245037B2 (ja) 半導体装置
CN108231506B (zh) 小型熔断器及其制造方法
JP2007042702A (ja) 半導体装置
KR100356928B1 (ko) 정전기방전보호를갖는회로보드
JP2002025419A (ja) 過電流保護素子、これを有する半導体素子、および過電流保護素子の製造方法
JPH11150208A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees