JP4716099B2

JP4716099B2 - チップ型ヒューズの製造方法

Info

Publication number: JP4716099B2
Application number: JP2005285917A
Authority: JP
Inventors: 均稲場; 邦生山口; 由浩樋口; 昌之高田; 保隆前田; 彰宏吉田; 政利阿部
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2005-09-30
Filing date: 2005-09-30
Publication date: 2011-07-06
Anticipated expiration: 2025-09-30
Also published as: JP2007095592A

Description

本発明は、過電流による回路破壊を防止するため各種電子機器に使用されるチップ型ヒューズ及びその製造方法に関する。

電子機器に故障等で生じた過電流の流入により回路破壊が発生することを防止するためにヒューズが用いられているが、近年、装置の小型化に伴って配線板等に表面実装が容易で量産性に優れたチップ型ヒューズが採用されるようになってきた。
従来、例えば特許文献１には、アルミナセラミック基板、ガラス基板又は樹脂基板の絶縁基板上に金属箔からなるヒューズ膜が形成されたチップヒューズが提案されている。また、特許文献１に記載のチップヒューズは、上面の電極部に接続された端面電極及び裏面電極を形成することで、裏面側を実装面として実装基板上にハンダ付けで実装される。

特開２００４−３１９１６８号公報（段落番号００１０、図１）

上記従来の技術には、以下の課題が残されている。
すなわち、近年、実装する電子機器等の小型化に伴って、チップ型ヒューズの更なる小型化が要望されている。しかしながら、上記特許文献１では、絶縁基板としてアルミナ基板、ガラス基板又は樹脂基板を用いており、これらの基板では微細なヒューズ構造を作製することは、加工が難しいために困難であり、小型化に限界があった。また、ヒューズと接続する回路や素子との一体化を行うことも困難であった。

本発明は、前述の課題に鑑みてなされたもので、微細なヒューズ構造を得ることができ、さらには回路や素子とのハイブリッド化が可能なチップ型ヒューズ及びその製造方法を目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のチップ型ヒューズは、シリコン基板と、前記シリコン基板の上面に形成された一対の電極と、前記シリコン基板の上面に形成され前記一対の電極に両端が接続された金属のヒューズ部と、を備え、前記シリコン基板が、前記ヒューズ部の中間部分の直下にその側方からのエッチングで形成された空洞部を備えていることを特徴とする。

また、本発明のチップ型ヒューズの製造方法は、シリコン基板上の上面に一対の電極を形成する工程と、前記シリコン基板の上面に前記一対の電極に両端が接続された金属のヒューズ部をフォトリソグラフィ技術によりパターン形成する工程と、前記シリコン基板の上面であって前記ヒューズ部の中間部分の直下に、その側方からのエッチングで空洞部を形成する工程と、を有していることを特徴とする。

これらの本発明のチップ型ヒューズ及びその製造方法では、シリコン基板上にヒューズ部が形成され、ヒューズ部の中間部分の直下に、その側方からのエッチングで空洞部が形成されるので、シリコン系デバイスの製造プロセスとして確立しているフォトリソグラフィ技術とエッチング技術とを用いて微細で高精度なヒューズ部及び空洞部を得ることができる。また、ヒューズ部の真下に空洞部が形成されるので、低電流でも溶断し易いヒューズ構造を得ることができる。また、ヒューズ部の中間部分の側方からエッチングを行うので、ヒューズ部を形成した後に、その真下に空洞部を形成することができる。

また、本発明のチップ型ヒューズの製造方法は、前記空洞部を形成する工程が、前記ヒューズ部の中間部分の直下に近接する側方領域に形成するエッチング用窓を残して、前記シリコン基板の上面をフォトリソグラフィ技術によりマスクでマスキングする工程と、前記エッチング用窓から前記ヒューズ部の中間部分の直下に至る異方性エッチングを行う工程と、を有していることを特徴とする。

すなわち、このチップ型ヒューズの製造方法では、エッチング用窓からの異方性エッチングによってヒューズ部の中間部分の真下側を優先的にエッチングするので、ヒューズ部真下に効率的にかつ高精度に空洞部を形成することができる。

また、本発明のチップ型ヒューズは、前記一対の電極上にバンプが形成されていることを特徴とする。
また、本発明のチップ型ヒューズの製造方法は、前記一対の電極上にバンプを形成する工程を有していることを特徴とする。

すなわち、これらの本発明のチップ型ヒューズ及びその製造方法では、一対の電極上にバンプが形成されるので、シリコン基板上面側を実装面とし、ヒューズ部を下側にしたフリップチップボンディングが可能になる。これにより、従来の裏面電極を用いたハンダ付け実装に比べて、端面電極や裏面電極の形成工程が不要となり、製造工程数及び製造コストの低減を図ることができると共に、ヒューズ全体の小型化及び実装基板における実装領域の省スペース化が可能になる。

また、本発明のチップ型ヒューズは、前記シリコン基板の上面に前記ヒューズ部に接続された回路又は素子が形成されていることを特徴とする。
また、本発明のチップ型ヒューズの製造方法は、前記シリコン基板の上面に前記ヒューズ部に接続された回路又は素子を少なくともフォトリソグラフィ技術を用いて形成することを特徴とする。

すなわち、これらの本発明のチップ型ヒューズ及びその製造方法では、シリコン基板を用いており、フォトリソグラフィ技術を採用することでシリコン基板上に回路又は素子がヒューズ部と共に形成されるので、回路又は素子とのハイブリッド化を微細に及び高精度に行うことができる。

また、本発明のチップ型ヒューズは、前記ヒューズ部が、前記一対の電極に両端が接続された第１金属層と、前記第１金属層の所定の中間部分にバリア金属層を介して積層され前記第１金属層及び前記バリア金属層よりも低融点な金属で形成された第２金属層と、を備え、前記バリア金属層が、第２金属層よりも低抵抗かつ高融点な金属で形成されていることを特徴とする。すなわち、このチップ型ヒューズでは、バリア金属層が第２金属層よりも低抵抗かつ高融点な金属で構成されているので、ヒューズ部全体の抵抗値を下げることができると共に溶融した第２金属層の第１金属層への拡散を抑制することができる。

さらに、本発明のチップ型ヒューズは、前記第２金属層が、Ｓｎで形成され、前記バリア金属層が、Ａｇで形成されていることを特徴とする。すなわち、このチップ型ヒューズでは、第２金属層のＳｎよりも大幅に抵抗の低いＡｇでバリア金属層を形成しているので、ヒューズ部全体の抵抗値を顕著に低下させることができる。また、Ａｇは、バリア金属層として従来用いられているＮｉに比べてＳｎの拡散速度が大幅に速く、バリア金属層の構成金属として採用することにより速断性に優れるという利点がある。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係るチップ型ヒューズ及びその製造方法によれば、シリコン基板上にヒューズ部が形成され、ヒューズ部の中間部分の直下に、その側方からのエッチングで空洞部が形成されるので、低電流でも容易に溶断する微細なヒューズ構造をシリコンプロセスにおけるフォトリソグラフィ技術とエッチング技術とを用いて高精度に得ることができる。したがって、ヒューズ全体を小型化することができ、量産化が容易であると共に、他の回路や素子とのハイブリッド化も可能になる。

以下、本発明に係るチップ型ヒューズ及びその製造方法の第１実施形態を、図１から図４を参照しながら説明する。

本実施形態のチップ型ヒューズ１は、図１に示すように、絶縁基板であるシリコン基板２と、シリコン基板２の上面に形成された一対の表面電極３と、シリコン基板２の上面に形成され一対の表面電極３に両端が接続された金属のヒューズ部４と、一対の表面電極３上に形成されたはんだバンプ５と、を備えている。なお、図１は、本実施形態のチップ型ヒューズ１の全体断面図であるが、ヒューズ部４の領域においてはヒューズ部４に沿った断面を示している。

上記シリコン基板２は、ヒューズ部４の中間部分の直下にその側方からのエッチングで形成された空洞部６を有している。このシリコン基板２は、結晶面（１００）面の単結晶基板である。また、シリコン基板２は、その上面にＳｉＯ_２膜である酸化膜７が形成されている。なお、本実施形態では、約０．８μｍの酸化膜７を形成している。

上記ヒューズ部４は、一対の表面電極３に両端が接続され銅箔で形成されたＣｒ（クロム）層（第１金属層）８、Ｃｕ（銅）層（第１金属層）９Ａ及びＡｇ（銀）めっきによるバリア金属層９Ｂからなる第１エレメント１０と、第１エレメント１０の溶断部となる所定の中間部分に積層され第１エレメント１０（Ｃｒ層８、Ｃｕ層９Ａ及びＡｇのバリア金属層９Ｂ）よりも低融点な金属で形成された第２エレメント（第２金属層）１１と、を備えている。なお、本実施形態では、Ｃｒ層８が約１０ｎｍ、Ｃｕ層９Ａが約１μｍの厚さで形成されている。また、Ｃｒ層８を酸化膜７上に形成する理由は、ＳｉＯ_２に対して密着性の良いＣｒを下地としてＣｕ層９Ａを形成するためである。
なお、バリア金属層９Ｂは、第２エレメント１１よりも低抵抗かつ高融点な金属で構成され、第２エレメント１１の構成金属がＣｕ層９Ａに拡散することを抑制する金属層として機能している。したがって、バリア金属層９ＢをＣｕ層９Ａと第２エレメント１１との間に形成しておくことで、速断性等の溶断特性を調整することができる。

すなわち、この第２エレメント１１を構成する金属材料は、第１エレメント１０の金属材料よりも融点が低く、第１エレメント１０の金属材料と合金化することで、第１エレメント１０の融点を下げるものが選択される。したがって、過電流が印加された場合、この第２エレメント１１の形成箇所が溶断の主要部となる。なお、本実施形態では、第２エレメント１１がＳｎ（錫）で形成されている。

次に、本実施形態のチップ型ヒューズ１の製造方法について、図２から図４を参照して説明する。なお、本実施形態においては、複数のチップ型ヒューズ１を一括形成する場合について説明する。

まず、図２の（ａ）に示すように、シリコン基板２となる結晶面（１００）のシリコンウェーハ１２の上面に膜厚０．８μｍ程度の酸化膜７を形成する。なお、酸化膜７は、例えば、熱酸化等によって形成する。次に、図２の（ｂ）に示すように、シリコンウェーハ１２の酸化膜７上に、スパッタ法によって層厚１０ｎｍ程度のＣｒ層８を形成し、さらにＣｒ層８上にスパッタ法により層厚１μｍ程度のＣｕ層９Ａを形成する。

次に、フォトリソグラフィ技術を用いてレジストをマスクとしてＣｕ層９Ａ上にパターン形成し、エッチングを行うことにより、Ｃｒ層８、Ｃｕ層９Ａ及び表面電極３をパターン形成する。この際、各パターンは、１つのチップ型ヒューズ１となる形成領域毎に形成する。また、Ｃｕ層９Ａのエッチング液として例えば塩化第二銅を使用し、約３０秒のエッチングを行う。また、Ｃｒ層８のエッチング液として例えば硝酸セリウムアンモニウム溶液を使用し、約１０秒のエッチングを行う。
次に、図２の（ｃ）に示すように、Ｃｕ層９Ａ表面にＡｇめっきによってバリア金属層９Ｂを形成して、第１エレメント１０を形成する。

次に、図２の（ｄ）に示すように、レジストをマスクとしたフォトリソグラフィ技術を用いて所定領域の酸化膜（マスク）７をパターン除去し、一対のエッチング用窓１３を開口部として形成する。すなわち、このエッチング用窓１３は、第１エレメント１０の中間部分の直下に近接する両側方領域に一対形成される。また、酸化膜７のエッチング液は、例えばフッ酸とフッ化アンモニウムとの混合液（１：６）を使用する。

さらに、第１エレメント１０の中間部分を挟んで設けられる一対のエッチング用窓１３を結ぶ方向は、シリコンウェーハ１２の結晶面（１１０）面に垂直な結晶方位＜１１０＞に対して４５度傾くように設定される。また、一対のエッチング用窓１３は、それぞれ三角形状とされ、互いに一辺が対向するように配置されると共に、他の２辺がシリコンウェーハ１２の結晶面（１１１）と平行に配される。

この状態で、図３の（ａ）に示すように、エッチング用窓１３から第１エレメント１０の中間部分の直下に向かって異方性エッチングを行い、第１エレメント１０の中間部分の直下に空洞部６を形成する。すなわち、シリコンウェーハ１２の結晶面（１００）面及び（１１０）面のエッチングレイトが高いと共に結晶面（１１１）面及びＳｉＯ_２膜のエッチングレイトが極めて低いエッチング液で、エッチングを行う。例えば、エッチング液としてＥＰＤ（エチレンアミン７５ｃｃ、ピロカテコール１２ｇ、純水２４ｃｃの混合液）を沸点近くの１１６℃まで加熱したものを使用する。

これにより、シリコンウェーハ１２は、結晶面（１００）面及び（１１０）面（結晶方位＜１１０＞）は１μｍ／ｍのエッチングレイトでエッチングが行われるが、結晶面（１１１）面及び酸化膜７はほとんどエッチングされない。このため、結晶面（１００）面に垂直なシリコンウェーハ１２の深さ方向及び結晶面（１１０）面に垂直な結晶方位＜１１０＞の方向が優先的にエッチングされることで、エッチング用窓１３が深さ方向にエッチングされると共に第１エレメント１０の中間部分直下までエッチングされて空洞部６が形成される。このため、この空洞部６は、異方性エッチングのために断面が逆台形状又は逆三角形状となる。

次に、図３の（ｂ）に示すように、第１エレメント１０において溶断部となる所定の中間部分に、Ｓｎめっきにより第２エレメント１１をパターニングして積層する。この際、表面電極３上には、レジストによるマスキングを行っておく。さらに、図３の（ｃ）に示すように、一対の表面電極３上にはんだバンプ５をそれぞれ形成する。
次に、ダイシングにより、図４の（ａ）に示すように、シリコンウェーハ１２を複数のチップ状のシリコン基板２毎に切断して、多数のチップ型ヒューズ１を得る。

このように作製したチップ型ヒューズ１を実装する場合、図４の（ｂ）に示すように、ヒューズ部４側を接着面としてプリント基板等の実装基板Ｐ上にはんだバンプ５を用いて接着固定すると共に、実装基板Ｐ上の配線と電気的に接続される。

このように本実施形態では、シリコン基板２上にヒューズ部４が形成され、ヒューズ部４の中間部分の直下に、その側方からのエッチングで空洞部６が形成されるので、シリコン系デバイスの製造プロセスとして確立しているフォトリソグラフィ技術とエッチング技術とを用いて微細で高精度なヒューズ部４及び空洞部６を得ることができる。また、ヒューズ部４の真下に空洞部６が形成されるので、低電流でも溶断し易いヒューズ構造を得ることができる。

また、ヒューズ部４の中間部分の側方からエッチングを行うので、ヒューズ部４を形成した後に、その真下に空洞部６を形成することができる。特に、エッチング用窓１３からの異方性エッチングによってヒューズ部４の中間部分の真下側を優先的にエッチングするので、ヒューズ部４直下に効率的にかつ高精度に空洞部６を形成することができる。

また、一対の表面電極３上にはんだバンプ５が形成されるので、シリコン基板２上面側を実装面とし、ヒューズ部４を下側にしたフリップチップボンディングが可能になる。これにより、従来の裏面電極を用いたハンダ付け実装に比べて、端面電極や裏面電極の形成工程が不要となり、製造工程数及び製造コストの低減を図ることができると共に、チップ型ヒューズ１全体の小型化及び実装基板Ｐにおける実装領域の省スペース化が可能になる。

さらに、バリア金属層９Ｂが第２エレメント１１よりも低抵抗かつ高融点な金属で構成されているので、ヒューズ部４全体の抵抗値を下げることができると共に溶融した第２エレメント１１のＣｕ層９Ａへの拡散を抑制することができる。特に、第２エレメント１１のＳｎよりも大幅に抵抗の低いＡｇでバリア金属層９Ｂを形成しているので、ヒューズ部４全体の抵抗値を顕著に低下させることができる。また、Ａｇは、バリア金属層として従来用いられているＮｉ（ニッケル）に比べてＳｎの拡散速度が大幅に速く、バリア金属層の構成金属として採用することにより速断性に優れるという利点がある。

次に、本発明に係る第２実施形態について、図５を参照して以下に説明する。なお、以下の実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。

第２実施形態と第１実施形態との異なる点は、第１実施形態では、ヒューズ機能のみを有するチップ型ヒューズ１であるのに対し、第２実施形態のチップ型ヒューズ２１では、図５に示すように、シリコン基板２の上面にヒューズ部４に接続された電気素子を含む回路部２２が形成されている点である。すなわち、第２実施形態のチップ型ヒューズ２１は、シリコン基板２上に、フォトリソグラフィ技術を用いて、例えばＤＣコンバータの制御回路である回路部２２がヒューズ部４と共に形成されている。

この回路部２２は、抵抗やコンデンサ等の受動素子やトランジスタ等の能動素子を含む回路であって、例えばＤＣコンバータの制御回路である。
すなわち、第２実施形態では、フォトリソグラフィ技術を用いることでシリコン基板２上に回路部２２がヒューズ部４と共に形成されるので、回路部２２とのハイブリッド化を微細に及び高精度に行うことができる。したがって、ヒューズ機能だけでなく回路機能を付加した複合的機能を有する小型のチップ型ヒューズ２１を得ることができると共に、優れた量産性を得ることができる。

なお、本発明の技術範囲は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

上記各実施形態では、上述した効果を有するため、はんだバンプ５を用いて表面電極３側を接着面としてフリップチップボンディングしているが、表面電極３に電気的接続された端面電極及び裏面電極を設けて裏面側を接着面として実装しても構わない。
また、ヒューズ部４及び空洞部６上に樹脂キャップを接着して、これらを封止しても構わない。この場合、ヒューズ部４の溶断部となる中間部分上に空間が形成されるように、樹脂キャップに凹部を形成しておくことが好ましい。

また、第２エレメント１１の材料としてＳｎを採用しているが、Ｓｎではなく、Ｐｂ−Ｓｎ（ハンダ）等の他の低融点金属を第２エレメント１１の構成金属に用いても構わない。なお、Ｐｂを含まないＳｎの方が、環境面で好ましい。
上記各実施形態では、異方性エッチングのエッチング液としてＥＰＤを用いているが、ＫＯＨ等の他の異方性エッチング液を採用しても構わない。なお、上述したように異方性エッチングによって空洞部６を形成することが好ましいが、等方性エッチングによって空洞部６を形成しても構わない。また、異方性エッチングのマスクとしてＳｉＯ_２の酸化膜７を用いているが、レジスト等の他の材料をマスクとしてマスキングを行っても構わない。

本発明に係る第１実施形態のチップ型ヒューズを示す断面図である。第１実施形態のチップ型ヒューズの製造工程について、酸化膜形成工程からからエッチング用窓形成工程までを工程順に示す要部の斜視図である。第１実施形態のチップ型ヒューズの製造工程について、空洞部形成工程からからはんだバンプ形成工程までを工程順に示す要部の斜視図である。第１実施形態のチップ型ヒューズの製造工程について、ダイシング工程及び実装工程を示す説明図である。本発明に係る第２実施形態のチップ型ヒューズを示す斜視図である。

符号の説明

１、２１…チップ型ヒューズ、２…シリコン基板、３…表面電極、４…ヒューズ部、５…はんだバンプ、６…空洞部、７…酸化膜（マスク）、８…Ｃｒ層（第１金属層）、９Ａ…Ｃｕ層（第１金属層）、９Ｂ…バリア金属層、１０…第１エレメント、１１…第２エレメント（第２金属層）、２２…回路部（回路又は素子）

Claims

シリコン基板上の上面に一対の電極を形成する工程と、
前記シリコン基板の上面に前記一対の電極に両端が接続された金属のヒューズ部をフォトリソグラフィ技術によりパターン形成する工程と、
前記シリコン基板の上面であって前記ヒューズ部の中間部分の直下に、その側方からのエッチングで空洞部を形成する工程と、を有し、
前記空洞部を形成する工程が、前記ヒューズ部の中間部分の直下に近接する側方領域に形成するエッチング用窓を残して、前記シリコン基板の上面をフォトリソグラフィ技術によりマスクでマスキングする工程と、
前記エッチング用窓から前記ヒューズ部の中間部分の直下に至る異方性エッチングを行う工程と、を有していることを特徴とするチップ型ヒューズの製造方法。
請求項１に記載のチップ型ヒューズの製造方法において、
前記一対の電極上にバンプを形成する工程を有していることを特徴とするチップ型ヒューズの製造方法。
請求項１または２に記載のチップ型ヒューズの製造方法において、
前記シリコン基板の上面に前記ヒューズ部に接続された回路又は素子を少なくともフォトリソグラフィ技術を用いて形成することを特徴とするチップ型ヒューズの製造方法。