JP2000349155A - 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 - Google Patents

半導体装置及びそれに用いるヒューズ構造並びにその製造方法

Info

Publication number
JP2000349155A
JP2000349155A JP11161770A JP16177099A JP2000349155A JP 2000349155 A JP2000349155 A JP 2000349155A JP 11161770 A JP11161770 A JP 11161770A JP 16177099 A JP16177099 A JP 16177099A JP 2000349155 A JP2000349155 A JP 2000349155A
Authority
JP
Japan
Prior art keywords
wiring
fuse
semiconductor device
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11161770A
Other languages
English (en)
Other versions
JP3269491B2 (ja
Inventor
Yukiko Mine
由紀子 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16177099A priority Critical patent/JP3269491B2/ja
Publication of JP2000349155A publication Critical patent/JP2000349155A/ja
Application granted granted Critical
Publication of JP3269491B2 publication Critical patent/JP3269491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ヒューズの間隔を広く確保することなく、レ
ーザ照射による切断の成功率を向上可能な半導体装置を
提供する。 【解決手段】 不良回路を冗長回路に切り替えるための
ヒューズ配線は上層配線2と、上層配線2との間に1枚
の層間絶縁膜4を介して形成される異層の配線3とによ
って形成され、上層配線2上にはヒューズ配線に対して
切断用のレーザ光を照射するためのヒューズ開口部1が
設けられている。上層配線2と異層の配線3とは隣り合
うように形成されており、異層の配線3は隣り合う上層
配線2との間に層間絶縁膜4を挟んで形成されている。
つまり、ヒューズ開口部1から見ると、ヒューズ配線と
しては上層配線2と異層の配線3とが交互に並んでいる
ことになる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及びそれ
に用いるヒューズ構造並びにその製造方法に関し、特に
不良回路を冗長回路に切り替えるためのヒューズを使用
した半導体装置の製造方法に関する。
【0002】
【従来の技術】従来、この種の半導体装置においては、
図7に示すように、上層配線9を導体部11を介して下
層配線10と接続しているヒューズ構造をとっており、
レーザ照射位置である導体部12は平面方向に同一の座
標軸上に配置され、パッシベーション膜はレーザ照射の
ために開口している(ヒューズ開口部1)。
【0003】導体部12をレーザ照射によって破壊して
切断した場合、図8に示すように、切断面及びその付近
に破壊後の残渣13が飛散し、その飛散物が原因となっ
て隣接する他の配線と電気的に接続されてしまう。上記
のような状態を防ぐためにヒューズの間隔をある程度あ
けておく必要がある。
【0004】また、図9に示すように、上層配線が単層
のみのヒューズ構造では上層配線14を、レーザ照射焦
点16にレーザの照準を合わせてレーザ照射で切断しよ
うとした場合、レーザ照射装置のレーザエネルギとメタ
ル配線の切断に適したエネルギとが異なり、切断対象と
なる上層配線15を完全に切断することが難しく、歩留
まりを落とすこととなる。
【0005】さらに、上層配線15が切断されても、上
記のように、飛散残渣物が図8に示す破壊後の残渣13
と同様に残渣17が残ってしまい、不具合が生じること
となる。上記のような現象が起きると、図10(切断後
1)に示すように、切断対象とする上層配線15は残渣
17によって電気的に接続されたままの状態となる。
【0006】さらにまた、切断対象とする上層配線15
を完全に切断するためにレーザ照射を強くすると、切断
部の上層配線15が周辺に広く飛散し、図11(切断後
2)及び図12(切断後3)に示すように、上層配線1
5が残渣18によって隣接した上層配線19と電気的に
接続されてしまう。
【0007】
【発明が解決しようとする課題】上述した従来の半導体
装置では、従来の方法の場合、上述したように、切断後
の残渣物が残ってしまい、切断対象とする上層配線を完
全に切断することができないか、または切断対象の上層
配線が切断面付近に広く飛散して隣接する上層配線と電
気的に接続されるという問題が常に伴う。上述した問題
を避けるためには、上記の状況を考慮してヒューズの間
隔を広くとることが必須となる。
【0008】しかしながら、ヒューズの間隔を広く確保
するということはそれだけ多くの面積を有することとな
り、半導体の高集積化や微小化が進む現在においては好
ましくない。
【0009】そこで、本発明の目的は上記の問題点を解
消し、ヒューズの間隔を広く確保することなく、レーザ
照射による切断の成功率を向上させることができる半導
体装置及びそれに用いるヒューズ構造並びにその製造方
法を提供することにある。
【0010】
【課題を解決するための手段】本発明による半導体装置
は、不良回路を冗長回路に切り替えるためのヒューズ配
線を含む半導体装置であって、前記ヒューズ配線を形成
する上層配線と、前記上層配線よりも下層に前記ヒュー
ズ配線として形成される異層の配線と、前記上層配線と
前記異層の配線との間に形成される少なくとも1枚以上
の層間絶縁膜とを備えている。
【0011】本発明によるヒューズ構造は、不良回路を
冗長回路に切り替えるためのヒューズ配線を含む半導体
装置のヒューズ構造であって、前記ヒューズ配線を形成
する上層配線と、前記上層配線よりも下層に前記ヒュー
ズ配線として形成される異層の配線と、前記上層配線と
前記異層の配線との間に形成される少なくとも1枚以上
の層間絶縁膜とから構成している。
【0012】本発明による半導体装置の製造方法は、不
良回路を冗長回路に切り替えるためのヒューズ配線を含
む半導体装置の製造方法であって、層間絶縁膜上に第1
の配線層を前記ヒューズ配線として形成する第1の工程
と、前記第1の配線層上に前記層間絶縁膜を少なくとも
1枚以上形成する第2の工程と、その少なくとも1枚以
上形成された層間絶縁膜上に第2の配線層を前記ヒュー
ズ配線として形成する第3の工程とを備えている。
【0013】すなわち、本発明の半導体装置は、半導体
基板上に形成された下層配線と、その下層配線上に層間
絶縁膜を介して下層配線の一部と重畳する領域をもつよ
うに形成された上層配線とを導体部で電気的に接続する
ような立体構造を持ち、上層配線による不良回路を冗長
回路に切り替えるためのヒューズを含む半導体装置にお
いて、隣り合うヒューズ配線を、上層配線と、上層配線
との間に少なくとも1つ以上の層間絶縁膜を介して形成
される異層の配線とから形成している。
【0014】これによって、ヒューズの間隔を小さくす
ることが可能となり、ヒューズに有する面積を小さくす
ることが可能となるので、ヒューズの間隔を広く確保す
ることなく、レーザ照射による切断の成功率を向上させ
ることが可能となる。
【0015】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1(a)は本発明の一実施例
による半導体装置の平面図であり、図1(b)は図1
(a)のAA線に沿う断面図である。図1において、本
発明の一実施例による半導体装置では不良回路を冗長回
路に切り替えるためのヒューズ配線が上層配線2と、上
層配線2との間に1枚の層間絶縁膜4を介して形成され
る異層の配線3とによって形成されている。また、本発
明の一実施例による半導体装置にはヒューズ配線に対し
て切断用のレーザ光を照射するためのヒューズ開口部1
が設けられている。
【0016】この場合、上層配線2と異層の配線3とは
隣り合うように形成されており、異層の配線3は隣り合
う上層配線2との間に層間絶縁膜4を挟んで形成されて
いる。つまり、ヒューズ開口部1から見ると、ヒューズ
配線としては上層配線2と異層の配線3とが交互に並ん
でいることになる。
【0017】上記の半導体装置を製造する場合、まず異
層の配線3を層間絶縁膜4上に形成し、その異層の配線
3の上に1枚の層間絶縁膜4を形成してから上層配線2
を形成し、上層配線2上にヒューズ開口部1を形成する
ことになる。
【0018】図2(a)は本発明の一実施例による切断
前のヒューズを有する半導体装置の平面図であり、図2
(b)は図2(a)のBB線に沿う断面図である。図2
において、半導体基板(図示せず)上に形成された素子
(図示せず)や配線層(図示せず)等の上に下層配線6
と1枚の層間絶縁膜4を有する上層配線5とが形成され
ている。
【0019】この場合、上記構成の半導体装置において
はヒューズ開口部1から上層配線5または下層配線6の
レーザ照射焦点8にレーザの照準を合わせてレーザ照射
を行い、上層配線5または下層配線6を切断することで
ヒューズを切り替えている。
【0020】図3(a)は図2に示すレーザ照射焦点8
にレーザを照射して切断した後の半導体装置の平面図で
あり、図3(b)は図3(a)のCC線に沿う断面図で
ある。図3において、隣接するヒューズ配線、つまり上
層配線5と下層配線6とは間に1枚の層間絶縁膜4が挟
まれているため、1枚の層間絶縁膜4が壁の役割を果た
し、レーザを照射しても同じ層の配線が隣接して配置さ
れている場合(図9及び図10)よりも、隣接する配線
(上層配線5及び下層配線6)への影響が少ない。
【0021】したがって、レーザ照射を強くすることが
でき、切断の対象である配線(上層配線5または下層配
線6)を層間絶縁膜4上に残すことなく、完全に切断す
ることができる。
【0022】また、レーザ照射を強くしても層間絶縁膜
4が防御壁の役割を果たすため、切断後の配線(上層配
線5または下層配線6)の飛散も最小限に押さえられ、
隣接する配線(上層配線5及び下層配線6)と電気的に
接続されてしまうこともない。
【0023】したがって、同じ層の配線が隣接して配置
されている場合(図11及び図12)よりも、ヒューズ
配線の間隔(上層配線5と下層配線6との間隔)を狭く
することが可能となり、ヒューズに要する面積も小さく
なる。
【0024】図4(a)は本発明の他の実施例による半
導体装置の平面図であり、図4(b)は図4(a)のD
D線に沿う断面図である。図4において、本発明の他の
実施例による半導体装置では不良回路を冗長回路に切り
替えるためのヒューズ配線が上層配線2と、上層配線2
との間に2枚の層間絶縁膜4を介して形成される異層の
配線3とによって形成されている。また、本発明の他の
実施例による半導体装置にはヒューズ配線に対して切断
用のレーザ光を照射するためのヒューズ開口部1が設け
られている。
【0025】この場合、上層配線2と異層の配線3とは
隣り合うように形成されており、異層の配線3は隣り合
う上層配線2との間に2枚の層間絶縁膜4を挟んで形成
されている。つまり、ヒューズ開口部1から見ると、ヒ
ューズ配線としては上層配線2と異層の配線3とが交互
に並んでいることになる。
【0026】上記の半導体装置を製造する場合、まず異
層の配線3を層間絶縁膜4上に形成し、その異層の配線
3の上に2枚の層間絶縁膜4を形成してから上層配線2
を形成し、上層配線2上にヒューズ開口部1を形成する
ことになる。
【0027】図5(a)は本発明の他の実施例による切
断前のヒューズを有する半導体装置の平面図であり、図
5(b)は図5(a)のEE線に沿う断面図である。図
5において、半導体基板(図示せず)上に形成された素
子(図示せず)や配線層(図示せず)等の上に下層配線
6と2枚の層間絶縁膜4を有する上層配線5とが形成さ
れている。
【0028】この場合、上記構成の半導体装置において
はヒューズ開口部1から上層配線5または下層配線6の
レーザ照射焦点8にレーザの照準を合わせてレーザ照射
を行い、上層配線5または下層配線6を切断することで
ヒューズを切り替えている。
【0029】図6(a)は図5に示すレーザ照射焦点8
にレーザを照射して切断した後の半導体装置の平面図で
あり、図6(b)は図6(a)のFF線に沿う断面図で
ある。図6において、隣接するヒューズ配線、つまり上
層配線5と下層配線6とは間に2枚の層間絶縁膜4が挟
まれているため、2枚の層間絶縁膜4が壁の役割を果た
し、レーザを照射しても同じ層の配線が隣接して配置さ
れている場合(図9及び図10)よりも、隣接する配線
(上層配線5及び下層配線6)への影響が少ない。
【0030】したがって、レーザ照射を強くすることが
でき、切断の対象である配線(上層配線5または下層配
線6)を層間絶縁膜4上に残すことなく、完全に切断す
ることができる。
【0031】また、レーザ照射を強くしても2枚の層間
絶縁膜4が防御壁の役割を果たすため、切断後の配線
(上層配線5または下層配線6)の飛散も最小限に押さ
えられ、隣接する配線(上層配線5及び下層配線6)と
電気的に接続されてしまうこともない。この場合、本発
明の他の実施例では2枚の層間絶縁膜4を防御壁として
いるので、本発明の一実施例よりもこれらの効果が得や
すくなる。
【0032】したがって、同じ層の配線が隣接して配置
されている場合(図11及び図12)よりも、ヒューズ
配線の間隔(上層配線5と下層配線6との間隔)を狭く
することが可能となり、ヒューズに要する面積も小さく
なる。
【0033】このように、隣り合うヒューズ配線、つま
り上層配線2と異層の配線3との間、または上層配線5
と下層配線6との間に1枚以上の層間絶縁膜4を挟むこ
とによって、ヒューズの間隔を小さくすることができ、
ヒューズに有する面積を小さくすることができるので、
ヒューズの間隔を広く確保することなく、レーザ照射に
よる切断の成功率を向上させることができる。
【0034】
【発明の効果】以上説明したように本発明によれば、不
良回路を冗長回路に切り替えるためのヒューズ配線を含
む半導体装置において、ヒューズ配線を、上層配線と、
上層配線よりも下層に1枚以上の層間絶縁膜を介して形
成された異層の配線とから構成することによって、ヒュ
ーズの間隔を広く確保することなく、レーザ照射による
切断の成功率を向上させることができるという効果があ
る。
【図面の簡単な説明】
【図1】(a)は本発明の一実施例による半導体装置の
平面図、(b)は(a)のAA線に沿う断面図である。
【図2】(a)は本発明の一実施例による切断前のヒュ
ーズを有する半導体装置の平面図、(b)は(a)のB
B線に沿う断面図である。
【図3】(a)は図2に示すレーザ照射焦点にレーザを
照射して切断した後の半導体装置の平面図、(b)は
(a)のCC線に沿う断面図である。
【図4】(a)は本発明の他の実施例による半導体装置
の平面図、(b)は(a)のDD線に沿う断面図であ
る。
【図5】(a)は本発明の他の実施例による切断前のヒ
ューズを有する半導体装置の平面図、(b)は(a)の
EE線に沿う断面図である。
【図6】(a)は図5に示すレーザ照射焦点にレーザを
照射して切断した後の半導体装置の平面図、(b)は
(a)のFF線に沿う断面図である。
【図7】従来例による切断前のヒューズを有する半導体
装置の平面図である。
【図8】従来例によるヒューズ切断後の半導体装置の平
面図である。
【図9】(a)は従来例による切断前のヒューズを有す
る半導体装置の平面図、(b)は(a)のGG線に沿う
断面図である。
【図10】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のHH線に沿う断面図
である。
【図11】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のII線に沿う断面図
である。
【図12】(a)は従来例によるヒューズ切断後の半導
体装置の平面図、(b)は(a)のJJ線に沿う断面図
である。
【符号の説明】
1 ヒューズ開口部 2,5 上層配線 3 異層の配線 4 層間絶縁膜 6 下層配線 8 レーザ照射焦点

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 不良回路を冗長回路に切り替えるための
    ヒューズ配線を含む半導体装置であって、前記ヒューズ
    配線を形成する上層配線と、前記上層配線よりも下層に
    前記ヒューズ配線として形成される異層の配線と、前記
    上層配線と前記異層の配線との間に形成される少なくと
    も1枚以上の層間絶縁膜とを有することを特徴とする半
    導体装置。
  2. 【請求項2】 前記ヒューズ配線は、前記上層配線と前
    記異層の配線とが交互に並ぶように形成されたことを特
    徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記ヒューズ配線に対して切断用のレー
    ザ光を照射するためのヒューズ開口部を含み、前記ヒュ
    ーズ開口部側から見た時に前記上層配線と前記異層の配
    線とが交互に並ぶように形成されたことを特徴とする請
    求項1記載の半導体装置。
  4. 【請求項4】 不良回路を冗長回路に切り替えるための
    ヒューズ配線を含む半導体装置のヒューズ構造であっ
    て、前記ヒューズ配線を形成する上層配線と、前記上層
    配線よりも下層に前記ヒューズ配線として形成される異
    層の配線と、前記上層配線と前記異層の配線との間に形
    成される少なくとも1枚以上の層間絶縁膜とから構成し
    たことを特徴とするヒューズ構造。
  5. 【請求項5】 前記ヒューズ配線は、前記上層配線と前
    記異層の配線とが交互に並ぶように形成されたことを特
    徴とする請求項4記載のヒューズ構造。
  6. 【請求項6】 前記ヒューズ配線に対して切断用のレー
    ザ光を照射するためのヒューズ開口部を含み、前記ヒュ
    ーズ開口部側から見た時に前記上層配線と前記異層の配
    線とが交互に並ぶように形成されたことを特徴とする請
    求項4記載のヒューズ構造。
  7. 【請求項7】 不良回路を冗長回路に切り替えるための
    ヒューズ配線を含む半導体装置の製造方法であって、層
    間絶縁膜上に第1の配線層を前記ヒューズ配線として形
    成する第1の工程と、前記第1の配線層上に前記層間絶
    縁膜を少なくとも1枚以上形成する第2の工程と、その
    少なくとも1枚以上形成された層間絶縁膜上に第2の配
    線層を前記ヒューズ配線として形成する第3の工程とを
    有することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 前記第1及び前記第3の工程において、
    前記第1及び第2の配線層が交互に並ぶように形成する
    ようにしたことを特徴とする請求項7記載の半導体装置
    の製造方法。
  9. 【請求項9】 前記ヒューズ配線に対して切断用のレー
    ザ光を照射するためのヒューズ開口部を形成する第4の
    工程を含み、前記第1及び前記第3の工程において、前
    記ヒューズ開口部側から見た時に前記第1及び第2の配
    線層が交互に並ぶように形成するようにしたことを特徴
    とする請求項7記載の半導体装置の製造方法。
JP16177099A 1999-06-09 1999-06-09 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 Expired - Fee Related JP3269491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16177099A JP3269491B2 (ja) 1999-06-09 1999-06-09 半導体装置及びそれに用いるヒューズ構造並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16177099A JP3269491B2 (ja) 1999-06-09 1999-06-09 半導体装置及びそれに用いるヒューズ構造並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2000349155A true JP2000349155A (ja) 2000-12-15
JP3269491B2 JP3269491B2 (ja) 2002-03-25

Family

ID=15741581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16177099A Expired - Fee Related JP3269491B2 (ja) 1999-06-09 1999-06-09 半導体装置及びそれに用いるヒューズ構造並びにその製造方法

Country Status (1)

Country Link
JP (1) JP3269491B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817069B1 (ko) 2006-10-26 2008-03-27 삼성전자주식회사 퓨즈 박스의 퓨즈 배치 방법 및 그 방법을 사용하는 반도체메모리 장치
US7449764B2 (en) 2006-02-07 2008-11-11 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449764B2 (en) 2006-02-07 2008-11-11 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR100817069B1 (ko) 2006-10-26 2008-03-27 삼성전자주식회사 퓨즈 박스의 퓨즈 배치 방법 및 그 방법을 사용하는 반도체메모리 장치

Also Published As

Publication number Publication date
JP3269491B2 (ja) 2002-03-25

Similar Documents

Publication Publication Date Title
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
JP2005209903A (ja) 半導体装置及びその製造方法
JP2000299381A (ja) 半導体装置及びその製造方法
US7449764B2 (en) Semiconductor device and method of manufacturing the same
JP2005311372A (ja) 半導体記憶素子のヒューズ領域及びその製造方法
US7728406B2 (en) Semiconductor device
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
JP3485110B2 (ja) 半導体装置
KR100332456B1 (ko) 퓨즈를 갖는 반도체 소자 및 그 제조방법
JPH0969571A (ja) 半導体装置及びその製造方法
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
US7667290B2 (en) Semiconductor device including a laser light blocking layer which overlaps fuses
JP2003007821A (ja) 半導体装置およびその製造方法
JPH07263558A (ja) 半導体装置
JPH0936234A (ja) 半導体装置およびヒューズの切断方法
JP3328249B2 (ja) 半導体装置およびその製造方法
JPS61194740A (ja) 半導体装置
JP2008047880A (ja) 半導体素子のヒューズボックス及びその形成方法
JP2833275B2 (ja) 半導体装置
JPH09172087A (ja) 半導体装置
JP2004303991A (ja) 半導体装置及びその製造方法
JP4202077B2 (ja) ヒューズの切断方法
KR101025738B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JPH08264654A (ja) フューズ配線を有する電子装置
KR20100074715A (ko) 반도체 소자의 멜팅 퓨즈 및 그 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees