JPH08264654A - フューズ配線を有する電子装置 - Google Patents

フューズ配線を有する電子装置

Info

Publication number
JPH08264654A
JPH08264654A JP6101295A JP6101295A JPH08264654A JP H08264654 A JPH08264654 A JP H08264654A JP 6101295 A JP6101295 A JP 6101295A JP 6101295 A JP6101295 A JP 6101295A JP H08264654 A JPH08264654 A JP H08264654A
Authority
JP
Japan
Prior art keywords
wiring
fuse
dummy pattern
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6101295A
Other languages
English (en)
Inventor
Kiyoshi Izumi
潔 泉
Seiichi Sato
誠一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6101295A priority Critical patent/JPH08264654A/ja
Publication of JPH08264654A publication Critical patent/JPH08264654A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 フューズ配線を有し、かつ、基板表面の平坦
化に有効な電子装置を提供する。 【構成】 表面もしくは表面上に電子素子が形成された
基板19と、基板の上に形成された少なくとも1層の下
層配線層30と、下層配線層の上に形成された層間絶縁
膜22と、層間絶縁膜の上に形成され、外部からの作用
によって切断することができるフューズ配線26を含む
フューズ配線層32とを有し下層配線層には、一部領域
に、基板と電気的に絶縁され、下層配線層内の配線と同
時に形成されたダミーパターン24,25が配置され、
かつ、フューズ配線の両側に隣接して、配線及びダミー
パターンが配置されていない領域が設けられている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フューズ配線を有する
電子装置に関し、特に、レーザ光を照射してフューズ配
線を切断し、ウエハプロセス後に回路構成の変更を可能
とした電子装置に関する。
【0002】
【従来の技術】半導体集積回路装置には、ウエハプロセ
ス後に発見された不良箇所を救済するための冗長回路が
設けられている。冗長回路は、フューズ配線によって本
来の回路に接続されており、フューズ配線は必要に応じ
てレーザ照射等によって切断される。
【0003】また、近年の半導体集積回路装置の高集積
化に伴い、多層配線構造が不可欠になってきた。多層配
線を行うと、基板表面の凹凸が顕著になる。基板表面に
凹凸があると、金属配線のカバレッジ率、露光、エッチ
ング精度の低下を招く。この問題を解決するため、基板
表面を平坦化する技術が重要になっている。
【0004】多層配線構造の各層の表面を平坦化する方
法として、ダミーパターンを設ける方法が知られてい
る。この方法は、各配線層の実配線が形成されない領域
に、実配線の形成と同時に所定のダミーパターンを設け
る方法である。ダミーパターンを設けた配線層の上に、
SiO2 膜及びスピンオングラス(SOG)膜を堆積す
ると、実配線もしくはダミーパターンの隙間領域がSO
G膜で埋め尽くされる。このようにして、基板表面が平
坦化される。
【0005】
【発明が解決しようとする課題】ダミーパターンを設け
て多層配線構造の各層の表面を平坦化し、その上にフュ
ーズ配線を形成すれば、フューズ配線のカバレッジ率及
び露光、エッチング精度の低下を防止することができ
る。しかし、フューズ配線切断のためのレーザ照射によ
って下層のダミーパターンが加熱され、融解する場合が
ある。
【0006】本発明の目的は、フューズ配線を有し、か
つ、基板表面の平坦化に有効な電子装置を提供すること
である。
【0007】
【課題を解決するための手段】本発明の電子装置は、表
面もしくは表面の上に電子素子が形成された基板と、前
記基板の上に形成された少なくとも1層の下層配線層
と、前記下層配線層の上に形成された層間絶縁膜と、前
記層間絶縁膜の上に形成され、外部からの作用によって
切断することができるフューズ配線を含むフューズ配線
層とを有し、前記下層配線層には、一部領域に、前記基
板と電気的に絶縁され、該下層配線層内の配線と同時に
形成されたダミーパターンが配置され、かつ、前記フュ
ーズ配線の両側に隣接して、配線及びダミーパターンが
配置されていない領域が設けられている。
【0008】前記基板の上面に、前記フューズ配線が形
成されたフューズ配線領域と、フューズ配線領域以外の
他の領域を画定したとき、前記フューズ配線層には、前
記フューズ配線領域内に複数のフューズ配線を形成し、
前記下層配線層には、前期他の領域のうち配線が形成さ
れていない領域のほぼ全面にダミーパターンを配置し、
前記フューズ配線領域の少なくとも前記フューズ配線直
下の領域以外の領域にはダミーパターンを配置しないよ
うにしてもよい。
【0009】前記下層配線層には、前記フューズ配線直
下の領域のうち少なくとも一部にダミーパターンを配置
してもよい。前記下層配線層には、前記フューズ配線直
下のほぼ全領域にダミーパターンを配置してもよい。
【0010】前記下層配線層が複数の配線層を有する場
合に、前記他の領域のうち前記フューズ配線領域との境
界に隣接する領域には、前記複数の下層配線層のうち一
部の層のみにダミーパターンを配置し、前記フューズ配
線領域との境界から離れるに従ってダミーパターンが配
置された層の数が増加するようにしてもよい。
【0011】
【作用】配線層にダミーパターンを配置することによ
り、その上に形成する層間絶縁膜の表面を平坦化するこ
とができる。また、フューズ配線の両側に隣接した領域
にダミーパターンを配置していないため、フューズ配線
にレーザ光を照射したときのダミーパターンの発熱及び
融解を防止できる。
【0012】フューズ配線の直下にダミーパターンを配
置することにより、フューズ配線を形成する領域の段差
を少なくすることができる。なお、フューズ配線直下に
ダミーパターンが配置されていても、その両側に隣接し
た領域にダミーパターンが配置されていなければ、ダミ
ーパターンの発熱及び融解を防止できる。
【0013】フューズ配線直下の領域のうち、レーザ光
を照射する領域にのみダミーパターンを配置しないよう
にすることにより、フューズ配線の長さ方向に関してダ
ミーパターンを配置していない領域が狭くなる。ダミー
パターンを配置していない領域が狭くなると、SOG膜
で凹部を埋め込みやすくなるため、平坦性を向上するこ
とができる。
【0014】フューズ配線よりも下層の配線層が複数あ
る場合、各層の間でダミーパターンを形成した領域と形
成していない領域との境界線をずらせることにより、段
差を緩やかにすることができる。
【0015】
【実施例】まず、図1を参照してダミーパターンを用い
た基板表面の平坦化の方法について説明する。図1
(A)、(B)は、ダミーパターンを用いない場合の配
線層の形成方法を示す。
【0016】図1(A)に示すように、絶縁膜1の上に
金属配線2Aを形成する。絶縁膜1の表面及び金属配線
2Aを覆うように、化学気相成長法(CVD)等により
絶縁膜3を形成する。絶縁膜3の上にSOG膜4を塗布
する。2本の金属配線2Aの間隔がある程度広い場合に
は、配線2Aが形成されていない領域のSOG膜表面が
凹状に窪む。
【0017】絶縁膜3とSOG膜4にコンタクトホール
5を開け、金属配線2Aの上面の一部を露出させる。基
板表面全面を覆うようにCVDによりタングステン層6
を堆積する。タングステン層6はコンタクトホール5を
埋め込み、SOG膜4の表面の凹部領域に比較的厚く堆
積する。
【0018】図1(B)に示すように、タングステン層
6をエッチングし、コンタクトホール5内にタングステ
ンプラグ6Aを残す。SOG膜4の表面の凹部領域には
タングステン層6が比較的厚く堆積しているため完全に
エッチングされず、タングステン6Bが残ってしまう。
また、SOG膜4の表面が平坦ではないため、この表面
上に形成する配線のステップカバレッジ率及びフォトリ
ソグラフィの精度が低下してしまう。
【0019】次に、図1(C)、(D)を参照して、ダ
ミーパターンを用いた場合の配線層の形成方法を説明す
る。図1(C)に示すように、絶縁膜1の上に金属配線
2A及びダミーパターン2Bを同一の工程で形成する。
ダミーパターン2Bは、他の領域と電気的に絶縁されて
いる。2本の金属配線2Aの間にダミーパターン2Bが
配置されているため、表面に形成された凹部の幅が狭く
なっている。絶縁膜1の表面及び金属配線2A、ダミー
パターン2Bを覆うように、CVD等により絶縁膜3を
形成する。絶縁膜3の上にSOG膜4を塗布し、2層か
らなる層間絶縁膜を形成する。配線層に形成された凹部
の幅が狭いため、絶縁膜3及びSOG膜4が凹部を埋め
尽くし、SOG膜4の表面はほぼ平坦になっている。
【0020】次に、図1(A)、(B)の場合と同様
に、コンタクトホール5を開け、タングステン層6を堆
積する。図1(D)に示すように、タングステン層6を
エッチングしてコンタクトホール5内にタングステンプ
ラグ6Aを残す。SOG膜4の表面がほぼ平坦になって
いるため、タングステンプラグ6A以外のタングステン
層6はほぼ完全に除去される。
【0021】このように、配線層にダミーパターンを配
置することにより、層間絶縁膜の表面をより平坦化する
ことが可能になる。層間絶縁膜の表面全面にわたって平
坦化するためには、ダミーパターンを配線層の全面に配
置することが好ましい。
【0022】多層配線層の上にフューズ配線を形成する
場合にも、フューズ配線のステップカバレッジ率の低下
を防止するため、ダミーパターンを配置することが好ま
しいと考えられる。ここで、フューズ配線とは、ウエハ
プロセス後、レーザ光線照射等の外的作用によって必要
に応じて切断することができる配線をいう。
【0023】レーザ光線を照射してフューズ配線を切断
すると、その影響がフューズ配線の下層にまで及び、下
層配線が切断される場合がある。従って、フューズ配線
が形成される領域には、通常下層配線を配置しない。し
かし、ダミーパターンの場合には、切断されても回路動
作に影響しないため、フューズ配線が形成される領域に
ダミーパターンを配置しても問題ないと考えられる。
【0024】次に、ダミーパターンを配置した多層配線
層の上にフューズ配線を形成し、レーザ光線を照射して
フューズ配線を切断する予備実験を行った結果について
説明する。
【0025】図2(A)は、ダミーパターンを配置した
多層配線層の上に形成したフューズ配線を、レーザ光照
射によって切断したときの多層配線層及びフューズ配線
の平面図を示す。矩形のダミーパターン25が複数配置
され、層間絶縁膜を介してフューズ配線26が形成され
ている。フューズ配線26の図のほぼ中央の破線で示し
た部分は、レーザ光照射によって切断されている。
【0026】図2(B)は、フューズ配線26を切断す
る前の図2(A)の一点鎖線A2−A2における断面図
を示す。絶縁膜20の上に層間絶縁膜21、22、23
がこの順番に積層されている。絶縁膜20と層間絶縁膜
21との間に第1層目の配線層30、層間絶縁膜21と
22との間に第2層目の配線層31、層間絶縁膜22と
23との間にフューズ配線層32が形成されている。
【0027】第1層目の配線層30及び第2層目の配線
層31には、それぞれダミーパターン24及び25が形
成されている。フューズ配線層32には、フューズ配線
26が形成されている。なお図には示さないが、配線層
30、31の他の領域には実配線が形成され、フューズ
配線層32の他の領域にはフューズ配線以外の配線も形
成されている。
【0028】図2(C)は、フューズ配線26を切断し
た後の図2(A)の一点鎖線A2−A2における断面図
を示す。フューズ配線26の切断すべき領域にレーザ光
を照射すると、フューズ配線26が切断されると同時に
層間絶縁膜23に凹部35が形成される。フューズ配線
の切断部を観察したところ、ダミーパターンを配置して
いない場合に比べて広い範囲にわたって凹部35が形成
されていることがわかった。また、レーザ光を照射した
領域の近傍にクラックの発生が認められ、フューズ配線
の切断部周囲に付着物が認められた。
【0029】クラックの発生は、フューズ配線の下層の
配線層に配置されたダミーパターンがレーザ光のエネル
ギを吸収して発熱したためと考えられる。切断部周囲の
付着物は、レーザ光照射領域近傍のダミーパターン25
Aが融解し、周囲に飛散したものと考えられる。
【0030】ダミーパターンが融解して飛散し切断部の
周囲に付着すると、切断したフューズ配線が導通してし
まう危険性がある。また、切断時に導通していなくても
経年変化により再導通してしまう場合も考えられる。こ
の予備実験により、フューズ配線の切断部近傍のダミー
パターンが、製造歩留りの低下及び信頼性の低下の原因
になることがわかった。
【0031】次に、上記課題を解決した本発明の実施例
について説明する。図3(A)は、ダミーパターン及び
フューズ配線を配置した多層配線層の平面図を示す。フ
ューズ配線26の切断すべき部分の近傍にはダミーパタ
ーンが配置されていない。
【0032】図3(B)は、図3(A)の一点鎖線A3
−A3における断面図を示す。半導体基板19の上に絶
縁膜20が形成されている。半導体基板19の表面に
は、例えばトランジスタ等の電子素子が形成されてい
る。絶縁膜20の上に層間絶縁膜21、22、23がこ
の順番に積層されている。絶縁膜20と層間絶縁膜21
との間に第1層目の配線層30、層間絶縁膜21と22
との間に第2層目の配線層31、層間絶縁膜22と23
との間にフューズ配線層32が形成されている。
【0033】第1層目の配線層30及び第2層目の配線
層31には、それぞれダミーパターン24及び25が形
成されている。フューズ配線層32には、フューズ配線
26が形成されている。
【0034】ダミーパターン24、25は、フューズ配
線26の切断箇所の近傍には配置されていない。また、
ダミーパターンが配置されている領域と配置されていな
い領域との境界線が、配線層30と配線層31とで上下
に重ならないように配置されている。すなわち、ダミー
パターンが形成された領域のうち境界線に隣接する一定
領域には、1つの配線層にのみダミーパターンが配置さ
れている。
【0035】境界線が上下に重なると、そこで大きな段
差が生じるが、境界線をずらせることにより段差を緩や
かにすることができる。例えば、ダミーパターンを配置
しない領域を、第1層目の配線層30については10μ
m四方とし、第2層目の配線層31については5μm四
方とする。
【0036】図3(B)では、境界線に隣接する一定領
域に配線層31のダミーパターン25のみが配置され、
配線層30にダミーパターンが配置されていない場合を
示したが、逆に配線層30にのみダミーパターンを配置
してもよい。また、配線層が3層以上ある場合には、各
層のダミーパターン形成領域の境界線を相互にずらし、
境界線から離れるに従ってダミーパターンが配置された
層の数が増加するように各層を形成することが好まし
い。
【0037】また、図3(A)では、配線層31におい
てダミーパターンを形成しない領域を閉じたダミーパタ
ーンで取り囲んだ場合を示したが、必ずしも閉じたパタ
ーンとする必要はない。例えば四角形のダミーパターン
を複数配列してもよい。
【0038】図3(C)は、フューズ配線層32の上に
さらに配線層を設け、層間絶縁膜27を形成した場合を
示す。フューズ配線の上に2層の層間絶縁膜が形成され
ているため、最上面からフューズ配線26までの距離が
長くなる。このため、レーザ光でフューズ配線26を切
断しにくくなる。このような場合には、レーザ光による
切断を容易にするためにレーザ光照射箇所に凹部28を
設け、最上面からフューズ配線26までの距離を短くす
ることが好ましい。
【0039】次に、図4を参照して、ダミーパターンの
他の配置例について説明する。図4(A)に示すよう
に、複数のフューズ26A、26Bが配置されたフュー
ズ配線領域40を考える。図4(A)はフューズ配線領
域40内にダミーパターンが形成されていない場合を示
す。この場合、フューズ配線領域40とそれを取り囲む
ダミーパターンが配置されたダミーパターン領域41と
の境界線で段差が生じる。
【0040】この段差は、図3(B)に示すように、ダ
ミーパターン領域とフューズ配線領域との境界線を、複
数の配線層間で相互にずらせることにより緩和すること
ができる。また、フューズ配線の膜厚、幅等を適当に選
ぶことにより、段差による不良の発生を抑制することが
できるであろう。
【0041】図4(B)は、フューズ配線領域40の中
にもダミーパターンを配置し、レーザ光が照射されるス
ポット領域にのみダミーパターンを配置しないようにし
た例である。ダミーパターンを配置しないスポット領域
の大きさは、フューズ配線26A、26Bの幅の2〜3
倍程度でよいであろう。
【0042】このように、ダミーパターンを配置しない
領域を小さくしたことにより、ダミーパターンのない領
域をSOG膜等で埋め込みやすくなる。このため、ダミ
ーパターン領域とフューズ配線領域との境界の段差を小
さくすることができる。
【0043】図4(C)は、フューズ配線領域40内に
おいて、レーザ光を照射するスポット領域以外のフュー
ズ配線直下にのみダミーパターンを配置した例である。
フューズ配線26A、26Bの長さ方向に関しては、ダ
ミーパターンが配置されていない領域が図4(A)の場
合に比べて少ない。従って、図4(A)の場合よりもフ
ューズ配線の長さ方向に関する平坦性が改善されると考
えられる。
【0044】図4(D)は、フューズ配線領域40内に
おいて、フューズ配線直下にのみダミーパターンを配置
した例である。フューズ配線26A、26Bの直下には
ほぼ全領域にダミーパターンが配置されているため、フ
ューズ配線26A、26Bとフューズ配線層の他の領域
との高低差がない。このため、フューズ配線のステップ
カバレッジ率の低下を招くことはなく、また露光工程で
の焦点ずれによるパターン不良も防止できる。
【0045】なお、レーザ光照射部分に配置されたダミ
ーパターンによる悪影響が心配されるが、図4(D)の
ダミーパターンの配置で実験したところ、ダミーパター
ンの飛散等によるフューズ配線の再導通といった問題は
発生しなかった。これは、レーザ光のエネルギがフュー
ズ配線によって吸収され、その直下のダミーパターンま
で伝わりにくいためと考えられる。
【0046】このことから、ダミーパターンの融解及び
飛散によるフューズ配線の再導通は、フューズ配線の両
側に隣接した領域に配置されたダミーパターンが原因で
あると考えられる。従って、この領域にダミーパターン
を配置しないことにより、フューズ配線の再導通等を防
止できる。
【0047】上記実施例のようなダミーパターンの配置
を行うことにより、レーザ光照射によって形成される凹
部の開口面の広がりを抑制できる。このため、フューズ
配線を複数配列する場合に、配列のピッチを小さくする
ことが可能になる。
【0048】上記実施例では、半導体基板上に多層配線
層を形成する場合を説明したが、半導体基板に限らずそ
の他の基板上に形成する場合にも適用できる。例えば、
シリコンオンインシュレータ(SOI)基板上に多層配
線層を形成する場合、または表面上にジョセフソン素子
を形成した絶縁性基板の上に多層配線層を形成する場合
にも適用できる。
【0049】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0050】
【発明の効果】以上説明したように、本発明によれば、
多層配線層の表面平坦性を維持しつつ、フューズ配線切
断時の再導通を防止し、フューズ配線切断箇所の信頼性
を向上することができる。
【図面の簡単な説明】
【図1】ダミーパターンの配置方法を説明するための配
線層及び層間絶縁膜の断面図である。
【図2】ダミーパターンが形成された多層配線層及びそ
の上に形成されたフューズ配線の平面図及び断面図であ
る。
【図3】本発明の実施例によりダミーパターンを配置し
た多層配線層及びその上に形成されたフューズ配線の平
面図及び断面図である。
【図4】本発明の実施例によるダミーパターンの他の配
置方法を説明するための、多層配線層及びフューズ配線
の平面図である。
【符号の説明】
1、3、20 絶縁膜 2A、2B 配線 4 SOG膜 5 コンタクトホール 6 タングステン層 19 半導体基板 21、22、23 層間絶縁膜 24、25 ダミーパターン 26 フューズ配線 27 フューズ配線切断部 28、35 凹部 30、31 配線層 32 フューズ配線層 40 フューズ配線領域 41 ダミーパターン領域

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 表面もしくは表面の上に電子素子が形成
    された基板と、 前記基板の上に形成された少なくとも1層の下層配線層
    と、 前記下層配線層の上に形成された層間絶縁膜と、 前記層間絶縁膜の上に形成され、外部からの作用によっ
    て切断することができるフューズ配線を含むフューズ配
    線層とを有し、 前記下層配線層には、一部領域に、前記電子素子と電気
    的に絶縁され、該下層配線層内の配線と同時に形成され
    たダミーパターンが配置され、かつ、前記フューズ配線
    の両側に隣接して、配線及びダミーパターンが配置され
    ていない領域が設けられている電子装置。
  2. 【請求項2】 前記基板の上面には、前記フューズ配線
    が形成されたフューズ配線領域と、フューズ配線領域以
    外の他の領域が画定され、 前記フューズ配線層には、前記フューズ配線領域内に複
    数のフューズ配線が形成されており、 前記下層配線層には、前期他の領域のうち配線が形成さ
    れていない領域のほぼ全面にダミーパターンが配置さ
    れ、前記フューズ配線領域の少なくとも前記フューズ配
    線直下の領域以外の領域にはダミーパターンが配置され
    ていない請求項1に記載の電子装置。
  3. 【請求項3】 前記下層配線層には、前記フューズ配線
    直下の領域のうち少なくとも一部にダミーパターンが配
    置されている請求項2に記載の電子装置。
  4. 【請求項4】 前記下層配線層には、前記フューズ配線
    直下のほぼ全領域にダミーパターンが配置されている請
    求項3に記載の電子装置。
  5. 【請求項5】 前記下層配線層は、複数の配線層を有
    し、前記他の領域のうち前記フューズ配線領域との境界
    に隣接する領域には、前記複数の下層配線層のうち一部
    の層のみにダミーパターンが配置され、前記フューズ配
    線領域との境界から離れるに従ってダミーパターンが配
    置された層の数が増加する請求項2〜4のいずれかに記
    載の電子装置。
JP6101295A 1995-03-20 1995-03-20 フューズ配線を有する電子装置 Pending JPH08264654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6101295A JPH08264654A (ja) 1995-03-20 1995-03-20 フューズ配線を有する電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6101295A JPH08264654A (ja) 1995-03-20 1995-03-20 フューズ配線を有する電子装置

Publications (1)

Publication Number Publication Date
JPH08264654A true JPH08264654A (ja) 1996-10-11

Family

ID=13159001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6101295A Pending JPH08264654A (ja) 1995-03-20 1995-03-20 フューズ配線を有する電子装置

Country Status (1)

Country Link
JP (1) JPH08264654A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355968B1 (en) * 2000-08-10 2002-03-12 Infineon Technologies Ag Wiring through terminal via fuse
US7382036B2 (en) 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置
KR100911299B1 (ko) * 2002-10-31 2009-08-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355968B1 (en) * 2000-08-10 2002-03-12 Infineon Technologies Ag Wiring through terminal via fuse
KR100911299B1 (ko) * 2002-10-31 2009-08-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치
US7382036B2 (en) 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse
US7572724B2 (en) 2005-07-29 2009-08-11 International Business Machines Corporation Doped single crystal silicon silicided eFuse
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置

Similar Documents

Publication Publication Date Title
KR100605445B1 (ko) 반도체 장치 및 그 제조 방법
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
KR100675296B1 (ko) 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들
JP5230061B2 (ja) 半導体装置及びその製造方法
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
KR100297141B1 (ko) 대규모 집적 반도체 장치의 다층배선구조를 형성하는 방법
JPH08264654A (ja) フューズ配線を有する電子装置
JP4174412B2 (ja) 半導体装置及びその製造方法
US20020190348A1 (en) Semiconductor device having anti-fuse structure
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JP4202077B2 (ja) ヒューズの切断方法
KR100340912B1 (ko) 반도체장치의 퓨즈부의 구조및 그 제조방법
JP4190084B2 (ja) 半導体装置及びその製造方法
KR20000027285A (ko) 반도체 소자의 금속 배선 구조 및 그 형성 방법
KR101025738B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR101116350B1 (ko) 반도체 소자 제조방법
KR100452315B1 (ko) 반도체 소자 제조방법
JP2001298093A (ja) 半導体装置及びその製造方法
KR20030080311A (ko) 반도체 소자의 스크래치 결함 방지 방법
JPH1167764A (ja) 半導体装置
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
CN113394195A (zh) 半导体结构及其形成方法、熔丝阵列
KR20100005611A (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020115