CN113394195B - 半导体结构及其形成方法、熔丝阵列 - Google Patents

半导体结构及其形成方法、熔丝阵列 Download PDF

Info

Publication number
CN113394195B
CN113394195B CN202010174301.1A CN202010174301A CN113394195B CN 113394195 B CN113394195 B CN 113394195B CN 202010174301 A CN202010174301 A CN 202010174301A CN 113394195 B CN113394195 B CN 113394195B
Authority
CN
China
Prior art keywords
conductive layer
layer
conductive
metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010174301.1A
Other languages
English (en)
Other versions
CN113394195A (zh
Inventor
王蒙蒙
李佳龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010174301.1A priority Critical patent/CN113394195B/zh
Priority to PCT/CN2021/079976 priority patent/WO2021180124A1/zh
Priority to US17/439,960 priority patent/US20220230959A1/en
Publication of CN113394195A publication Critical patent/CN113394195A/zh
Application granted granted Critical
Publication of CN113394195B publication Critical patent/CN113394195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/766—Laser fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体结构及其形成方法，一种熔丝阵列，所述半导体结构包括至少两个第一通孔，位于衬底上方；第一导电层，位于所述第一通孔上方，与所述第一通孔电连接；至少两个第二通孔，位于所述第一导电层上方；第二导电层，位于所述第二通孔上方，通过所述第二通孔与所述第一导电层电连接；其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠。所述半导体结构所需的熔断能量较低。

Description

半导体结构及其形成方法、熔丝阵列
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法、一种熔丝阵列。
背景技术
随着半导体工艺水平的改进以及集成电路复杂度的提高，芯片内器件数量不断增加，而单个元器件如晶体管或存储单元的失效，往往会导致整个集成电路的功能失效。
例如，采用半导体工艺制造的DRAM芯片会不可避免的产生缺陷存储的单元，而DRAM芯片上通常会形成有冗余存储单元，利用冗余存储单元去永久替换缺陷存储单元，即可修复DRAM芯片。常见的方法是在集成电路中形成一些可以熔断的连接线，也就是熔丝(fuse)结构，在芯片生产完成时，若其中有部分存储单元或电路出现功能问题，就可以通过选择性地熔断(或破坏)与缺陷电路相关的熔丝结构，同时激活冗余的存储单元以形成新的电路来替换，实现修复的目的。
激光熔丝是一种常用的熔丝结构，通过激光束熔断熔丝，使得电路结构发生变化。现有技术中的激光熔丝结构，在后续的熔丝熔断工艺中需要较大的能量，造成工艺参数难以控制以及能量过大会损伤熔丝结构周围的器件。
如何降低熔丝熔断能量，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法、一种熔丝阵列，降低熔断时所需的激光能量。
为了解决上述问题，本发明提供了一种半导体结构，包括：至少两个第一通孔，位于衬底上方；第一导电层，位于所述第一通孔上方，与所述第一通孔电连接；至少两个第二通孔，位于所述第一导电层上方；第二导电层，位于所述第二通孔上方，通过所述第二通孔与所述第一导电层电连接；其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠。
可选的，还包括：保护层，覆盖所述第二导电层；熔丝开窗区，位于所述保护层上方，所述第二通孔、所述第二导电层均位于所述熔丝开窗区内。可选的，所述熔丝开窗区为一凹槽，所述凹槽的底部为所述保护层的一部分。
可选的，所述第二导电层沿着x方向布置，所述第一导电层沿着y方向布置，所述x方向和所述y方向垂直。
可选的，所述第一通孔包括接触孔、金属层与金属层之间通孔中的一种。
可选的，所述第二导电层包括第N层金属层、第N-1层金属层、第N-2层金属层、第二层金属层中的一种，所述N为大于等于5的正整数。
可选的，所述第一导电层与所述第二导电层具有不同的导电率。
可选的，所述第一导电层包括多晶硅、钨金属、铝金属、铜金属中的一种或多种，所述第二导电层包括钨金属、铝金属、铜金属中的一种或多种。
本发明的技术方案还提供一种熔丝阵列，包括上述任一项所述半导体结构，多个所述半导体结构以M行、N列的阵列布置，所述M和N均为正偶数。
本发明的技术方案还提供一种半导体结构的形成方法，包括：在衬底上方形成至少两个第一通孔；在所述第一通孔上方形成第一导电层，所述第一导电层与所述第一通孔电连接；在所述第一导电层上方形成至少两个第二通孔；在所述第二通孔上方形成第二导电层，通过所述第二通孔与所述第一导电层电连接；其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠。
可选的，还包括：在所述第二导电层上方形成一保护层；在所述保护层上方形成一凹槽，作为熔丝开窗区，所述第二通孔、所述第二导电层均位于所述熔丝开窗区内。
本发明的半导体结构中，第一通孔与第二半导体层在衬底上的投影无重叠，在对第二半导体层进行熔断时，只需要对第二半导体层及其下方的第二通孔进行熔断即可，可以降低熔断能量，熔断过程更易控制。
附图说明
图1A至图1C为本发明一具体实施方式的半导体结构的结构示意图；
图2A至图2C为本发明一具体实施方式的半导体结构的结构示意图；
图3A至图6B为本发明一具体实施方式的半导体结构的形成过程的结构示意图；
图7为本发明一具体实施方式的熔丝阵列的结构示意图；
图8为本发明一具体实施方式的熔丝阵列上方形成有熔丝开窗区的俯视示意图。
具体实施方式
如背景技术中所述，目前的熔丝熔断工艺中需要较大的能量。在对熔丝进行激光熔断过程中，如果仅仅是将熔丝熔断，熔断过程中产生的金属飞溅或设高温导致的金属扩散迁移，依然有可能使得熔丝连接的两个导电通路之间发生短路。尤其是，现在的集成电路工艺中，越来越多的采用多孔介电材料，作为各金属层间的介质层材料。为了能够使得所述激光熔丝连接的两个导电通路之间彻底断开，通常需要会将整个导电通路进行垂直熔断，将熔丝及其下方的导电通路上的金属均进行激光融断，从而使得金属在高温下彻底被汽化排出。
为了解决上述问题，发明人提出一种新的半导体结构及其形成方法，以及一种形成的熔丝阵列。
下面结合附图对本发明提供的半导体结构及其形成方法、一种熔丝阵列的具体实施方式做详细说明。
请参考图1A至图1C，为本发明一具体实施方式的半导体结构的结构示意图。图1B为沿图1A中A-A’线的剖面示意图，图1C为沿图1A中B-B’线的剖面示意图。
所述半导体结构包括：至少两个第一通孔101，位于衬底上方；第一导电层110，位于所述第一通孔101上方，与所述第一通孔101电连接；至少两个第二通孔102，位于所述第一导电层110上方；第二导电层120，位于所述第二通孔102上方，通过所述第二通孔102与所述第一导电层110电连接；其中，所述第一通孔101与所述第二导电层120在所述衬底上的投影均不重叠。
所述第一通孔101、第二通孔102、第一导电层110以及第二导电层120均形成于介质层(图中未示出)。
该具体实施方式中，以两个第一通孔101作为示例。所述第一导电层110为倒装状金属块，该具体实施方式中，以两个第一导电层110作为示例。所述第一导电层110与其下方的第一通孔101及其上方的第二通孔102构成导电通路。该具体实施方式中，两个所述第一通孔101、两个所述第一导电层110构成两条导电通路。所述第二导电层120通过所述第二通孔102连接至所述两条导电通路，使得两条所述导电通路之间形成电连接。
该具体实施方式中，所述第二导电层120为第二层金属层，所述第一导电层110为第一层金属层。相应的，所述第一通孔101为连接至衬底或晶体管的接触孔，所述第二通孔102为金属层与金属层之间的连接通孔。
在其他具体实施方式中，所述第二导电层120还可以为第N层金属层、第N-1层金属层、第N-2层金属层中的一种，所述N为大于等于5的正整数；所述第一导电层110为所述第二导电层120内下一层的金属层。所述第一导电层110下方还形成有其他层的金属层。所述第二通孔102为金属层与金属层之间的连接通孔，所述第一通孔101也为金属层与金属层之间的连接通孔。
所述第一导电层110的材料包括多晶硅、钨金属、铝金属、铜金属中的一种或多种；所述第二导电层120的材料包括钨金属、铝金属、铜金属中的一种或多种。所述第一导电层110与所述第二导电层120的材料可以相同，也可以不同，本领域技术人员，可以根据所述第一导电层110和所述第二导电层120的实际位置选择合适的导电材料。由于所述第二导电层120位于上方，长度较大，需要选择具有更小电阻率的材料，以减少电阻。在一个具体实施方式中，所述第一导电层110的材料为铝，所述第二导电层120的材料为铜。在其他具体实施方式中，所述第一导电层110和所述第二导电层120的材料均为铜。
可以根据所述第一通孔101和所述第二通孔102的位置选择合适的通孔材料。在一个具体实施方式中，所述第一通孔101为连接至晶体管的接触通孔，材料为钨，所述第二通孔102为金属层间连接通孔，材料为铜。在另一具体实施方式中，所述第一通孔101和所述第二通孔102的材料相同，均为铜或其他金属。
由于所述第一通孔101和所述第二导电层120在衬底上的投影不重叠，所述第一通孔101的投影位于所述第二导电层120的外侧。所以在对第二导电层120进行熔断的过程中，第二导电层120及其正下方的第二通孔102以及部分第一导电层110被熔断后，熔断的金属材料与所述第一通孔101之间的距离较大，不易与所述第一通孔101之间造成短路。从而，在对所述第二导电层120进行熔断时，只需要对所述第二导电层120及其投影面内的第二通孔102进行熔断。进一步可以对第二通孔102下方的部分第一导电层110进行熔断，即仅需要对图1B中虚线框内的导电结构进行熔断，以确保导电通路之间能够被彻底断开。无需对下方的整条导电通路上的导电材料全部进行熔断，从而避免了在熔断时使用过大的激光能量，进而避免了对熔丝结构周围的器件造成损伤。可以根据版图空间等合理设计所述第一通孔101与所述第二导电层120之间的水平距离。所述水平距离可以为0.5微米～10微米，但考虑到不同制造厂商和不同制程的差异，上述水平距离的具体值不应理解为一种对本发明的半导体结构的限制，本领域技术人员在此基础上可以进行合理的调整。
进一步的，当所述第一导电层为第二层或更上层的金属层时，所述第一通孔101下方连接的导电通路上的导电层及各层间通孔在衬底上的投影也不重叠，使得导电通孔始终位于其上方连接的导电层的投影外侧，进而避免对第二导电层进行熔断过程中，与第一通孔下方的导电层或连接通孔之间造成短路。
该具体实施方式中，所述第二导电层120沿着x方向布置，所述第一导电层110沿着y方向布置，即所述第二导电层120的长度方向沿x方向，所述第一导电层110的长度方向沿y方向。所述x方向和所述y方向垂直，以尽量提高所述第一通孔101与所述第二导电层120之间的距离最大。该具体实施方式中，两个所述第一通孔110在衬底上的投影分别位于所述第二导电层120在衬底上投影的两侧，提高两个所述第一通孔110分别所在的两个导电通路之间的距离，避免在对第二导电层120进行熔断的过程中，所述两个导电通路之间由于熔断金属的飞溅或扩散等造成短路问题。
请参考图2A至图2C，为本发明另一具体实施方式的半导体结构的结构示意图。图2B为沿图2A中A-A’线的剖面示意图，图2C为沿图2A中B-B’线的剖面示意图。
该具体实施方式中，所述第二导电层220与每个第一导电层210之间通过多个第二通孔202连接，相应的所述第一导电层210与所述第二导电层220之间的重叠面积也更大，有利于在对第二导电层220进行熔断时，同时对其投影下方的第一导电层210也进行熔断，以减少激光熔断时，激光光束的对准难度。
在本发明的其他具体实施方式中，所述半导体结构还包括保护层和所述熔丝开窗区，所述保护层覆盖所述导电层，所述熔丝开窗区，位于所述保护层上方，所述第二通孔、所述第二导电层均位于所述熔丝开窗区内。当不需要对所述第二导电层进行熔断时，所述保护层能够保护所述第二导电层，当需要对所述第二导电层进行熔断时，直接通过所述熔丝开窗区对所述第二导电层及其下方的第二通孔以及部分第一导电层进行熔断。
进一步的，所述熔丝开窗区为一凹槽，所述凹槽的底部为所述保护层的一部分。
本发明的技术方案，还提供一种上述半导体结构的形成方法。
请参考图3A至图6B为本发明一具体实施方式的半导体结构的形成方法。
请参考图3A至图3B，提供衬底(图中未示出)，在所述衬底上方形成有第一介质层310，在所述第一介质层310内形成至少两个第一通孔301。图3B为沿图3A中C-C’线的剖面示意图。
形成所述第一通孔301的方法包括：刻蚀所述第一介质层310至下层导体，形成通孔，在所述通孔内填充导电材料，并进行平坦化，形成所述第一通孔301。该具体实施方式中，以形成两个所述第一通孔301作为示例。
请参考图4A至图4C，在所述第一介质层310上形成第二介质层320，以及位于所述第二介质层320内的第一导电层321，所述第一导电层321连接至所述第一通孔301。图4B为沿图4A中C-C’线的剖面示意图，图4C为沿图4A中D-D’线的剖面示意图。
所述第一导电层321形成方法，包括刻蚀所述第二介质层320形成凹槽后，在所述凹槽内填充导电材料，形成所述第一导电层321。在其他具体实施方式中，也可以通过形成覆盖所述第一介质层310的导电材料层后，对所述导电材料层进行图形化而形成所述第一导电层321，然后再在所述第一导电层321上形成介质材料，并进行平坦化处理，形成表面与所述第一导电层321表面齐平第二介质层320。所述第一导电层321的横截面可以为矩形、圆形、多边形等平面图形。
请参考图5A至图5C，在所述第二介质层320表面形成阻挡层3301以及覆盖所述阻挡层3301的第三介质层330；在所述第三介质层330内形成第二通孔302以及位于所述第二通孔302的第二导电层322。图5B为沿图5A中C-C’线的剖面示意图，图5C为沿图5A中D-D’线的剖面示意图。
所述第二通孔302底部贯穿所述阻挡层3301，位于所述第一导电层321表面，连接所述第一导电层321和所述第二导电层322，所述第二导电层322通过所述第二通孔302连接两个第一导电层321，使得两个所述第一导电层321所在的两个导电通路之间连接。通过激光熔断所述第二导电层322即可断开所述两个导电通路。
所述第二导电层322和所述第二通孔302可以通过双大马士革工艺形成，具体的，在所述第三介质层330内形成通孔及位于所述通孔上方的凹槽，然后填充在所述通孔和凹槽内填充导电材料并进行平坦化，在通孔内形成所述第二通孔302，在所述凹槽内形成第二导电层322。
在其他具体实施方式中，还可以分别形成所述第二通孔302和所述第二导电层322。
在所述第二导电层322、第二通孔302与所述第三介质层330之间还可以形成有金属阻挡层，以避免金属材料内原子的扩散。所述金属阻挡层的材料可以为TiN、TaN等中的一种。
在一些具体实施方式中，所述阻挡层3301的材料可以为SiN、SiON或SiCN等，用于阻挡所述第一导电层321内的金属原子向所述第三介质层330内扩散。所述第一介质层310、第二介质层320以及第三介质层330的材料可以为氧化硅、氮氧化硅、碳氧化硅等集成电路支撑中常用的层间介质层材料，或者还可以为无定型碳、多孔氧化硅等等低K介电材料。
请参考图6A至图6B，依次形成覆盖所述第三介质层330的阻挡层3401以及位于所述阻挡层3401表面的第四介质层340；刻蚀所述第四介质层340，形成位于所述第二导电层322和所述第二通孔302上方的熔丝开窗区341。
所述熔丝开窗区341位于所述半导体结构上方，通常所述熔丝开窗区341的尺寸会大于所述半导体结构的尺寸，使得所述半导体结构位于所述熔丝开窗区341所在区域内。所述熔丝开窗区341底部与所述第二导电层322表面之间具有部分厚度的介质材料，作为覆盖所述第二导电层322的保护层。当不需要对所述第二导电层322进行熔断时，所述保护层能够保护所述第二导电层322，当需要对所述第二导电层322进行熔断时，直接通过所述熔丝开窗区341对所述第二导电层322和所述第二通孔302进行熔断。
所述第二导电层322表面的保护层的厚度较小，以进一步减小激光熔断时的能量。在一些具体实施方式中，还可以在所述第二导电层322所在的金属层或更上层的金属层内形成对准标记，所述对准标记位于所述熔丝开窗区341之外，所有熔丝结构相对于所述对准标记均具有固定的坐标，便于通过所述对准标记对所述熔丝结构进行激光对准。
所述该具体实施方式中，所述保护层包括阻挡层3401和位于所述阻挡层3401上的刻蚀所述第四介质层340后剩余的部分厚度的介质层。
在其他具体实施方式中，在形成熔丝开窗区341的过程中，可以以所述阻挡层3401作为刻蚀停止层，使得所述第二导电层322上仅覆盖有阻挡层3401作为保护层。以所述阻挡层3401作为刻蚀停止层时，刻蚀所述第四介质层340的停止时机较容易控制，保护层的厚度仅由所述阻挡层3401的厚度决定。可以选择两种不同的材料作为阻挡层3401和第四介质层340，使得刻蚀所述第四介质层340的过程中，对第四介质层340和阻挡层3401具有较高的刻蚀选择比。所述阻挡层3401还用于阻挡所述第二导电层322的材料向所述第四介质层340内扩散。在一些具体实施方式中，所述阻挡层3401的材料可以为氮化硅、碳氮化硅等，所述第四介质层340的材料可以为氧化硅、氮氧化硅、碳氧化硅等集成电路支撑中常用的层间介质层材料，或者还可以为无定型碳、多孔氧化硅等等低K介电材料。
上述具体实施方式中，所述第一介质层310、第二介质层320、第三介质层330、第四介质层340以及阻挡层3301、3401均作为衬底上方的层间介质层或层间介质层内的一部分，用于隔离各金属层及层间互连结构。
本发明的具体实施方式还提供一种熔丝阵列，包括上述具体实施方式中所形成的半导体结构。具体的，多个所述半导体结构以M行、N列的阵列布置。在一些具体实施方式中，所述M和N均为正偶数。所述熔丝阵列构成可编程阵列，通过对所述熔丝阵列内的各半导体结构的熔断选择，对电路进行熔断控制。
请参考图7，为本发明一具体实施方式的熔丝阵列的结构示意图。
该具体实施方式中，所述熔丝阵列包括8个上述半导体结构701，以2行、4列的阵列布置。
为了减少熔丝阵列的面积，不同行的半导体之间相互错开，以减少相邻行之间的间距。
所述半导体结构的第一通孔连接至下方的电路702，所述电路702可以连接至其他半导体器件。通过选择性对其中的部分半导体结构进行熔断操作，可以改变电路702的连接关系，从而实现对芯片的修复等操作，例如，将冗余存储单元替代出现问题的存储单元，实现对存储芯片的修复。
请参考图8，为本发明一具体实施方式的熔丝阵列上方形成有熔丝开窗区的俯视示意图。
所述熔丝阵列上方形成有介质层800，所述介质层800内形成有熔丝开窗区801，所述熔丝开窗区801位于所述熔丝阵列的上方，暴露所述熔丝阵列内的所有熔丝结构，即所述半导体结构701。所述熔丝开窗区801底部与所述半导体结构701之间可以具有部分厚度的介质层800作为保护层。
以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种半导体结构，其特征在于，包括：
至少两个第一通孔，位于衬底上方；
第一导电层，位于所述第一通孔上方，与所述第一通孔电连接；
多个第二通孔，位于所述第一导电层上方；
第二导电层，位于所述第二通孔上方，通过所述第二通孔与所述第一导电层电连接，所述第二导电层沿着x方向布置，所述第一导电层沿着y方向布置，所述x方向和所述y方向垂直，所述第一通孔为至少两个，所述至少两个所述第一通孔在所述x方向上间隔开且在所述y方向上位于所述第二导电层的两侧，所述多个第二通孔在沿所述x方向的投影面上重叠，所述第二导电层与每个所述第一导电层之间通过多个所述第二通孔连接；
其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠；
保护层，覆盖所述第二导电层；
熔丝开窗区，位于所述保护层上方，所述第二通孔、所述第二导电层均位于所述熔丝开窗区内。
2.根据权利要求1所述的半导体结构，其特征在于，所述熔丝开窗区为一凹槽，所述凹槽的底部为所述保护层的一部分。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一通孔包括接触孔、金属层与金属层之间通孔中的一种。
4.根据权利要求1所述的半导体结构，其特征在于，所述第二导电层包括第N层金属层、第N-1层金属层、第N-2层金属层、第二层金属层中的一种，所述N为大于等于5的正整数。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层与所述第二导电层具有不同的导电率。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一导电层包括多晶硅、钨金属、铝金属、铜金属中的一种或多种，所述第二导电层包括钨金属、铝金属、铜金属中的一种或多种。
7.一种熔丝阵列，其特征在于，包括权利要求1至6中任一所述半导体结构，多个所述半导体结构以M行、N列的阵列布置，所述M和N均为正偶数。
8.一种半导体结构的形成方法，其特征在于，
在衬底上方形成至少两个第一通孔；
在所述第一通孔上方形成第一导电层，所述第一导电层与所述第一通孔电连接；
在所述第一导电层上方形成多个第二通孔，在所述第二通孔上方形成第二导电层，所述第二导电层沿着x方向布置，所述第一导电层沿着y方向布置，所述x方向和所述y方向垂直，所述多个第二通孔在沿所述x方向的投影面上至少部分重叠，所述第二导电层通过所述第二通孔与所述第一导电层电连接，所述至少两个第一通孔在x方向上间隔开且在所述y方向上位于所述第二导电层的两侧，所述第二导电层与每个所述第一导电层之间通过多个所述第二通孔连接；
其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠；
在所述第二导电层上方形成一保护层；
在所述保护层上方形成一凹槽，作为熔丝开窗区，所述第二通孔、所述第二导电层均位于所述熔丝开窗区内。
CN202010174301.1A 2020-03-13 2020-03-13 半导体结构及其形成方法、熔丝阵列 Active CN113394195B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010174301.1A CN113394195B (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法、熔丝阵列
PCT/CN2021/079976 WO2021180124A1 (zh) 2020-03-13 2021-03-10 半导体结构及其形成方法、熔丝阵列
US17/439,960 US20220230959A1 (en) 2020-03-13 2021-03-10 Semiconductor structure, method for forming semiconductor structure, and fuse array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010174301.1A CN113394195B (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法、熔丝阵列

Publications (2)

Publication Number Publication Date
CN113394195A CN113394195A (zh) 2021-09-14
CN113394195B true CN113394195B (zh) 2023-05-26

Family

ID=77615854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010174301.1A Active CN113394195B (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法、熔丝阵列

Country Status (3)

Country Link
US (1) US20220230959A1 (zh)
CN (1) CN113394195B (zh)
WO (1) WO2021180124A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043432A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005260398A (ja) * 2004-03-10 2005-09-22 Sony Corp 半導体装置および半導体装置の製造方法
US20060267136A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Integrated circuit (ic) with on-chip programmable fuses
JP4865302B2 (ja) * 2005-11-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7397106B2 (en) * 2005-12-12 2008-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laser fuse with efficient heat dissipation
KR20090088678A (ko) * 2008-02-15 2009-08-20 주식회사 하이닉스반도체 퓨즈 및 그 제조 방법
KR20100023267A (ko) * 2008-08-21 2010-03-04 삼성전자주식회사 퓨즈를 포함하는 반도체 소자의 제조방법
KR20110065753A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20220230959A1 (en) 2022-07-21
CN113394195A (zh) 2021-09-14
WO2021180124A1 (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
JP3968045B2 (ja) ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造
JP4455819B2 (ja) 半導体素子のヒューズの形成法
US6372556B1 (en) Semiconductor device having a fuse and fabricating method therefor
CN113394195B (zh) 半导体结构及其形成方法、熔丝阵列
CN113394193B (zh) 半导体结构及其形成方法、激光熔丝的熔断方法
US20070170544A1 (en) Semiconductor device with metal fuses
KR20120103982A (ko) 퓨즈 패턴 및 그 제조 방법
KR20070054278A (ko) 반도체 소자의 퓨즈구조 및 퓨즈 형성방법
KR100838920B1 (ko) 금속 퓨즈를 갖는 반도체 디바이스
KR101043865B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR100605599B1 (ko) 반도체 장치 및 그 제조방법
KR101051176B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR101095054B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR20100074715A (ko) 반도체 소자의 멜팅 퓨즈 및 그 제조 방법
KR100799130B1 (ko) 이중 퓨즈 구조를 가진 반도체 소자 제조방법
KR101087799B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
TW529147B (en) Structure of metal fuse of semiconductor device
KR101033980B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR100675291B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR100904478B1 (ko) 반도체 장치 및 그 제조방법
KR20100138058A (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR20110001787A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20060011575A (ko) 반도체 메모리 장치 및 그 제조방법
KR20110003678A (ko) 반도체 소자의 퓨즈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant