TWI695476B - 半導體裝置以及熔絲的切斷方法 - Google Patents

半導體裝置以及熔絲的切斷方法 Download PDF

Info

Publication number
TWI695476B
TWI695476B TW106105522A TW106105522A TWI695476B TW I695476 B TWI695476 B TW I695476B TW 106105522 A TW106105522 A TW 106105522A TW 106105522 A TW106105522 A TW 106105522A TW I695476 B TWI695476 B TW I695476B
Authority
TW
Taiwan
Prior art keywords
fuse
insulating film
fuse element
semiconductor device
laser
Prior art date
Application number
TW106105522A
Other languages
English (en)
Other versions
TW201743426A (zh
Inventor
北島裕一郎
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201743426A publication Critical patent/TW201743426A/zh
Application granted granted Critical
Publication of TWI695476B publication Critical patent/TWI695476B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本發明提供一種在可藉由雷射而切斷的熔絲元件中，能夠穩定地切斷的半導體裝置。熔絲元件包含上部熔絲元件及下部熔絲配線以及熔絲連接接點。當藉由雷射而切斷熔絲元件時下部熔絲配線被層間膜保護，僅使上部熔絲元件有效率地熔融氣化。此外，由於將上部熔絲元件與下部熔絲配線加以連接的接點配置在雷射照射區域的中心，故而形成為連接部分最有效率地接受雷射的能量的構成。

Description

半導體裝置以及熔絲的切斷方法
本發明是有關於一種半導體裝置，特別是有關於一種包含可藉由切斷而變更電路構成的熔絲元件的半導體裝置。
在半導體裝置的製造步驟中，有如下方法：在晶圓製造步驟結束後，例如利用雷射，將例如利用有多晶矽（polysilicon）或金屬（metal）的熔絲元件加以切斷來進行電路構成的變更。藉由使用本方法，可在測定半導體裝置的電氣特性之後，藉由修正電阻值來獲得所需的特性，從而在使重視類比（analog）特性的半導體裝置完成的方面成為特別有效的手段。在利用所述雷射的方法中，對熔絲元件要求可穩定地切斷。
在專利文獻1中，提示有一種增大熔絲元件的藉由雷射而形成的熔斷部分的面積，或使熔斷部分中間變細來確保功率餘裕（power margin），從而穩定地切斷熔絲元件的方法。
又，在專利文獻2中，提示有一種利用接點（contact）連接經積層的熔絲元件，且利用雷射對接點部進行切斷，來使切斷不良不易產生的方法。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平9-199596號公報 [專利文獻2]日本專利特開平9-36234號公報
[發明所欲解決之課題] 作為利用雷射來切斷的熔絲元件的課題之一，可舉出切斷不良。如圖4所示，若對熔絲元件15藉由雷射而實施切斷，則構成熔絲元件15的膜會被吹跑，留下熔絲切斷痕跡16。此時，因能量不充分而使得熔絲元件成為不完全熔融氣化的狀態，從而產生由熔絲切斷殘餘部17引起的短路、或由熔絲再附著部18引起的短路等，由此造成切斷不良，所述熔絲再附著部18是經熔融氣化的熔絲元件附著於周邊而成。由熔絲再附著部18引起的短路在鄰接熔絲元件之間亦可能產生短路，在圖4中示意性地表示有此種狀況。
配置在熔絲元件上的膜越厚，越容易產生該些切斷不良。例如，在多層配線構造中使用位於下層部的多晶矽層作為熔絲元件時，熔絲元件上的膜的不均會增大，從而難以獲得更穩定地切斷熔絲的條件。其即是說，設置在熔絲元件15的上方的已去除氮化膜等最終保護膜的區域即保護膜開口區域43內所殘留的膜的厚度不均。
在現有方法的示例即專利文獻1中，由於熔絲元件的切剖面在相同的層中露出，故而可想到當產生有圖4所示的熔絲再附著部18時會發生短路的危險性。
在現有方法的另一示例即專利文獻2中，藉由積層地配置熔絲元件，進而使上層的熔絲元件中間變細，來降低專利文獻1中所引起的短路的危險性。然而，在本構造中，形成為對下層部的熔絲元件亦照射不少的雷射的構成。若著眼於所述下層部的熔絲元件，則由於熔絲元件上的膜較厚，此外自雷射接受的能量為不充分的狀態，故而成為熔絲元件不完全氣化、或再附著於周圍的危險性非常高的狀態。由此，上層部的熔絲元件與下層部的熔絲元件有可能因熔絲再附著而產生短路。
本發明是鑒於所述問題而完成，課題在於提供一種包含不會因產生切斷殘餘部而發生切斷不良的熔絲元件的半導體裝置。 [解決課題之手段]
為了解決所述課題，半導體裝置的特徵在於：在可藉由雷射而切斷的熔絲元件中，配置上部熔絲元件及下部熔絲配線，各個熔絲元件具有藉由配置在被照射雷射的雷射照射區域的中心的接點而連接的構造，且具備在上部熔絲元件與下部熔絲配線的層間膜上配置有氮化矽膜的構造。 [發明的效果]
根據本發明，藉由熔絲元件因雷射而進行的切斷時，下部熔絲配線被氮化矽膜保護，僅使上部熔絲元件的一部分即雷射照射區域有效率地熔融氣化，此外將上部熔絲元件與下部熔絲配線加以連接的接點配置在雷射照射區域的中心，故而形成為以接點為中心的雷射照射區域最有效率地接受能量的構成。可提供一種不易因能量不充分而引起熔融氣化的不足，且即使產生再附著亦不易引起短路的熔絲元件。
以下，參照圖式，對本發明的實施形態進行說明。
圖1是本發明中的第1實施形態的半導體裝置的俯視圖。配置有上部熔絲元件11以及下部熔絲配線12，在上部熔絲元件11的雷射照射區域42的中心配置有用以將上部熔絲元件11與下部熔絲配線12加以連接的熔絲連接接點13。上部熔絲元件11、下部熔絲配線12及熔絲連接接點13構成一個熔絲元件。上部熔絲元件11包括接受雷射的照射的雷射照射區域42以及自雷射照射區域42延伸的上部熔絲配線部14。圖1表示並列地配置有多個熔絲元件的狀態，在該些多個熔絲元件上設置有保護膜開口區域43。保護膜開口區域43成為配置在半導體裝置的上部的例如已去除如氮化矽膜般的最終保護膜的區域。
構成相鄰的熔絲元件的上部熔絲元件11及下部熔絲配線12是交替地配置。即，在位於保護膜開口區域43的一端的上部熔絲元件11上，相鄰地配置有下部熔絲配線12。藉由設為此種構成，可大幅減小對上部熔絲元件11進行雷射照射而吹跑者再附著於被照射的區域的周圍的可能性。
其次，利用本發明中的第1實施形態的半導體裝置的剖面圖即圖2來進行說明。如圖2所示，在半導體基板即矽基板31上配置有第1層間絕緣膜21，在第1層間絕緣膜21上配置有下部熔絲配線12，以覆蓋下部熔絲配線12以及第1層間絕緣膜21的方式配置有熔絲間絕緣膜30。而且，在熔絲間絕緣膜30上配置有上部熔絲元件11，在其上配置有第2層間絕緣膜25及最終保護膜26。在熔絲間絕緣膜30上，設置有用以將上部熔絲元件11與下部熔絲配線12加以電性連接的熔絲連接接點13。在最終保護膜26上，以含有包含雷射照射區域42的上部熔絲元件11上的一部分的區域開口的方式設置有保護膜開口區域43。
在本實施形態中，熔絲間絕緣膜30設為多層膜，包括覆蓋下部熔絲配線12以及第1層間絕緣膜21的第3層間絕緣膜22、設置在第3層間絕緣膜22上的氮化矽膜23、以及覆蓋氮化矽膜23的第4層間絕緣膜24。此處，當使用氮化矽膜23時，氮化矽膜23需要設置成至少大於圖1的雷射點41的區域。因此，在相鄰的熔絲元件的雷射點41之間不需要設置氮化矽膜23，但亦可為在保護膜開口區域43的整個面上設置氮化矽膜23的構成。
熔絲連接接點13配置成將所述上部熔絲元件11與下部熔絲配線12加以連接。又，所述熔絲連接接點13配置成指向雷射照射區域42的中心。配置在保護膜開口區域43內的上部熔絲元件11上的第2層間絕緣膜25需要考慮到製造上的膜厚的不均而設定為上部熔絲元件11不露出的厚度。另一方面，若上部熔絲元件11上的第2層間絕緣膜25厚，則用以穩定地切斷熔絲元件的功率餘裕變少，故而亦需要在考慮到所述不露出的厚度的基礎上予以減薄。
當對熔絲元件藉由雷射而實施切斷時，以熔絲連接接點13與雷射點41的中心相一致的方式進行設定。若對熔絲元件照射雷射，則上部熔絲元件11的雷射照射區域42吸收雷射的能量而發熱，從而熔融氣化。此時已照射雷射的區域的體積膨脹，上部熔絲元件11上的第2層間絕緣膜25因體積膨脹的應力而被吹跑，經氣化的雷射照射區域42向外擴散，從而切斷完成。
氮化矽膜23承擔著使雷射的能量不傳遞至下部熔絲配線12的作用以及保護下部熔絲配線的作用。藉由配置所述氮化矽膜23，下部熔絲配線12不接受雷射的能量。因此，下部熔絲配線12不會成為因接受不充分的雷射的能量而導致產生的熔融氣化不足或再附著等切斷不良的狀態，從而成為僅上部熔絲元件11有效率地接受雷射的能量的構成。
又，熔絲連接接點13是以指向雷射點41的中心的方式而設定，故而熔絲連接接點13上的雷射照射區域42成為雷射的能量密度最高的狀態。其原因在於雷射的能量密度自雷射的中心向外周越來越低。由此，熔絲連接接點13上的雷射照射區域42成為最容易熔融氣化的構成，從而成為不易引起切斷不良的構造。又，因熔融氣化不足而引起的朝向上部熔絲元件11的一部分即雷射照射區域42的照射部周邊的再附著通常發生在雷射的能量密度低的雷射點41的周邊。在本發明的構造中，將上部熔絲元件11與下部熔絲配線12加以連接的熔絲連接接點13配置在雷射點的中心，故而成為不易因再附著而產生短路的構造。
又，關於再附著，容易在圖1所示的上部熔絲配線部14側產生。其原因在於，雖然雷射的能量亦傳遞至上部熔絲配線部，但未達到足以進行熔融氣化的狀態。因此，當在上部熔絲配線部14上產生有再附著時，有與鄰接熔絲元件發生短路的危險。但是，如本實施形態中所示，藉由交替地配置上部熔絲配線部14，可避免在鄰接熔絲元件之間發生短路。
又，圍繞著熔絲連接接點13的上部熔絲元件11的一部分即雷射照射區域42的形狀理想的是圓形。其原因在於，可最均勻地接受雷射的能量，以及可在吹跑第2層間絕緣膜25時防止向側壁方向走樣。亦可設為四邊形或多邊形。再者，在下部熔絲配線12上與熔絲連接接點13相連的部分並未特別指定形狀，可與通常的配線同樣地處理。
圖3是本發明中的第2實施形態的半導體裝置的俯視圖。在第2實施形態中，對下部熔絲配線12的布局（lay out）的自由度進行說明。
由於下部熔絲配線12被氮化矽膜23保護，故而如圖3所示，可自由進行下部熔絲配線12的布局，從而布局設計變得容易。下部熔絲配線12亦可自保護膜開口區域43的一邊至另一邊向其下方彎曲而配置。亦可將下部熔絲配線12彼此連接，或分支成多個下部熔絲配線12。
又，上部熔絲元件11的自雷射照射區域42延伸的配線即上部熔絲配線部與下部熔絲配線12的自熔絲連接接點13延伸的配線相比寬度更小，而形成得更細，其目的在於藉由雷射照射而容易切斷上部熔絲元件11的自熔絲連接接點13延伸的配線。
在本發明中，熔絲元件包括上部熔絲元件11、下部熔絲配線12及熔絲連接接點13，因此可利用金屬配線構成上部熔絲元件11，利用多晶矽構成下部熔絲配線。又，亦可使上部熔絲元件11以及下部熔絲配線均由金屬配線構成。熔絲連接接點13既可為與上部熔絲元件相同的材料，亦可設為使用有高熔點金屬材料的鎢插頭（tungsten plug）構造。在上部熔絲元件11及下部熔絲配線12的熔絲間絕緣膜上配置有氮化矽膜23，只要可藉由熔絲連接接點13而連接，亦可在其他配線之間等構成。
根據以上所述，藉由使用本發明，在對熔絲元件藉由雷射而切斷時下部熔絲配線12被氮化矽膜23保護，僅使上部熔絲元件11有效率地熔融氣化，此外將上部熔絲元件11與下部熔絲配線12加以連接的熔絲連接接點13配置在雷射照射區域42的中心，而形成為以連接部分為中心的雷射照射區域42最有效率地接受雷射的能量的構成，故而可提供一種不易因所吸收的能量不充分而產生熔融氣化不足，且即使發生再附著亦不易引起短路的熔絲元件。
11‧‧‧上部熔絲元件12‧‧‧下部熔絲配線13‧‧‧熔絲連接接點14‧‧‧上部熔絲配線部15‧‧‧熔絲元件16‧‧‧熔絲切斷痕跡17‧‧‧熔絲切斷殘餘部18‧‧‧熔絲再附著部21‧‧‧第1層間絕緣膜22‧‧‧第3層間絕緣膜23‧‧‧氮化矽膜24‧‧‧第4層間絕緣膜25‧‧‧第2層間絕緣膜26‧‧‧最終保護膜30‧‧‧熔絲間絕緣膜31‧‧‧矽基板41‧‧‧雷射點42‧‧‧雷射照射區域43‧‧‧保護膜開口區域
圖1是表示本發明中的第1實施形態的半導體裝置的俯視圖。 圖2是表示本發明中的第1實施形態的半導體裝置的剖面圖。 圖3是表示本發明中的第2實施形態的半導體裝置的俯視圖。 圖4是表示現有的半導體裝置的示例的俯視圖。
11‧‧‧上部熔絲元件
12‧‧‧下部熔絲配線
13‧‧‧熔絲連接接點
21‧‧‧第1層間絕緣膜
22‧‧‧第3層間絕緣膜
23‧‧‧氮化矽膜
24‧‧‧第4層間絕緣膜
25‧‧‧第2層間絕緣膜
26‧‧‧最終保護膜
30‧‧‧熔絲間絕緣膜
31‧‧‧矽基板
42‧‧‧雷射照射區域
43‧‧‧保護膜開口區域

Claims (9)

  1. 一種半導體裝置，其特徵在於包括：半導體基板；第1層間絕緣膜，設置在所述半導體基板的表面上；下部熔絲配線，設置在所述第1層間絕緣膜上；熔絲間絕緣膜，設置在所述下部熔絲配線上；上部熔絲元件，設置在所述熔絲間絕緣膜上，包括雷射照射區域及上部熔絲配線部；熔絲連接接點，設置在所述熔絲間絕緣膜上，將所述下部熔絲配線與所述上部熔絲元件加以連接；以及第2層間絕緣膜，設置在所述熔絲間絕緣膜上；且所述雷射照射區域為圓形，所述熔絲連接接點配置在所述雷射照射區域的中心。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述熔絲間絕緣膜包括第3層間絕緣膜、氮化矽膜及第4層間絕緣膜。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述上部熔絲元件的上部熔絲配線部不與相鄰的上部熔絲元件的上部熔絲配線部鄰接。
  4. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述雷射照射區域在俯視時為圓形。
  5. 如申請專利範圍第1項或第2項所述的半導體裝置，其中更包括： 最終保護膜，設置在所述第2層間絕緣膜上；以及保護膜開口區域，設置在所述最終保護膜的成為包含所述雷射照射區域的所述上部熔絲元件的上方的區域內；且所述下部熔絲配線是自所述保護膜開口區域的一邊至另一邊向其下方彎曲而配置。
  6. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述下部熔絲配線與所述上部熔絲元件包含不同的材料。
  7. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述上部熔絲元件與所述熔絲連接接點包含不同的材料。
  8. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述上部熔絲配線部的寬度小於所述下部熔絲配線的寬度。
  9. 一種熔絲切斷方法，其特徵在於：在如申請專利範圍第1項或第2項所述的半導體裝置中，藉由對所述雷射照射區域照射雷射光束，使所述雷射照射區域熔融氣化來切斷所述雷射照射區域。
TW106105522A 2016-02-25 2017-02-20 半導體裝置以及熔絲的切斷方法 TWI695476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-034493 2016-02-25
JP2016034493A JP6636823B2 (ja) 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法

Publications (2)

Publication Number Publication Date
TW201743426A TW201743426A (zh) 2017-12-16
TWI695476B true TWI695476B (zh) 2020-06-01

Family

ID=59678558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105522A TWI695476B (zh) 2016-02-25 2017-02-20 半導體裝置以及熔絲的切斷方法

Country Status (5)

Country Link
US (1) US10043749B2 (zh)
JP (1) JP6636823B2 (zh)
KR (1) KR20170100432A (zh)
CN (1) CN107123635B (zh)
TW (1) TWI695476B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777243B2 (ja) * 2017-10-19 2020-10-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6448113B2 (en) * 1999-12-22 2002-09-10 Samsung Electronics Co., Ltd. Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
US6573125B2 (en) * 2001-07-04 2003-06-03 Samsung Electronics Co., Ltd. Method of opening repair fuse of semiconductor device
US6642135B2 (en) * 2002-02-09 2003-11-04 Samsung Electronics Co., Ltd. Method for forming semiconductor memory device having a fuse
US6713837B1 (en) * 1999-03-12 2004-03-30 Kabushiki Kaisha Toshiba Semiconductor device with fuse
US6716679B2 (en) * 2002-03-11 2004-04-06 Samsung Electronics Co., Ltd. Methods of forming fuse box guard rings for integrated circuit devices
US20040140501A1 (en) * 2002-11-07 2004-07-22 Hyun-Chul Kim Integrated circuit devices having fuse structures including buffer layers and methods of fabricating the same
TW200735112A (en) * 2006-01-31 2007-09-16 Elpida Memory Inc Semiconductor device having fuse element and method of cutting fuse element
TW201318142A (zh) * 2011-10-27 2013-05-01 Taiwan Semiconductor Mfg 熔絲裝置、積體電路裝置及製作方法
TW201606933A (zh) * 2014-05-08 2016-02-16 英特爾股份有限公司 用於積體電路之頸形互連熔絲結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625560B2 (ja) * 1995-05-16 2005-03-02 株式会社東芝 半導体装置およびヒューズの切断方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
KR100722774B1 (ko) * 2006-05-09 2007-05-30 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713837B1 (en) * 1999-03-12 2004-03-30 Kabushiki Kaisha Toshiba Semiconductor device with fuse
US6448113B2 (en) * 1999-12-22 2002-09-10 Samsung Electronics Co., Ltd. Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6573125B2 (en) * 2001-07-04 2003-06-03 Samsung Electronics Co., Ltd. Method of opening repair fuse of semiconductor device
US6642135B2 (en) * 2002-02-09 2003-11-04 Samsung Electronics Co., Ltd. Method for forming semiconductor memory device having a fuse
US6716679B2 (en) * 2002-03-11 2004-04-06 Samsung Electronics Co., Ltd. Methods of forming fuse box guard rings for integrated circuit devices
US20040140501A1 (en) * 2002-11-07 2004-07-22 Hyun-Chul Kim Integrated circuit devices having fuse structures including buffer layers and methods of fabricating the same
TW200735112A (en) * 2006-01-31 2007-09-16 Elpida Memory Inc Semiconductor device having fuse element and method of cutting fuse element
TW201318142A (zh) * 2011-10-27 2013-05-01 Taiwan Semiconductor Mfg 熔絲裝置、積體電路裝置及製作方法
TW201606933A (zh) * 2014-05-08 2016-02-16 英特爾股份有限公司 用於積體電路之頸形互連熔絲結構

Also Published As

Publication number Publication date
US20170250136A1 (en) 2017-08-31
TW201743426A (zh) 2017-12-16
JP2017152572A (ja) 2017-08-31
KR20170100432A (ko) 2017-09-04
JP6636823B2 (ja) 2020-01-29
CN107123635A (zh) 2017-09-01
CN107123635B (zh) 2021-07-23
US10043749B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
TWI242840B (en) Semiconductor device and method for fabricating the same
JP3275875B2 (ja) 半導体装置
JP2000030587A (ja) 不均一な幅を有する構成を変更可能なヒュ―ズ構造体
JP5132033B2 (ja) パッシベーション処理されていないレーザ・ヒューズの飛散の低減
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
TWI695476B (zh) 半導體裝置以及熔絲的切斷方法
TW201904008A (zh) 半導體裝置
TWI714713B (zh) 半導體裝置
US20140246704A1 (en) Integrated circuit device
JPH0414246A (ja) 半導体装置およびその製造方法
JP6377507B2 (ja) 半導体ウエーハ
JP2004303991A (ja) 半導体装置及びその製造方法
JP2004103960A (ja) ヒューズの切断方法および半導体集積回路装置
JP2023149347A (ja) 半導体装置
TW201832342A (zh) 半導體裝置以及半導體裝置的製造方法
KR101025738B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
JP2009009973A (ja) 半導体装置
JP4449913B2 (ja) 半導体装置のトリミング方法
JP2012038796A (ja) 半導体装置及びその製造方法
TW527695B (en) High reliability fuse structure
JP2006040916A (ja) 半導体装置及びその製造方法
US20080211058A1 (en) Semiconductor device and method of manufacturing same
JP2008192972A (ja) トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法
JP2009259895A (ja) 薄膜抵抗を有する半導体装置
JP2012054400A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees