KR20170100432A - 반도체 장치 및 퓨즈의 절단 방법 - Google Patents

반도체 장치 및 퓨즈의 절단 방법 Download PDF

Info

Publication number
KR20170100432A
KR20170100432A KR1020170023503A KR20170023503A KR20170100432A KR 20170100432 A KR20170100432 A KR 20170100432A KR 1020170023503 A KR1020170023503 A KR 1020170023503A KR 20170023503 A KR20170023503 A KR 20170023503A KR 20170100432 A KR20170100432 A KR 20170100432A
Authority
KR
South Korea
Prior art keywords
fuse
fuse element
insulating film
wiring
laser
Prior art date
Application number
KR1020170023503A
Other languages
English (en)
Inventor
유이치로 기타지마
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20170100432A publication Critical patent/KR20170100432A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

레이저에 의해 절단 가능한 퓨즈 소자에 있어서, 안정적으로 절단 가능한 반도체 장치를 제공한다. 퓨즈 소자는 상부 퓨즈 소자와 하부 퓨즈 배선 및 퓨즈 접속 컨택트에 의해 구성된다. 퓨즈 소자의 레이저에 의한 절단시에 하부 퓨즈 배선은 층간막에 의해 보호되어 있고, 상부 퓨즈 소자만 효율적으로 용융 기화된다. 또한 상부 퓨즈 소자와 하부 퓨즈 배선을 접속하는 컨택트가 레이저 조사 영역의 중심에 배치되어 있기 때문에, 접속 부분이 가장 효율적으로 레이저의 에너지를 받는 구성으로 되어 있다.

Description

반도체 장치 및 퓨즈의 절단 방법{SEMICONDUCTOR DEVICE AND METHOD FOR CUTTING FUSE}
본 발명은, 반도체 장치에 관한 것이고, 특히, 절단함으로써 회로 구성의 변경을 가능하게 하는 퓨즈 소자를 갖는 반도체 장치에 관한 것이다.
반도체 장치의 제조 공정에 있어서, 웨이퍼 제조 공정이 종료한 후에, 예를 들어 레이저를 이용하여, 예를 들어 폴리 실리콘이나 메탈을 이용한 퓨즈 소자를 절단함으로써 회로 구성의 변경을 행하는 방법이 있다. 본 방법을 이용함으로써, 반도체 장치의 전기 특성을 측정한 후에, 저항의 값을 보정함으로써 원하는 특성을 얻을 수 있고, 아날로그 특성이 중요시되는 반도체 장치를 완성시키는데 있어서 특히 유효한 수단으로 되어 있다. 이 레이저를 이용하는 수법에 있어서, 퓨즈 소자는 안정적으로 절단이 가능한 것이 요구된다.
특허 문헌 1에는, 퓨즈 소자의 레이저에 의한 용단 부분의 면적을 크게 하거나, 혹은, 용단 부분에 잘록한 부분을 만듦으로써 파워 마진을 확보하고, 안정적으로 퓨즈 소자를 절단하는 방법이 제시되어 있다.
또, 특허 문헌 2에 있어서는, 적층한 퓨즈 소자를 컨택트로 접속하고, 컨택트부를 레이저에 의해 절단함으로써, 절단 불량이 발생하기 어려운 방법이 제시되어 있다.
일본국 특허 공개 평9-199596호 공보 일본국 특허 공개 평9-36234호 공보
레이저로 절단하는 퓨즈 소자의 과제 중 하나로서, 절단 불량을 들 수 있다. 도 4에 도시하는 바와 같이, 퓨즈 소자(15)를 레이저에 의한 절단을 실시하면 퓨즈 소자(15)를 구성하는 막이 날아가고, 퓨즈 절단 자국(16)이 남는다. 이때, 에너지가 불충분한 것에 의해 퓨즈 소자가 완전히 용융 기화하지 않은 상태가 되며 퓨즈 절단 잔여물(17)에 의한 단락, 혹은 용융 기화한 퓨즈 소자가 주변에 부착하는 퓨즈 재부착(18)에 의한 단락 등이 발생함으로써 절단 불량으로 구성된다. 퓨즈 재부착(18)에 의한 단락은 인접 퓨즈 소자 사이에서도 단락할 가능성이 있으며, 도 4에서는 이러한 상황을 모식적으로 도시하고 있다.
이들 절단 불량은, 퓨즈 소자 상에 배치된 막이 두꺼울수록 일어나기 쉬워진다. 예를 들어, 다층 배선 구조에 있어서 하층부에 있는 폴리 실리콘층을 퓨즈 소자로서 사용하는 경우, 퓨즈 소자 상의 막의 불균일이 커져, 보다 안정적으로 퓨즈를 절단하는 조건을 얻는 것이 어려워진다. 이것은 퓨즈 소자(15)의 상방에 설치된, 질화막 등의 최종 보호막을 제거한 영역인 보호막 개구 영역(43)에 남겨지는 막의 두께가 고르지 못하다는 것이다.
종래 방법의 예인 특허 문헌 1에 있어서는, 퓨즈 소자의 절단면이 같은 층에서 노출하기 때문에, 도 4에 도시한 퓨즈 재부착(18)이 발생한 경우에 단락하는 위험성을 생각할 수 있다.
종래 방법의 다른 예인 특허 문헌 2에 있어서는, 퓨즈 소자가 적층으로 배치되고, 또한 상층의 퓨즈 소자에 잘록한 부분을 갖게 함으로써, 특허 문헌 1에서 일어나는 단락의 위험성이 저감되어 있다. 그러나, 본 구조에서는 하층부의 퓨즈 소자에도 레이저가 많이 조사되는 구성으로 되어 있다. 이 하층부의 퓨즈 소자에 착목하면, 퓨즈 소자 상의 막은 두껍고, 또한 레이저로부터 받는 에너지는 불충분한 상태이기 때문에, 퓨즈 소자가 완전히 기화하지 않는, 혹은 주위에 재부착할 위험성이 매우 높은 상태가 된다. 그것에 의해, 상층부의 퓨즈 소자와 하층부의 퓨즈 소자가 퓨즈 재부착에 의해 단락할 가능성이 나와 버린다.
본 발명은, 상기 문제점을 감안하여 이루어지고, 절단 잔여물의 발생에 의한 절단 불량이 발생하지 않는 퓨즈 소자를 갖는 반도체 장치를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 레이저에 의한 절단이 가능한 퓨즈 소자에 있어서, 상부 퓨즈 소자와 하부 퓨즈 배선이 배치되고, 각각의 퓨즈 소자는 레이저가 조사되는 레이저 조사 영역의 중심에 배치된 컨택트에 의해 접속되는 구조를 가지며, 상부 퓨즈 소자와 하부 퓨즈 배선의 층간막에 실리콘 질화막이 배치된 구조를 구비하는 것을 특징으로 하는 반도체 장치로 했다.
본 발명에 의하면, 퓨즈 소자의 레이저에 의한 절단시에 있어서, 하부 퓨즈 배선은 실리콘 질화막에 의해 보호되고, 상부 퓨즈 소자의 일부인 레이저 조사 영역만이 효율적으로 용융 기화되며, 또한 상부 퓨즈 소자와 하부 퓨즈 배선을 접속하는 컨택트가 레이저 조사 영역의 중심에 배치되어 있기 때문에, 컨택트를 중심으로 하는 레이저 조사 영역이 가장 효율적으로 에너지를 받는 구성으로 되어 있다. 에너지가 불충분한 것에 의한 용융 기화의 부족이 발생하기 어렵고, 또한 재부착이 발생해도 단락이 일어나기 어려운 퓨즈 소자를 제공하는 것이 가능해진다.
도 1은 본 발명에 있어서의 제1 실시 형태에 따르는 반도체 장치를 도시하는 평면도이다.
도 2는 본 발명에 있어서의 제1 실시 형태에 따르는 반도체 장치를 도시하는 단면도이다.
도 3은 본 발명에 있어서의 제2 실시 형태에 따르는 반도체 장치를 도시하는 평면도이다.
도 4는 종래의 반도체 장치의 예를 도시하는 평면도이다.
이하, 본 발명의 실시 형태에 대해, 도면을 참조하여 설명한다.
도 1은, 본 발명에 있어서의 제1 실시 형태에 따르는 반도체 장치의 평면도이다. 상부 퓨즈 소자(11) 및 하부 퓨즈 배선(12)이 배치되고, 상부 퓨즈 소자(11)의 레이저 조사 영역(42)의 중심에는 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)을 접속하기 위한 퓨즈 접속 컨택트(13)가 배치되어 있다. 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)과 퓨즈 접속 컨택트(13)가 1개의 퓨즈 소자를 구성하고 있다. 상부 퓨즈 소자(11)는 레이저의 조사를 받는 레이저 조사 영역(42)과 레이저 조사 영역(42)으로부터 연장되어 있는 상부 퓨즈 배선부(14)를 갖고 있다. 도 1은 복수의 퓨즈 소자가 병렬로 배치된 상태를 도시하고 있고, 이들 복수의 퓨즈 소자 위에는, 보호막 개구 영역(43)이 설치되어 있다. 보호막 개구 영역(43)은, 반도체 장치의 상부에 배치되는 예를 들어 실리콘 질화막과 같은 최종 보호막이 제거된 영역으로 되어 있다.
서로 이웃하는 퓨즈 소자를 구성하는 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)은 교호로 배치되어 있다. 즉, 보호막 개구 영역(43)의 일단에 위치하는 상부 퓨즈 소자(11)에는 하부 퓨즈 배선(12)이 서로 이웃하여 배치되어 있다. 이러한 구성으로 함으로써 상부 퓨즈 소자(11)에 레이저 조사를 하여 날려 버려진 것이 조사된 영역의 주위에 재부착하여 단락한다고 하는 염려를 큰 폭으로 줄일 수 있다.
다음으로, 본 발명에 있어서의 제1 실시 형태에 따르는 반도체 장치의 단면도인 도 2를 이용하여 설명을 행한다. 도 2에 도시하는 바와 같이 반도체 기판인 실리콘 기판(31) 상에 제1 층간 절연막(21)이 배치되고, 제1 층간 절연막(21) 상에 하부 퓨즈 배선(12)이 배치되며, 하부 퓨즈 배선(12) 및 제1 층간 절연막(21)을 덮도록 퓨즈간 절연막(30)이 배치되어 있다. 그리고, 퓨즈간 절연막(30) 위에는 상부 퓨즈 소자(11)가 배치되고, 그 위에는 제2 층간 절연막(25) 및 최종 보호막(26)이 배치되어 있다. 퓨즈간 절연막(30)에는 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)을 전기적으로 접속하기 위한 퓨즈 접속 컨택트(13)가 설치되어 있다. 최종 보호막(26)에는 레이저 조사 영역(42)을 포함하는 상부 퓨즈 소자(11) 상의 일부를 포함하는 영역이 개구하도록 보호막 개구 영역(43)이 설치되어 있다.
본 실시 형태에 있어서는, 퓨즈간 절연막(30)은, 하부 퓨즈 배선(12) 및 제1 층간 절연막(21)을 덮는 제3 층간 절연막(22)과, 제3 층간 절연막(22) 위에 설치된 실리콘 질화막(23)과, 실리콘 질화막(23)을 덮는 제4 층간 절연막(24)으로 이루어지는 다층막으로 했다. 여기서, 실리콘 질화막(23)을 이용하는 경우, 실리콘 질화막(23)은 적어도 도 1의 레이저 스폿(41) 영역보다 넓어지도록 설치될 필요가 있다. 따라서, 서로 이웃하는 퓨즈 소자의 레이저 스폿(41) 사이에는 실리콘 질화막(23)을 설치할 필요는 없으나, 보호막 개구 영역(43)의 전면에 걸쳐 실리콘 질화막(23)을 설치하는 구성이어도 상관없다.
퓨즈 접속 컨택트(13)는, 상기 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)을 접속하도록 배치된다. 또, 상기 퓨즈 접속 컨택트(13)는 레이저 조사 영역(42)의 중심에 오도록 배치되어 있다. 보호막 개구 영역(43)에 배치되어 있는 상부 퓨즈 소자(11) 상의 제2 층간 절연막(25)은, 제조상의 막두께의 불균일을 가미하여 상부 퓨즈 소자(11)가 노출되지 않는 두께로 설정할 필요가 있다. 한편, 상부 퓨즈 소자(11) 상의 제2 층간 절연막(25)이 두꺼우면 안정적으로 퓨즈 소자를 절단하기 위한 파워 마진이 줄어들기 때문에, 상기 서술한 노출되지 않는 두께를 가미한 다음에 얇게 할 필요도 있다.
퓨즈 소자의 레이저에 의한 절단을 실시할 때, 퓨즈 접속 컨택트(13)가 레이저 스폿(41)의 중심과 일치하도록 설정을 행한다. 퓨즈 소자에 레이저가 조사되면 상부 퓨즈 소자(11)의 레이저 조사 영역(42)은 레이저의 에너지를 흡수하고 발열하여, 용융 기화한다. 그 때에 레이저가 조사된 영역은 체적이 팽창하고, 상부 퓨즈 소자(11) 상의 제2 층간 절연막(25)은 체적 팽창의 응력에 의해 날려 버려지며, 기화한 레이저 조사 영역(42)은 외방 확산되고, 절단이 완료한다.
실리콘 질화막(23)은, 레이저의 에너지가 하부 퓨즈 배선(12)에 전해지지 않게 하는 역할과 하부 퓨즈 배선을 보호하는 역할을 담당하고 있다. 이 실리콘 질화막(23)을 배치함으로써, 하부 퓨즈 배선(12)은 레이저의 에너지를 받지 않는다. 따라서, 하부 퓨즈 배선(12)은, 불충분한 레이저의 에너지를 받음으로써 발생하는 용융 기화 부족이나 재부착 등의 절단 불량으로 이어지는 상태가 되지 않으며, 상부 퓨즈 소자(11)만이 효율적으로 레이저의 에너지를 받는 구성이 된다.
또, 퓨즈 접속 컨택트(13)는 레이저 스폿(41)의 중심이 오도록 설정하므로, 퓨즈 접속 컨택트(13) 상의 레이저 조사 영역(42)이 가장 레이저의 에너지 밀도가 높은 상태가 된다. 레이저의 에너지 밀도는 레이저의 중심으로부터 외주를 향해 낮아지기 때문이다. 이것으로부터, 퓨즈 접속 컨택트(13) 상의 레이저 조사 영역(42)이 가장 용융 기화하기 쉬운 구성으로 되어 있고, 절단 불량이 일어나기 어려운 구조로 되어 있다. 또, 용융 기화 부족에 의한 상부 퓨즈 소자(11)의 일부인 레이저 조사 영역(42)의 조사부 주변으로의 재부착은, 일반적으로 레이저의 에너지 밀도가 낮은 레이저 스폿(41)의 주변에 발생한다. 본 발명의 구조에서는, 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)을 접속하는 퓨즈 접속 컨택트(13)는 레이저 스폿의 중심에 배치되어 있기 때문에, 재부착으로 단락이 발생하기 어려운 구조로 되어 있다.
또 재부착에 관해서는, 도 1에 도시하는 상부 퓨즈 배선부(14)측에서 발생하기 쉽다. 왜냐하면, 레이저의 에너지가 상부 퓨즈 배선부에도 전해지나 용융 기화하려면 충분한 상태가 되지 않기 때문이다. 그로 인해, 상부 퓨즈 배선부(14)에 재부착이 발생한 경우, 인접 퓨즈 소자와 단락할 위험성이 있다. 그러나, 본 실시 형태에서 개시하는 바와 같이 상부 퓨즈 배선부(14)를 교호로 배치함으로써 인접 퓨즈 소자 사이에서의 단락을 피하는 것이 가능해진다.
또, 퓨즈 접속 컨택트(13)를 둘러싸고 있는 상부 퓨즈 소자(11)의 일부인 레이저 조사 영역(42)의 형상은 원형인 것이 바람직하다. 이것은, 가장 균일하게 레이저의 에너지를 받을 수 있는 것과, 제2 층간 절연막(25)을 날려 버릴 때에 측벽 방향으로의 붕괴를 방지하는 것이 가능해지기 때문이다. 사각형 혹은 다각형으로 하는 것도 가능하다. 또한, 하부 퓨즈 배선(12)에 있어서 퓨즈 접속 컨택트(13)에 연속하는 부분은 특별히 형상의 지정은 없으며, 통상의 배선과 마찬가지로 취급해도 된다.
도 3은, 본 발명에 있어서의 제2 실시 형태에 따르는 반도체 장치의 평면도이다. 제2 실시 형태에 있어서는 하부 퓨즈 배선(12)의 레이아웃의 자유도에 대해 설명한다.
하부 퓨즈 배선(12)이 실리콘 질화막(23)에 의해 보호되고 있기 때문에, 도 3에 도시하는 바와 같이 하부 퓨즈 배선(12)의 레이아웃은 자유롭게 행하는 것이 가능해지고, 레이아웃 설계가 용이해진다. 하부 퓨즈 배선(12)은 보호막 개구 영역(43)의 한 변으로부터 다른 한 변에 걸쳐 그 하방에 굴곡하여 배치되어 있어도 된다. 하부 퓨즈 배선(12)들을 접속하거나, 복수의 하부 퓨즈 배선(12)에 분기하는 것도 가능하다.
또, 상부 퓨즈 소자(11)의 레이저 조사 영역(42)으로부터 연장되는 배선인 상부 퓨즈 배선부는, 하부 퓨즈 배선(12)의 퓨즈 접속 컨택트(13)로부터 연장되는 배선보다 폭이 작고, 가늘게 형성되어 있는데, 이것은, 레이저 조사에 의해 상부 퓨즈 소자(11)의 퓨즈 접속 컨택트(13)로부터 연장되는 배선이 절단되기 쉽게 하기 위함이다.
본 발명에서는, 퓨즈 소자는 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)과 퓨즈 접속 컨택트(13)로 구성되어 있으므로, 상부 퓨즈 소자(11)를 메탈 배선, 하부 퓨즈 배선을 폴리 실리콘으로 구성하는 것이 가능하다. 또, 상부 퓨즈 소자(11) 및 하부 퓨즈 배선 모두 메탈 배선으로 구성하는 것도 가능해진다. 퓨즈 접속 컨택트(13)는, 상부 퓨즈 소자와 같은 재료여도 되고, 고융점 금속 재료를 이용한 텅스텐 플러그 구조로 해도 된다. 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)의 퓨즈간 절연막에 실리콘 질화막(23)이 배치되어 있으며, 퓨즈 접속 컨택트(13)에 의해 접속 가능하면, 그 외 배선 사이 등에서 구성하는 것도 가능하다.
이상으로부터, 본 발명을 이용함으로써, 퓨즈 소자의 레이저에 의한 절단시에 하부 퓨즈 배선(12)은 실리콘 질화막(23)에 의해 보호되고, 상부 퓨즈 소자(11)만 효율적으로 용융 기화되며, 또한 상부 퓨즈 소자(11)와 하부 퓨즈 배선(12)을 접속하는 퓨즈 접속 컨택트(13)가 레이저 조사 영역(42)의 중심에 배치되어 있고, 접속 부분을 중심으로 하는 레이저 조사 영역(42)이 가장 효율적으로 레이저의 에너지를 받는 구성으로 되어 있기 때문에, 흡수한 에너지가 불충분한 것에 의한 용융 기화 부족이 발생하기 어렵고, 또한 재부착이 발생해도 단락이 일어나기 어려운 퓨즈 소자를 제공하는 것이 가능해진다.
11 상부 퓨즈 소자
12 하부 퓨즈 배선
13 퓨즈 접속 컨택트
14 상부 퓨즈 배선부
15 퓨즈 소자
16 퓨즈 절단 자국
17 퓨즈 절단 잔여물
18 퓨즈 재부착
21 제1 층간 절연막
22 제3 층간 절연막
23 실리콘 질화막
24 제4 층간 절연막
25 제2 층간 절연막
26 최종 보호막
30 퓨즈간 절연막
31 실리콘 기판
41 레이저 스폿
42 레이저 조사 영역
43 보호막 개구 영역

Claims (9)

  1. 반도체 기판과,
    상기 반도체 기판의 표면에 설치된 제1 층간 절연막과,
    상기 제1 층간 절연막 위에 설치된 하부 퓨즈 배선과,
    상기 하부 퓨즈 배선 위에 설치된 퓨즈간 절연막과,
    상기 퓨즈간 절연막 위에 설치된, 레이저 조사 영역 및 상부 퓨즈 배선부를 갖는 상부 퓨즈 소자와,
    상기 퓨즈간 절연막에 설치된, 상기 하부 퓨즈 배선과 상기 상부 퓨즈 소자를 접속하는 퓨즈 접속 컨택트와,
    상기 퓨즈간 절연막 위에 설치된 제2 층간 절연막으로 이루어지고,
    상기 레이저 조사 영역은 원형이며, 상기 퓨즈 접속 컨택트는 상기 레이저 조사 영역의 중심에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 제2 층간 절연막은, 제3 산화막과, 실리콘 질화막과, 제4 산화막으로 이루어지는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 상부 퓨즈 소자의 상부 퓨즈 배선부가 이웃하는 상부 퓨즈 소자의 상부 퓨즈 배선부와 인접하지 않는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 레이저 조사 영역은 평면에서 봤을 때 원형인 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 제2 층간 절연막 위에 설치된 최종 보호막과,
    상기 최종 보호막의, 상기 레이저 조사 영역을 포함하는 상기 상부 퓨즈 소자의 상방이 되는 영역에 설치된 보호막 개구 영역을 더 갖고,
    상기 하부 퓨즈 배선은, 상기 보호막 개구 영역의 한 변으로부터 다른 한 변에 걸쳐, 그 하방에 굴곡하여 배치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 하부 퓨즈 배선과 상기 상부 퓨즈 소자가 상이한 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 상부 퓨즈 소자와 상기 퓨즈 접속 컨택트가 상이한 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 상부 퓨즈 배선부는 상기 하부 퓨즈 배선보다 폭이 작은 것을 특징으로 하는 반도체 장치.
  9. 청구항 1 또는 청구항 2에 기재된 반도체 장치에 있어서, 상기 레이저 조사 영역에 레이저 빔을 조사하여, 상기 레이저 조사 영역을 용융 기화시킴으로써 상기 레이저 조사 영역을 절단하는 것을 특징으로 하는 퓨즈 절단 방법.
KR1020170023503A 2016-02-25 2017-02-22 반도체 장치 및 퓨즈의 절단 방법 KR20170100432A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-034493 2016-02-25
JP2016034493A JP6636823B2 (ja) 2016-02-25 2016-02-25 半導体装置およびヒューズ切断方法

Publications (1)

Publication Number Publication Date
KR20170100432A true KR20170100432A (ko) 2017-09-04

Family

ID=59678558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170023503A KR20170100432A (ko) 2016-02-25 2017-02-22 반도체 장치 및 퓨즈의 절단 방법

Country Status (5)

Country Link
US (1) US10043749B2 (ko)
JP (1) JP6636823B2 (ko)
KR (1) KR20170100432A (ko)
CN (1) CN107123635B (ko)
TW (1) TWI695476B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6777243B2 (ja) * 2017-10-19 2020-10-28 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625560B2 (ja) * 1995-05-16 2005-03-02 株式会社東芝 半導体装置およびヒューズの切断方法
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
KR100335498B1 (ko) * 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
KR100425452B1 (ko) * 2001-07-04 2004-03-30 삼성전자주식회사 반도체 소자의 리페어 퓨즈 개구 방법
KR100455378B1 (ko) * 2002-02-09 2004-11-06 삼성전자주식회사 반도체 소자의 퓨즈 오픈방법
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
JP4964472B2 (ja) * 2006-01-31 2012-06-27 半導体特許株式会社 半導体装置
KR100722774B1 (ko) * 2006-05-09 2007-05-30 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
CN106575650B (zh) * 2014-05-08 2019-10-18 英特尔公司 用于集成电路的颈缩互连熔丝结构

Also Published As

Publication number Publication date
US20170250136A1 (en) 2017-08-31
TWI695476B (zh) 2020-06-01
TW201743426A (zh) 2017-12-16
JP2017152572A (ja) 2017-08-31
JP6636823B2 (ja) 2020-01-29
CN107123635A (zh) 2017-09-01
CN107123635B (zh) 2021-07-23
US10043749B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
KR100364587B1 (ko) 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법
JP3968045B2 (ja) ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
KR20170100432A (ko) 반도체 장치 및 퓨즈의 절단 방법
JP6287137B2 (ja) ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
KR20180111644A (ko) 반도체 장치
KR102320296B1 (ko) 반도체 장치
CN105977238B (zh) 半导体装置及其制造方法
CN107026145B (zh) 半导体装置
US9006861B2 (en) Integrated circuit device
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
JP4202077B2 (ja) ヒューズの切断方法
CN105977237B (zh) 半导体装置及其制造方法
JP6377507B2 (ja) 半導体ウエーハ
KR20100074715A (ko) 반도체 소자의 멜팅 퓨즈 및 그 제조 방법
JP2009009973A (ja) 半導体装置
JP2008153473A (ja) 半導体装置
JP4449913B2 (ja) 半導体装置のトリミング方法
TW527695B (en) High reliability fuse structure
US20080211058A1 (en) Semiconductor device and method of manufacturing same
KR20100018815A (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR20070076931A (ko) 반도체 메모리 소자
JP2000349155A (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JP2019040963A (ja) 半導体装置および半導体装置の製造方法