KR20180111644A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20180111644A
KR20180111644A KR1020180036524A KR20180036524A KR20180111644A KR 20180111644 A KR20180111644 A KR 20180111644A KR 1020180036524 A KR1020180036524 A KR 1020180036524A KR 20180036524 A KR20180036524 A KR 20180036524A KR 20180111644 A KR20180111644 A KR 20180111644A
Authority
KR
South Korea
Prior art keywords
region
polysilicon
fuse element
laser
silicide
Prior art date
Application number
KR1020180036524A
Other languages
English (en)
Inventor
유이치로 기타지마
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20180111644A publication Critical patent/KR20180111644A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 기판 상에 형성된 층간 절연막 상에 배치된 퓨즈 소자를 갖는 반도체 장치이며, 상기 퓨즈 소자는, 폴리실리콘 및 상기 폴리실리콘의 상면에 설치된 실리사이드로 형성되고, 평면에서 볼 때, 레이저가 조사되는 범위에 포함되는 상기 폴리실리콘의 영역은, 불순물이 도입되지 않은 비도핑 폴리실리콘으로 함으로써, 하지에 데미지를 주지 않고 레이저에 의해 안정적으로 절단하는 것이 가능한 퓨즈 소자를 갖는 반도체 장치가 된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것이다. 특히, 절단함으로써 회로 구성의 변경을 가능하게 하는 퓨즈 소자를 갖는 반도체 장치에 관한 것이다.
반도체 장치의 제조 공정에 있어서, 웨이퍼 제조 공정이 종료된 후에, 예를 들어 레이저를 이용하여, 예를 들어 폴리실리콘이나 메탈을 이용한 퓨즈 소자를 절단함으로써 회로 구성의 변경을 수행하는 방법이 있다. 본 방법을 이용함으로써, 반도체 장치의 전기 특성을 측정한 후, 저항의 값을 보정하여 원하는 특성을 얻을 수 있으며, 아날로그 특성이 중요시되는 반도체 장치에 있어서 특히 유효한 수단이 되고 있다.
이 방법에 있어서, 퓨즈 소자는 레이저에서 안정적으로 절단 가능한 것이 요구된다.
특허 문헌 1에서는, 퓨즈 소자의 레이저 조사부의 형상을 원형으로 함으로써, 레이저 에너지를 효율적으로 용단에 이용할 수 있고, 그로 인해 안정적으로 퓨즈 소자를 절단하는 방법이 제시되어 있다.
일본국 특허공개 2000-30587호 공보
먼저, 일반적으로 이용되고 있는 종래의 퓨즈 소자의 단면 구조에 대해 설명한다. 도 7은, 퓨즈 소자의 단면 구조를 나타내는 모식도이고, 퓨즈 소자에 흐르는 전류에 대해 수직 방향이 되는 퓨즈 소자의 폭 방향의 단면도이다. 실리콘 기판 등의 반도체 기판(11) 상에 제1 층간 절연막(21)이 배치되고, 그 위에 폴리실리콘(12)이 형성되어 있다. 폴리실리콘(12)은 퓨즈 소자이다. 이 폴리실리콘(12)을 덮도록 제2 층간 절연막(22)이 형성되어 있다. 제2 층간 절연막(22) 상에는 최종 보호막(23)이 형성되어 있다. 최종 보호막(23)은 보호막 개구영역(32)을 갖고 있으며, 퓨즈 소자가 형성되어 있는 영역의 상부는 개구되어 있다. 퓨즈 소자가 되는 폴리실리콘(12)을 위에서 덮고 있는 것은 제2 층간 절연막(22) 뿐이다. 레이저 스폿 영역(31)은 퓨즈 소자를 절단하기 위한 레이저가 조사되는 영역이며, 퓨즈 소자를 구성하는 폴리실리콘(12)의 절단되는 영역을 퓨즈 소자의 폭 방향에서는 완전히 덮고 있다.
이어서 퓨즈 소자의 레이저에 의한 절단에 대해, 절단의 원리를 설명한다. 퓨즈 소자에 레이저를 조사하면 레이저가 조사된 퓨즈 소자는 열을 흡수하여, 용융 기화한다. 이로 인해, 체적 팽창된 퓨즈 소자에 의해 퓨즈 소자 상부에 배치된 제2 층간 절연막(22)은 퓨즈 소자 내부의 압력에 의해 날려 보내지게 된다. 이 때, 폴리실리콘(12)의 내부 압력이 높아졌을 시, 압력을 받는 것은 폴리실리콘(12)의 위쪽 뿐만 아니라, 측면 및 저면의 제1 층간 절연막(21)에도 압력이 가해진다. 위쪽이 개방되면 퓨즈 소자의 폴리실리콘(12)은, 기화하여 바깥쪽으로 확산되고, 절단된 상태가 된다.
이와 같이 레이저에 의해 절단하는 퓨즈 소자의 물리적인 특성 중 하나로서, 퓨즈 소자 주변에의 데미지의 영향을 들 수 있다. 퓨즈 소자에 레이저로 열을 가하는 것에 의한 체적 팽창에 의해, 물리적으로 막을 파괴하게 되기 때문에, 그 영향이 퓨즈 소자인 폴리실리콘(12)의 저면과 접해 있는 제1 층간 절연막(21)에 데미지를 주어, 크랙을 발생시킬 우려가 있다. 제1 층간 절연막(21)에 크랙이 발생하면, 기화된 폴리실리콘(12)이 들어가고, 부착됨으로써 퓨즈 소자가 반도체 기판(11)과 전기적으로 단락될 수도 있다.
이와 같은 크랙을 발생시키지 않기 위해, 퓨즈 소자 상부의 층간 절연막을 얇게 하거나, 또는 레이저의 에너지를 저하시키는 등의 대책을 생각할 수 있지만, 퓨즈 소자 상부의 층간 절연막의 막 두께를 제어하는 것은, 제조 공정에 있어서 난이도가 높고, 공정상의 부하가 될 우려가 있다. 또한, 레이저의 에너지를 저하시키면, 에너지 부족에 의해 폴리실리콘(12)의 기화가 불완전하게 되어, 퓨즈 소자의 덜 잘림을 유발하게 된다.
이상과 같이, 폴리실리콘을 이용한 레이저 블로우형 퓨즈 소자에 있어서는, 퓨즈 소자 주변에의 데미지와 퓨즈 소자 덜 잘림의 리스크가 트레이드오프의 관계에 있다. 특히 특허 문헌 1에 기재된 레이저 조사부가 원형으로 되어 있는 형상의 경우, 단면에서 생각했을 시에 수직 방향의 압력이 높아지기 때문에, 퓨즈 소자 위쪽의 층간 절연막이 날아가기 쉬워진다. 동시에, 퓨즈 소자 아래쪽의 층간 절연막에의 압력도 높아지기 때문에, 크랙이 생기기 쉬운 상황이 된다.
본 발명은, 상기의 상황을 감안하여 이루어진 것으로, 덜 잘림의 리스크가 작고, 레이저에서의 절단시에 퓨즈 소자 주변에의 데미지가 발생하기 어려운 퓨즈 소자를 갖는 반도체 장치를 제공하는 것을 과제로 하고 있다.
본 발명은, 상기 과제를 달성하기 위해서, 이하의 구성으로 한다.
즉, 반도체 기판과,
상기 반도체 기판 상에 형성된 층간 절연막 상에 배치된 퓨즈 소자를 가지고,
상기 퓨즈 소자는, 폴리실리콘 및 상기 폴리실리콘의 상면에 설치된 실리사이드로 형성되고, 평면에서 볼 때, 레이저가 조사되는 범위에 포함되는 상기 폴리실리콘의 영역은, 불순물이 도입되지 않은 비도핑 폴리실리콘인 것을 특징으로 하는 반도체 장치로 한다.
본 발명에 의하면, 퓨즈 소자의 레이저가 조사되는 영역은, 상면이 실리사이드화된 불순물을 도입하지 않는 비도핑된 폴리실리콘으로 이루어지고, 또한 조사하는 레이저의 파장을 장파장으로 할 수 있으므로, 폴리실리콘 부분은 비도핑이기 때문에, 레이저를 흡수하지 않고, 실리사이드화된 상면 부분만이 레이저를 흡수하기 쉬운 구조가 된다. 이로 인해, 레이저 조사시에 실리사이드화된 상면 부분만 가열되어, 절단되게 된다. 또한, 비도핑된 폴리실리콘 부분이 보호 역할을 하여, 하지에 데미지를 발생시키지 않고 절단할 수 있는 퓨즈 소자를 제공하는 것이 가능해진다.
도 1은 본 발명에 있어서의 반도체 장치를 나타내는 평면도이다.
도 2는 본 발명에 있어서의 반도체 장치를 나타내는 단면도이다.
도 3은 본 발명에 있어서의 반도체 장치를 나타내는 단면도이다.
도 4는 본 발명에 있어서의 반도체 장치를 나타내는 평면도이다.
도 5는 본 발명에 있어서의 반도체 장치를 나타내는 단면도이다.
도 6은 본 발명에 있어서의 반도체 장치를 나타내는 단면도이다.
도 7은 종래의 반도체 장치를 나타내는 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 설명한다.
도 1은, 본 발명의 제1 실시 형태에 있어서의 반도체 장치의 평면도이다. 퓨즈 소자(41)가 배치되고, 퓨즈 소자(41)의 일부의 영역을 덮어 보호막 개구영역(32)이 배치되어 있다. 퓨즈 소자(41)는 두 개의 영역이 존재한다. 도 1에 도시되는 (A) 영역은, 레이저가 조사되는 영역이 되고, (B)는 레이저가 조사되지 않는 영역이 된다. 도 1에서는 퓨즈 소자(41)를 평면에서 볼 때의 형상은 덤벨형으로 하고 있다. 그러나, 덤벨형으로 한정하는 것은 아니다.
도 2는, 도 1에 도시한 일점 쇄선 a-a'에서의 단면을 나타내는 도면이다. 도 2를 이용하여, 단면 구조를 상세하게 설명한다. 먼저, 반도체 기판(11) 상에 제1 층간 절연막(21)이 형성되어 있다. 그 위에 퓨즈 소자가 되는 층이 형성되어 있다. 이 퓨즈 소자가 되는 층은 3개의 영역으로 형성되어 있다. 레이저 스폿 영역(31)보다 평면적으로 큰 비도핑 폴리실리콘(14)으로 형성되어 있는 영역과, 그 양단에 인접하여 배치된 도핑된 폴리실리콘(13)의 영역이다. 도핑된 폴리실리콘(13) 및 비도핑 폴리실리콘(14)은 폴리실리콘(12)으로부터 형성되어 있다. 도핑된 폴리실리콘(13)은, 예를 들어 이온 주입법 등을 이용하여 비도핑 폴리실리콘에 불순물을 도입하여, 도전성을 갖게 한 폴리실리콘이다. 도핑된 폴리실리콘(13)의 상면은 불순물의 이온 주입에 의해 아몰퍼스화될 수 있지만, 뒤따르는 실리사이드 형성에 있어서 폴리실리콘을 아몰퍼스화시킨 편이 저 저항화하는 등의 관점에서 아몰퍼스 실리콘 그대로 두어도 좋다.
또한, 도핑된 폴리실리콘(13) 및 비도핑 폴리실리콘(14)의 양자의 상면에는, 실리사이드(15)가 형성되어 있다. 이상과 같이 구성된 퓨즈 소자의 상부에는, 제2 층간 절연막(22)이 형성되어 배치되고, 또한 그 위의 일부의 영역에 최종 보호막(23)이 형성되어 있다.
도 2에 도시한 바와 같이, 최종 보호막(23)은 보호막 개구영역(32)이 설치되어 있고, 레이저 스폿 영역(31)을 포함하여 퓨즈 소자의 상부가 개구되어 있다. 또한, 보호막 개구영역(32)이 형성되어 있는 영역의 제2 층간 절연막(22)의 막 두께는, 보호막 개구영역(32) 이외의 제2 층간 절연막(22)보다 얇게 되어 있다. 이는, 절단의 원리에서 설명한 바와 같이, 레이저에 의한 퓨즈 절단을 용이하게 하기 위해, 레이저 절단에 적합한 두께가 되도록, 어느 정도 얇게 할 필요가 있기 때문이다. 그리고, 최종 보호막(23)이 개구되어 있는 이유는, 최종 보호막(23)에 의한 레이저의 흡수를 피하고, 퓨즈 소자에의 레이저의 조사를 저해하지 않기 위함이다.
이어서, 레이저에 의한 절단을 설명한다. 도 2에 도시한 레이저 스폿 영역(31)에 레이저를 조사하면, 레이저 에너지를 흡수한 실리사이드(15)가 용융 기화한다. 이 때, 레이저의 파장으로서, 실리콘에는 잘 흡수되지 않고, 금속과 실리콘의 화합물인 실리사이드에 흡수되기 쉬운 파장을 선택하면 보다 효과적이다. 예를 들어, 1.3㎛의 파장으로 할 수 있다. 장파장은 실리콘 기판 등의 반도체 기판(11)에의 열의 발생도 억제할 수 있다는 점에서, 데미지의 억제에 대해 유효한 수단이 된다.
또한, 퓨즈 소자에 레이저가 조사되는 영역은, 비도핑 폴리실리콘(14) 상의 실리사이드가 되도록 한다. 레이저가 조사되는 영역에 도핑된 폴리실리콘(13)이 존재하는 경우, 도핑된 폴리실리콘(13)은 금속에 가까운 레이저의 흡수 특성을 나타내므로, 본 실시 형태는 종래 방법과 마찬가지가 되어버려, 도핑된 폴리실리콘(13)의 용융 기화에 의한 하지 데미지의 발생이 문제가 되기 때문이다. 따라서, 레이저 스폿 영역(31)과 도핑된 폴리실리콘(13)의 영역은, 양자가 겹치지 않도록 제조상의 가공 편차, 레이저의 맞춤 정밀도 등을 가미하여 충분히 여유도를 가지고 설계할 필요가 있다. 평면적으로는 비도핑 폴리실리콘(14)의 영역은 도 1에 있어서, 레이저가 조사되는 영역(A)을 완전히 포함하고, 비도핑 폴리실리콘(14)과 도핑된 폴리실리콘(13)의 경계는 레이저가 조사되지 않는 영역(B)에 있게 된다.
본 실시 형태에서는, 실리사이드(15)에 효율적으로 레이저 에너지를 흡수시키고, 비도핑 폴리실리콘(14)에는 흡수시키지 않는 것이 특징 중 하나가 된다. 레이저에 의한 절단은, 실리사이드(15)의 용융 기화에 의해 수행되고, 비도핑 폴리실리콘(14)은 하지의 제1 층간 절연막(21)에의 데미지를 완화하기 위한 보호층으로서 기능한다.
도 3은, 퓨즈 소자가 레이저에 의해 절단된 모습을 나타내는 도 2에 대응하는 단면도이다. 도 3에 도시한 바와 같이, 레이저 조사 후에는 실리사이드(15)가 용융 기화하고, 상부의 제2 층간 절연막(22)이 제거된 상태가 된다. 비도핑 폴리실리콘(14)의 일부도 실리사이드(15)의 열에 의해 용융 기화된다. 본 발명에서는, 비도핑 폴리실리콘(14)이 보호층으로서 기능하기 때문에, 데미지의 억제를 도모할 수 있으므로, 레이저의 고 에너지화가 가능해진다. 또한, 하지 보호의 관점에서 비도핑 폴리실리콘(14)은, 실리사이드(15)보다 막 두께를 두껍게 설정할 필요가 있다. 이에 따라, 고 에너지화에 의해 퓨즈 소자의 덜 잘림의 리스크를 저감하는 것이 가능해진다.
도 3의 상태에서는, 실리사이드(15)는 절단되고, 비도핑 폴리실리콘(14)은 일부 접속되어 있지만 도전성 불순물이 도입되어 있지 않기 때문에, 전류는 흐르지 않고, 퓨즈 소자는 절단된 것과 동일한 상태가 된다.
본 실시 형태에서는, 퓨즈 소자의 레이저가 조사되는 영역은, 상면이 실리사이드화된 불순물을 도입하지 않는 비도핑된 폴리실리콘이며, 폴리실리콘 부분은 비도핑이기 때문에, 레이저를 흡수하지 않고, 실리사이드화된 상면 부분만 레이저를 흡수하기 쉬운 구조가 된다. 이에 따라, 레이저 조사시에 실리사이드화된 상면 부분만 가열되어, 절단되는 구조가 됨으로써, 비도핑된 폴리실리콘 부분이 보호의 역할을 하고, 하지에 데미지가 발생하지 않고 절단할 수 있는 퓨즈 소자를 제공하는 것이 가능해진다. 조사하는 레이저의 파장을 장파장으로 함으로써, 더욱 효과를 크게 하는 것이 가능하다.
이어서, 본 발명의 제2 실시 형태에 대해 설명한다.
도 4는, 본 발명의 제2 실시 형태에 있어서의 반도체 장치를 나타내는 평면도이다. 퓨즈 소자(41)가 배치되고, 퓨즈 소자(41)의 일부의 영역을 덮어 보호막 개구영역(32)이 배치되어 있다. 퓨즈 소자(41)에는 두 개의 영역이 존재한다. 도 4에 도시되는 (A)영역은, 레이저가 조사되는 영역이 되고, (B)는 레이저가 조사되지 않는 영역이 된다. 또한, 퓨즈 소자(41)는 평면적으로 실리사이드(15)와 실리사이드로 되어 있지 않은 두 개의 영역으로 구성된다. 본 퓨즈 소자에 있어서, 레이저가 조사되는 영역(A)에서의 실리사이드(15)가 아닌 영역은, 비도핑 폴리실리콘(14)으로 되어 있다. 도 4에서는 실리사이드(15)의 영역은 평면적으로는 덤벨형의 형상이며, 퓨즈 소자(41)를 평면에서 볼 때의 형상은 직사각형이다. 그러나, 실리사이드(15)와 퓨즈 소자(41)의 평면 형상을, 각각 덤벨형과 직사각형으로 한정하는 것은 아니다.
도 5는, 도 4에 도시한 일점 쇄선 b-b'에서의 단면을 나타내는 도면이다. 도 5를 참조하여, 단면 구조를 상세하게 설명한다. 반도체 기판(11) 상에 제1 층간 절연막(21)이 형성되어 있다. 그 위에 퓨즈 소자가 되는 층이 형성되어 있다. 이 퓨즈 소자가 되는 층은 3개의 영역으로 형성되어 있다. 레이저 스폿 영역(31)보다 평면적으로 큰 비도핑 폴리실리콘(14)으로 형성되어 있는 영역과, 그 양단에 배치된 도핑된 폴리실리콘(13)의 영역이다. 도핑된 폴리실리콘(13) 및 비도핑 폴리실리콘(14)은 폴리실리콘(12)으로부터 형성되어 있다. 도핑된 폴리실리콘(13)은, 예를 들어 이온 주입법 등을 이용하여 비도핑 폴리실리콘에 불순물을 도입하여, 도전성을 갖게 한 폴리실리콘이다. 도핑된 폴리실리콘(13)의 상면은 불순물의 이온 주입에 의해 아몰퍼스화될 수 있지만, 실리사이드 형성에 있어서 폴리실리콘을 아몰퍼스화시킨 편이 저 저항화하는 등의 관점에서 아몰퍼스 실리콘 그대로 두어도 좋다.
또한, 도핑된 폴리실리콘(13) 및 비도핑 폴리실리콘(14)의 양자의 상면에는, 실리사이드(15)가 형성되어 있다. 이들에 의해 구성된 퓨즈 소자의 상부에는, 제2 층간 절연막(22)이 배치되고, 일부의 영역에는 최종 보호막(23)이 더 형성되어 있다.
도 5에 도시한 바와 같이, 최종 보호막(23)은 보호막 개구영역(32)이 설치되어 있고, 레이저 스폿 영역(31)을 포함한 퓨즈 소자 상부가 개구되어 있다. 또한, 보호막 개구영역(32)이 형성되어 있는 영역의 제2 층간 절연막(22)의 막 두께는, 보호막 개구영역(32) 이외의 제2 층간 절연막(22)보다 얇게 되어 있다. 이는, 절단의 원리에서 설명한 바와 같이, 레이저에 의한 퓨즈 절단을 용이하게 하기 위해 어느 정도 얇게 할 필요가 있기 때문이다. 그리고, 최종 보호막(23)이 개구되어 있는 이유는, 최종 보호막(23)에 의한 레이저의 흡수를 피하고, 퓨즈 소자에의 레이저의 조사를 저해하지 않기 위함이다.
도 6은, 도 4에 도시한 일점 쇄선 c-c'에서의 단면을 나타내는 도면이다. 도 6을 참조하여, 단면 구조를 상세하게 설명한다. 본 실시예에서는, 퓨즈 소자의 레이저가 조사되는 영역은, 전술한 바와 같이 실리사이드(15)와 비도핑 폴리실리콘(14)으로 형성되어 있다. 도 6에 도시한 바와 같이 실리사이드(15)는 비도핑 폴리실리콘(14)의 중심을 포함한 일부의 영역에 형성되어 있다. 이 실리사이드(15)가 레이저에 의해 절단되는 부분이 된다.
퓨즈 소자에 레이저가 조사되는 영역은, 비도핑 폴리실리콘(14) 위가 되도록 한다. 레이저가 조사되는 영역에 도핑된 폴리실리콘(13)이 존재하는 경우, 도핑된 폴리실리콘(13)은 금속에 가까운 레이저의 흡수 특성을 나타내므로, 종래 방법과 마찬가지가 되어 버려, 도핑된 폴리실리콘(13)의 용융 기화에 의한 하지 데미지의 발생이 문제가 되기 때문이다. 따라서, 레이저 스폿 영역(31)과 도핑된 폴리실리콘(13)의 영역은, 양자가 겹치지 않도록 제조상의 가공 편차, 레이저의 맞춤 정밀도 등을 가미하여 충분히 여유도를 가지고 설계할 필요가 있다. 평면적으로는 비도핑 폴리실리콘(14)의 영역은 도 4에 있어서, 레이저가 조사되는 영역(A)을 완전히 포함하고, 비도핑 폴리실리콘(14)과 도핑된 폴리실리콘(13)의 경계는 레이저가 조사되지 않는 영역(B)에 있게 된다.
레이저에 의한 절단에 관해서는, 제1 실시 형태와 동일하다.
본 실시 형태에서는, 실리사이드(15)에 효율적으로 레이저 에너지를 흡수시키고, 비도핑 폴리실리콘(14)에는 흡수시키지 않는 것이 특징 중 하나가 된다. 이 구성에 의해, 레이저에 의한 절단은, 실리사이드(15)의 용융 기화에 의해 수행되고, 비도핑 폴리실리콘(14)은 하지의 제1 층간 절연막(21)에의 데미지를 완화하기 위한 보호층으로서 기능한다. 레이저 조사 후에는 실리사이드(15)가 용융 기화하고, 실리사이드(15)의 상부의 제2 층간 절연막(22)이 제거된 상태가 된다.
비도핑 폴리실리콘(14)도 실리사이드(15)의 열에 의해 일부 용융 기화되지만, 본 실시 형태에서는, 비도핑 폴리실리콘(14)이 보호층으로서 기능하기 때문에, 데미지의 억제를 도모할 수 있으므로, 레이저의 고 에너지화가 가능해진다. 하지 보호의 관점에서 비도핑 폴리실리콘(14)은, 실리사이드(15)보다 막 두께를 두껍게 설정할 필요가 있다.
제2 실시 형태에 있어서는, 도 6에 도시한 바와 같이 보호층이 되는 비도핑 폴리실리콘(14)이 실리사이드(15)보다 크기 때문에, 하지에의 데미지에 대해서 평면적으로 보호성이 보다 높은 구조로 되어 있다. 그로 인해, 고 에너지화에 의해 퓨즈 소자의 덜 잘림의 리스크를 저감하는 것이 가능해진다.
레이저가 조사된 영역의 실리사이드(15)는 용융 기화에 의해 절단된다. 일부 비도핑 폴리실리콘(14)은 접속되어 있지만 비도핑 폴리실리콘(14)에는 도전성 불순물이 도입되어 있지 않기 때문에, 퓨즈 소자는 절단된 상태가 된다.
이상 설명한 바와 같이, 퓨즈 소자를 레이저가 조사되는 영역의 상면이 실리사이드화된 불순물을 도입하지 않는 비도핑의 폴리실리콘으로 하고, 조사하는 레이저는 장파장으로 함으로써, 폴리실리콘 부분은 비도핑이기 때문에, 레이저를 흡수하지 않고, 실리사이드화된 상면 부분만 레이저를 흡수하기 쉬운 구조가 된다. 이로 인해, 레이저 조사시에 실리사이드화된 상면 부분만 가열되어, 절단되는 구조로 함으로써, 비도핑의 폴리실리콘 부분이 보호의 역할을 하여, 하지에 데미지를 발생시키지 않고 절단할 수 있는 퓨즈 소자를 제공하는 것이 가능해진다.
11: 반도체 기판 12: 폴리실리콘
13: 도핑된 폴리실리콘 14: 비도핑 폴리실리콘
15: 실리사이드 21: 제1 층간 절연막
22: 제2 층간 절연막 23: 최종 보호막
31: 레이저 스폿 영역 32: 보호막 개구영역
41: 퓨즈 소자

Claims (9)

  1. 반도체 기판과,
    상기 반도체 기판 상에 형성된 층간 절연막 상에 배치된 퓨즈 소자를 가지고,
    상기 퓨즈 소자는, 폴리실리콘 및 상기 폴리실리콘의 상면에 설치된 실리사이드로 형성되고, 평면에서 볼 때, 레이저가 조사되는 범위에 포함되는 상기 폴리실리콘의 영역은, 불순물이 도입되지 않은 비도핑 폴리실리콘인 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 퓨즈 소자를 형성하고 있는 상기 폴리실리콘은, 상기 비도핑 폴리실리콘의 영역에 인접하여, 불순물이 도입되어 있는 도핑된 폴리실리콘의 영역을 가지고 있는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 레이저는 상기 실리사이드를 절단하는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1에 있어서,
    상기 레이저가 조사되는 범위에 있어서, 상기 실리사이드보다 상기 비도핑 폴리실리콘의 영역 쪽이 평면에서 볼 때 큰 것을 특징으로 하는 반도체 장치.
  5. 청구항 1에 있어서,
    상기 비도핑 폴리실리콘의 영역 쪽이 상기 실리사이드보다 막 두께가 두꺼운 것을 특징으로 하는 반도체 장치.
  6. 청구항 2에 있어서,
    상기 레이저는 상기 실리사이드를 절단하는 것을 특징으로 하는 반도체 장치.
  7. 청구항 2에 있어서,
    상기 레이저가 조사되는 범위에 있어서, 상기 실리사이드보다 상기 비도핑 폴리실리콘의 영역 쪽이 평면에서 볼 때 큰 것을 특징으로 하는 반도체 장치.
  8. 청구항 2에 있어서,
    상기 비도핑 폴리실리콘의 영역 쪽이 상기 실리사이드보다 막 두께가 두꺼운 것을 특징으로 하는 반도체 장치.
  9. 반도체 기판과,
    상기 반도체 기판 상에 형성된 층간 절연막 상에 배치된 퓨즈 소자를 가지고,
    상기 퓨즈 소자는,
    불순물이 도입되지 않은 비도핑 폴리실리콘의 영역과,
    상기 비도핑 폴리실리콘의 영역의 양단에 설치된 도핑된 폴리실리콘의 영역과,
    상기 비도핑 폴리실리콘의 영역 및 상기 양단에 설치된 도핑된 폴리실리콘의 영역의 상면에 설치된 실리사이드로 이루어지고,
    레이저의 조사에 의해 상기 비도핑 폴리실리콘의 영역의 상면에 설치된 실리사이드를 절단하는 것을 특징으로 하는 반도체 장치.
KR1020180036524A 2017-03-30 2018-03-29 반도체 장치 KR20180111644A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-068170 2017-03-30
JP2017068170A JP2018170455A (ja) 2017-03-30 2017-03-30 半導体装置

Publications (1)

Publication Number Publication Date
KR20180111644A true KR20180111644A (ko) 2018-10-11

Family

ID=63672567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036524A KR20180111644A (ko) 2017-03-30 2018-03-29 반도체 장치

Country Status (5)

Country Link
US (1) US10615120B2 (ko)
JP (1) JP2018170455A (ko)
KR (1) KR20180111644A (ko)
CN (1) CN108695250A (ko)
TW (1) TW201904008A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置
US11469178B2 (en) * 2020-12-18 2022-10-11 Globalfoundries U.S. Inc. Metal-free fuse structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154532A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5949323A (en) 1998-06-30 1999-09-07 Clear Logic, Inc. Non-uniform width configurable fuse structure
JP2000353748A (ja) * 1999-04-06 2000-12-19 Sony Corp 半導体装置の製造方法
US6225652B1 (en) * 1999-08-02 2001-05-01 Clear Logic, Inc. Vertical laser fuse structure allowing increased packing density
JP3485110B2 (ja) * 2001-07-25 2004-01-13 セイコーエプソン株式会社 半導体装置
US7211843B2 (en) * 2002-04-04 2007-05-01 Broadcom Corporation System and method for programming a memory cell
US6580156B1 (en) * 2002-04-04 2003-06-17 Broadcom Corporation Integrated fuse with regions of different doping within the fuse neck
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US20070222027A1 (en) * 2006-03-27 2007-09-27 Yang Jeong-Hwan Electronic fuse elements with constricted neck regions that support reliable fuse blowing
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
US20080277756A1 (en) * 2007-05-09 2008-11-13 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
CN101170099B (zh) * 2007-11-30 2012-03-28 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
JP2012129403A (ja) * 2010-12-16 2012-07-05 Panasonic Corp 半導体装置及びその製造方法
US9324849B2 (en) * 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
JP2013140871A (ja) * 2012-01-05 2013-07-18 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置
JP2015185583A (ja) * 2014-03-20 2015-10-22 旭化成エレクトロニクス株式会社 フューズ素子の製造方法及び半導体装置の製造方法、チタンシリサイド膜の製造方法
US9831176B2 (en) * 2015-03-06 2017-11-28 Sii Semiconductor Corporation Semiconductor integrated circuit device and method of manufacturing the same
JP2018170455A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 半導体装置

Also Published As

Publication number Publication date
TW201904008A (zh) 2019-01-16
JP2018170455A (ja) 2018-11-01
US10615120B2 (en) 2020-04-07
US20180286807A1 (en) 2018-10-04
CN108695250A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US4179310A (en) Laser trim protection process
JP2005057186A (ja) 半導体装置
JPH06310500A (ja) 半導体装置の製造方法
KR20180111644A (ko) 반도체 장치
KR102320296B1 (ko) 반도체 장치
JP5712875B2 (ja) 半導体装置及びその製造方法
CN105977238B (zh) 半导体装置及其制造方法
KR20170100432A (ko) 반도체 장치 및 퓨즈의 절단 방법
JPH0225055A (ja) 半導体記憶装置
US9006861B2 (en) Integrated circuit device
JP2004111680A (ja) 半導体装置及びその製造方法
CN105977237B (zh) 半导体装置及其制造方法
KR101145383B1 (ko) 반도체 장치의 전기적 퓨즈 및 그 제조방법
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
KR20180098120A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5349735B2 (ja) 複層構造のゲート電極を有する薄膜トランジスタ及びその製造方法
JP2004103960A (ja) ヒューズの切断方法および半導体集積回路装置
KR100680414B1 (ko) 반도체소자의 퓨즈
US20010007794A1 (en) Method for fabricating a repair fuse box for a semiconductor device
JP2719751B2 (ja) 半導体集積回路装置の製造方法
JP2023149347A (ja) 半導体装置
JP4400620B2 (ja) 半導体装置および、その製造方法
JP2011054702A (ja) 半導体装置
JPH11274304A (ja) ダミー配線を有するメタルヒューズ素子
JP2005191174A (ja) ヒューズ及びこのヒューズを有する半導体装置及びこのヒューズの製造方法