JP6287137B2 - ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 - Google Patents

ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 Download PDF

Info

Publication number
JP6287137B2
JP6287137B2 JP2013250230A JP2013250230A JP6287137B2 JP 6287137 B2 JP6287137 B2 JP 6287137B2 JP 2013250230 A JP2013250230 A JP 2013250230A JP 2013250230 A JP2013250230 A JP 2013250230A JP 6287137 B2 JP6287137 B2 JP 6287137B2
Authority
JP
Japan
Prior art keywords
polysilicon fuse
polysilicon
constriction
fuse
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013250230A
Other languages
English (en)
Other versions
JP2015109305A (ja
Inventor
英明 片倉
英明 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013250230A priority Critical patent/JP6287137B2/ja
Priority to US14/536,915 priority patent/US9196585B2/en
Publication of JP2015109305A publication Critical patent/JP2015109305A/ja
Application granted granted Critical
Publication of JP6287137B2 publication Critical patent/JP6287137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326Application of electric currents or fields, e.g. for electroforming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

この発明は、ポリシリコンヒューズおよびポリシリコンヒューズを有する半導体装置に関する。
半導体回路(半導体基板に形成される集積回路などの)の抵抗値などを調整するために、トリミングデバイスとしてポリシリコンヒューズが用いられる。例えば、半導体回路に複数並列に接続した抵抗を設け、各抵抗にトリミングデバイスであるポリシリコンヒューズを接続する。抵抗値の調整は、レーザー照射法や電圧印加法を用いてポリシリコンヒューズを溶断して行なう。特に、電圧印加法は、プロセス完了後のウェハ特性試験と一緒に行うことができる簡便な方法である。
図16は、従来のポリシリコンヒューズ600の構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。
このポリシリコンヒューズ600の主要部分は、幅が狭いポリシリコンの狭窄部51と、幅が広いポリシリコンの電極部52と、この電極部52に接続ビア53を介して接続する金属電極54を備える。狭窄部51と電極部52はLOCOSなど絶縁膜55上に形成され、電極部52と金属電極54の間には接続ビア53を有する層間絶縁膜56(HTO膜等)が配置され、金属電極54上は表面保護膜が57被覆されている。ポリシリコンヒューズ500を形成するポリシリコンには、ドープトポリシリコンやイオン注入したポリシリコンが用いられ、ドープ量やイオン注入量によりヒューズ部のポリシリコンの比抵抗を調整する。つぎに、電圧印加法によるポリシリコンヒューズの溶断について説明する。
ポリシリコンヒューズ600の金属電極54に電圧を印加すると、狭窄部51に電流が流れ、狭窄部51が発熱して溶融する。このとき狭窄部51近傍の電極部52のポリシリコンも溶融する。狭窄部51の溶融したポリシリコンは表面張力により電極部52の溶融したポリシリコンに引き寄せられ、狭窄部51の溶融したポリシリコンは細かく分断される。狭窄部51の溶融したポリシリコンが分断される(溶断される)ことでポリシリコンヒューズ600は電気的に絶縁状態になる。ポリシリコンヒューズ600の分断により、半導体回路に形成された並列の回路特性調整用の抵抗数が減り、半導体回路の抵抗値が調整される。
つぎに、電圧印加法を用いて、電気ヒューズ(金属ヒューズ)を安定して溶断する方法を開示した特許文献について説明する。
特許文献1では,ヒューズ溶断部の横に開口部を設け、ヒューズ側壁側の絶縁膜を破裂させることで、ヒューズ上部の絶縁膜に影響を及ぼさなくする方法が開示されている。
また、特許文献2では、ヒューズ溶断部の側面に空隙を設ける方法が開示されている。
また、特許文献3では、切断不良を防止するため、層間絶縁膜の応力を緩和する方法が開示されている。
また、特許文献4では、電気ヒューズ構造は、上下に配置された上層電気ヒューズ及び下層電気ヒューズを有する。そして、これらの上層電気ヒューズ及び下層電気ヒューズは、電気的にバイアスを加えることで溶断することができる。さらに、上層電気ヒューズの一端と下層電気ヒューズの一端は、共通接続されているので、上層電気ヒューズの一端と下層電気ヒューズの一端にかかる電位を容易に一致させることができることが開示されている。この電気ヒューズはメモリアレイの切替に用いられる。
特開2003−258104号公報 特開2010−251499号公報 特許第4164054号公報 特開2006−73947号公報
前記のポリシリコンヒューズを有する半導体装置には高い信頼性が求められる。しかし、高温下で半導体装置を動作させたときに、溶断で細かく分断されたポリシリコンの残渣がマイグレーション現象により互いに繋がり、漏れ電流(リーク電流)が流れてポリシリコンヒューズは電気的な絶縁状態を安定して維持できなくなる。そうすると半導体回路の抵抗値が最適値からずれきて、半導体装置の回路特性に影響を及ぼす。
図17は、ポリシリコンヒューズ500の溶断後の狭窄部51の拡大断面図である。点線で示すように、残渣58がマイグレーションで繋がると漏れ電流が流れる。このマイグレーション現象は高温時(動作時)に加速するため、半導体装置の動作時に回路特性が変化して半導体装置の信頼性を低下させる。
この発明の目的は、前記の課題を解決して、溶断したときに電気的な絶縁状態を安定して維持できるポリシリコンヒューズ、半導体装置およびポリシリコンヒューズの分断方法を提供することにある。
前記の目的を達成するために、幅が狭い第1狭窄部と該第1狭窄部の両側に前記第1狭窄部と接続する幅が広い第1電極部を有する空洞形成用の第1ポリシリコンヒューズ部と、幅が狭い第2狭窄部と該第2狭窄部の両側に前記第2狭窄部と接続する幅が広い第2電極部を有する回路特性調整用の第2ポリシリコンヒューズ部と、を備え、前記第1狭窄部と前記第2狭窄部が絶縁膜を挟んで対向して配置されるポリシリコンヒューズとする。
また、前記第1ポリシリコンヒューズ部と前記第2ポリシリコンヒューズが互いに直交し、前記第1狭窄部と前記第2狭窄部を重なるように配置する。こうすることで、第1ポリシリコンヒューズ部が溶断して形成される空洞に第2ポリシリコンヒューズ部の溶融したポリシリコンが吸収されて、第2ポリシリコンヒューズ部を確実に分断し、ポリシリコンヒューズが電気的に安定して絶縁状態を維持できるので好ましい。
また、前記絶縁膜の厚さが、0.1μm以上で、0.5μm以下であると好ましい。0.1μm未満にすると、第1ポリシリコンヒューズ部の溶断で絶縁膜は破損する場合が生じる。一方、0.5μm超にすると、第2ポリシリコンヒューズ部が溶断したときに絶縁膜が破損しなくなり、空洞に溶融したポリシリコンを吸収することが出来なくなる。
また、前記ポリシリコンヒューズを有する半導体装置であって、前記第1ポリシリコンヒューズ部の一方の第1電極部が第1トリミングパッドに接続し、他方の第1電極部がグランドに接続し、前記第2ポリシリコンヒューズ部の一方の第2電極部が第2トリミングパッドと回路特性調整用部品に接続し、他方の第2電極部がグランドに接続する構成の半導体装置とする。
また、前記回路特性調整用部品の一例として抵抗であるとよい。勿論、他の電子部品(MOSFETなど)の場合でもよい。
また、一方の前記第1電極部にアノードが接続し、一方の前記第2電極部にカソードが接続するダイオードを配置し前記第2トリミングパッドを削除すると、トリミングパッド数を減らすことができるので好ましい。
また、上記のポリシリコンヒューズの分断方法として、
前記第1ポリシリコンヒューズ部の両前記第1電極部間に電圧を印加することにより前記第1狭窄部を溶融し空洞を形成する空洞形成工程と、
前記空洞形成工程の後、前記第2ポリシリコンヒューズ部の両前記第2電極部間に電圧を印加することにより前記第2狭窄部を溶融し、かつ、該溶融したポリシリコンが前記第2狭窄部と前記空洞との間の前記絶縁膜を破壊し前記空洞に飛散することにより前記第2ポリシリコンヒューズ部を電気的に分断するポリシリコンヒューズの分断方法とする。
また、前記空洞形成工程の前に、前記第1狭窄部が前記第2狭窄部の下方に位置するようにする工程を備える分断方法とする。
この発明によれば、回路調整用のポリシリコンヒューズに隣接して空洞形成用のポリシリコンヒューズを設ける。この空洞形成用ポリシリコンヒューズを溶断して空洞を形成することによって、回路調整用のポリシリコンヒューズが溶断したときに溶断したポリシリコンがこの空洞に吸収されて、電気的な絶縁状態を安定して維持できるようにできる。
この発明に係る第1実施例のポリシリコンヒューズ100の要部平面図である。 (a)は図1のX−X線で切断した要部断面図、(b)は図1のY−Y線で切断した要部断面図である。 トリミングで回路特性調整用の第2ポリシリコンヒューズ部4を溶断する場合の工程図である。 図3に続く、工程図である。 図4に続く、工程図である。 図5に続く、工程図である。 第2狭窄部4aが溶断前後の断面図であり、(a)は溶断前で空洞7が形成された図、(b)は溶断後の図である。 ポリシリコンヒューズ100を溶断したとき印加電圧と時間の関係を示し、(a)は第1ポリシリコンヒューズ部2の溶断を示す図、(b)は第2ポリシリコンヒューズ部4の溶断を示す図である。 この発明に係る第2実施例のポリシリコンヒューズ200の要部断面図である。 この発明に係る第3実施例のポリシリコンヒューズ300の構成図であり、同図(a)は、要部平面図、同図(b)は同図(a)のY−Y線で切断した要部断面図である。 この発明に係る第4実施例のポリシリコンヒューズを有する半導体装置400の構成図である。 この発明に係る第5実施例のポリシリコンヒューズを有する半導体装置500の構成図である。 図12のE部の等価回路図である。 第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4およびダイオードDをまとめてトリミングヒューズF(F1〜F3)とした場合の図11の等価回路図である。 図12の半導体装置500に用いられる第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4を溶断したときの印加電圧と時間の関係を示す図である。 従来のポリシリコンヒューズ600の構成図であり、(a)は要部平面図、(b)は(a)のX−X線で切断した要部断面図である。 ポリシリコンヒューズ600の溶断後の狭窄部51の拡大断面図である。
実施の形態を以下の実施例で説明する。
図1および図2は、この発明に係る第1実施例のポリシリコンヒューズ100の構成図であり、図1は要部平面図、図2(a)は図1のX−X線で切断した要部断面図、図2(b)は図1のY−Y線で切断した要部断面図である。ポリシリコンヒューズ100は空洞形成用の第1ポリシリコンヒューズ部2と回路特性調整用の第2ポリシリコンヒューズ部4で構成される。第1ポリシリコンヒューズ部2は、第1狭窄部2a、第1電極部2b、第1金属電極2cおよび第1接続ビア2dからなり、第2ポリシリコンヒューズ部4は第2狭窄部4a、第2電極部4b、第2金属電極4cおよび第2接続ビア4dからなる。
このポリシリコンヒューズ100は、絶縁層1と、この絶縁層1上に配置される空洞形成用の第1ポリシリコンヒューズ部2と第1ポリシリコンヒューズ部2上に配置される層間絶縁膜3を備える。この第1ポリシリコンヒューズ部2は幅が狭い第1狭窄部2aとこれに接続する幅の広い第1電極部2bで構成される。尚、図中の符号のW1は第1狭窄部2aの幅、L1は第1狭窄部2aの長さおよびT1は第1ポリシリコンヒューズ部2の厚さである。
また、層間絶縁膜3上に配置される回路特性調整用の第2ポリシリコンヒューズ部4と、前記第1金属電極2c上と第2ポリシリコンヒューズ部4上および層間絶縁膜3上に配置される層間絶縁膜5を備える。この第2ポリシリコンヒューズ部4は幅が狭い第2狭窄部4aとこれに接続する幅の広い第2電極部4bで構成される。尚、図中の符号のW2は第2狭窄部4aの幅、L2は第2狭窄部4aの長さおよびT2は第2ポリシリコンヒューズ部4の厚さである。
また、第1ポリシリコンヒューズ部2上に配置される層間絶縁膜3おとび層間絶縁膜5に第1接続ビア2dを形成し、この第1接続ビア2dを介して前記第1電極部2bに接続する第1金属電極2c(第1ヒューズ電極)を備える。
また、第2ポリシリコンヒューズ部4上に配置される層間絶縁膜5に第2接続ビア4dを形成し、この第2接続ビア4dを介して第2電極部4bに接続する第2金属電極4c(第2ヒューズ電極)を備える。
前記第1金属電極2c上と第2金属電極4c上および前記層間絶縁膜5上に配置される表面保護膜6を備える。
前記の第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4は互いに直交して配置される。直交する箇所は第1狭窄部2aと第2狭窄部4aであり、互いに重なるように層間絶縁膜3を挟んで配置される。
前記の第1金属電極2cに電圧を印加して第1ポリシリコンヒューズ部2に電流を流して、第1狭窄部2aを溶断する。この第1狭窄部2aのポリシリコンが溶融するとき、第1狭窄部2aの近傍の第1電極部2bのポリシリコンも溶融し、第1狭窄部2aのポリシリコンは第1電極部2bの溶融したポリシリコン8は表面張力により引き寄せられて第1ポリシリコンヒューズ部2に空洞7が形成される。このとき溶融したポリシリコンの残渣8aが繋がっても空洞7は形成される。(図4参照)。
空洞7形成後、前記の第2金属電極4cに電圧を印加して第2ポリシリコンヒューズ部4に電流を流すと、第2狭窄部4aのポリシリコンが溶融し、この溶融したポリシリコン8は四方八方に飛散し、層間絶縁膜3を破壊して空洞7に吸収される。溶融したポリシリコン8が空洞7に吸収されることで、溶融したポリシリコンの残渣8aは分断され、第2ポリシリコンヒューズ部4は切断される(図6参照)。第2ポリシリコンヒューズ部4が分断されることで、この第2ポリシリコンヒューズ部4に接続する調整用抵抗の一つが切り離され、回路抵抗Rは調整される。この回路抵抗Rは調整用抵抗R1〜R4とポリシリコンヒューズ100で構成される。
前記の下層の第1狭窄部2aは、幅W1が例えば2μm程度、長さL1が例えば2μm程度で、抵抗値は数十Ω程度と小さい。一方、上層の第2狭窄部4aは、幅W2が例えば1μm程度、長さL2が例えば2μm程度で、抵抗値は数百Ω程度と大きい。また、第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4のポリシリコンの厚さT1,T2は0.5〜1μm程度である。
前記の絶縁層1はLOCOS(Local Oxidation of Silicon:選択酸化膜)などで形成される。また、前記の第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4のそれぞれの抵抗値は、ポリシリコンに導入する不純物のドーズ量やイオン注入量で調整される。空洞を形成する第1狭窄部2aの面積は、第2狭窄部4aの面積と同等かそれ以上が好ましい。
前記の層間絶縁膜3は例えば厚さT3が0.1μm〜0.5μm程度のHTO(High Temperature Oxide)膜などで形成される。この層間絶縁膜3の厚さを0.1μm未満にすると、第1ポリシリコンヒューズ部2の溶断で層間絶縁膜3は破損する場合が生じる。一方、0.5μm超にすると、第2ポリシリコンヒューズ部4が溶断したときに層間絶縁膜3が破損しなくなり、空洞7に溶融したポリシリコン8を吸収することが出来なくなる。
また、LOCOSなどの厚い絶縁膜1上に空洞7を形成するための第1ポリシリコンヒューズ部2が形成されているので、この第1ポリシリコンヒューズ部2の切断状態は下地の半導体基板内に形成される半導体回路には影響を及ぼさない。
前記したように、回路調整用の第2ポリシリコンヒューズ部4の第2狭窄部4aの下方に空洞7を設けることによって、第2狭窄部4aの溶融したポリシリコンが空洞7に吸収されて確実に分断され、電気的な絶縁状態を安定して維持できるようになる。
図3〜図6は、トリミングで回路特性調整用の第2ポリシリコンヒューズ部4を溶断する場合の順序を工程順に示した工程図である。(a)は図1に相当する平面図、図3および図4の(b)は図2(b)に相当する要部断面図、図5および図6の(b)は図2(a)に相当する要部断面図である。
図3において、第1金属電極2c間に電圧V1を印加して、空洞形成用の第1ポリシリコンヒューズ部2に電流I1を流す。この電流I1は矢印で示すように第1金属電極2c(図の上側)から第1電極部2b(図の上側)、第1狭窄部2a、第1電極部2b(図の下側)を経由して第1金属電極2c(図の下側)へ流れる。
つぎに、図4において、前記したように、電流I1によるジュール熱により第1狭窄部2aとこの第1狭窄部2aの近傍の第1電極部2bのポリシリコンが溶融する。第1狭窄部2aの溶融したポリシリコンは第1電極部2bの溶融したポリシリコン8に表面張力によって引っ張られて分断し、空洞7が形成される。このとき、第1狭窄部2aが完全に分断されない場合でも空洞7(空隙)は形成される。
つぎに、図5において、金属電極にV1より高い電圧V2を印加して、回路特性調整用の第2ポリシリコンヒューズ部4の第2狭窄部4aのポリシリコンに電流I2を流す。
つぎに、図6において、第2狭窄部4aのポリシリコンが溶融することで、溶融したポリシリコン8が下側の層間絶縁膜3と一緒に飛散(破壊)する。溶融したポリシリコン8が飛散して空洞7に達することで、第2ポリシリコンヒューズ部4の第2狭窄部4aの溶融したポリシリコンの残渣8aは確実に分断される。そのため、高温下でもマイグレーションによる残渣の繋がりを防止できて、電気的な絶縁状態を安定して得ることができる。その結果、高い信頼性のポリシリコンヒューズ100が得られる。
図7は、第2狭窄部4aの溶断前後の断面図であり、同図(a)は溶断前で空洞7が形成された図、同図(b)は溶断後の図である。
同図(a)に示すように溶融したポリシリコン8が分断されなくても、同図(b)に示すように回路特性調整用の第2ポリシリコンヒューズ部4が溶断時には溶融したポリシリコン8が空洞7に吸収されて、第2ポリシリコンヒューズ部4は確実に分断される。
また、本実施例は、空洞形成用の第1ポリシリコンヒューズ部2が回路調整用の第2ポリシリコンヒューズ部4の下に位置した状態で、回路調整用の第2ポリシリコンヒューズ部4を溶融する。このような場合、回路調整用の第2ポリシリコンヒューズ部4が溶けきらなかったとしても、溶けきらなかった第2ポリシリコンヒューズ部4は層間絶縁膜3の破壊とともに空洞7に落ちる。よって、分断を確実に行うことができる。
図8は、ポリシリコンヒューズ100を溶断したとき印加電圧と時間の関係を示し、同図(a)は第1ポリシリコンヒューズ部2の溶断を示す図、同図(b)は第2ポリシリコンヒューズ部4の溶断を示す図である。
同図(a)において、第1金属電極2cに電圧V1=10Vを印加して、第1金属電極2cから30mAの電流I1(ここではI1は定電流)を空洞形成用の第1ポリシリコンヒューズ部2に流す。第1狭窄部2aは電流I1によるジュール熱により発熱し1秒で溶断して空洞7が形成される。この電流I1を大きくすると、第1狭窄部2aが溶断したときに、層間絶縁膜3が破裂して第2狭窄部4aに影響を及ぼすため、第1狭窄部2aに流す電流I1を過大にすることは好ましくない。
同図(b)において、第1ポリシリコンヒューズ部2が溶断して空洞7が形成された後、第2ポリシリコンヒューズ部4の第2金属電極4cに電圧V2=18Vを印加して、第2ポリシリコンヒューズ部4に40mAの電流I2(ここではI2は定電流)を流す。この電流I2により、1.6秒で第2狭窄部4aが溶断する。溶融したポリシリコン8は空洞7に吸収されて、第2ポリシリコンヒューズ部4は電気的な絶縁状態を安定して維持できるようになる。その結果、ポリシリコンヒューズ100は電気的な絶縁状態を安定して維持できる。
図9は、この発明に係る第2実施例のポリシリコンヒューズ200の構成図であり、同図(a)は、要部平面図、同図(b)は同図(a)のY−Y線で切断した要部断面図である。
図1のポリシリコンヒューズ100との違いは、第2ポリシリコンヒューズ部4上に層間絶縁膜10を挟んで別の空洞形成用の第1ポリシリコンヒューズ部11を配置している点である。上層の第1ポリシリコンヒューズ部11は下層の第1ポリシリコンヒューズ部2の直上に同一形状で配置する。第2ポリシリコンヒューズ部4の上下に空洞7を配置することで絶縁状態は図1の場合よりさらに向上させることができる。
勿論、上層の第1ポリシリコンヒューズ部11のみでも図1と同様の効果が得られる。
これは、溶融したポリシリコンは重力と無関係に四方八方に飛散するため、空洞が第2ポリシリコンヒューズ部4の上方に位置した場合も溶融したポリシリコンは効果的に空洞に吸収されるためである。
図10は、この発明に係る第3実施例のポリシリコンヒューズ300の構成図であり、同図(a)は、要部平面図、同図(b)は同図(a)のY−Y線で切断した要部断面図である。
第2ポリシリコンヒューズ部4の左右に隣接して第1ポリシリコンヒューズ部15を横にそれぞれ配置した点が実施例1,2と異なる。空洞7を形成する狭窄部15aと回路特性調整用の第2ポリシリコンヒューズ部4の第2狭窄部4aを水平方向で分離している絶縁膜3a(層間絶縁膜3に相当する絶縁膜)は薄い方が破壊され易いため好ましい。また、第2ポリシリコンヒューズ部4の上下左右に第1ポリシリコンヒューズ部2,11,15を配置してもよい。
本発明のポリシリコンヒューズのポイントは、空洞形成用の第1ポリシリコンヒューズ部2、15の第1狭窄部2a,15aを溶融して空洞7を形成し、この空洞7を回路調整用の第2ポリシリコンヒューズ部4の第2狭窄部4aに隣接して配置する点にある。
図11は、この発明に係る第4実施例のポリシリコンヒューズを有する半導体装置400の構成図である。
この半導体装置400は、半導体回路を備え、回路特性を調整するための複数並列接続された調整用抵抗R1〜R4と、この調整用抵抗R1〜R4の内R1〜R3にそれぞれ接続する第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4を備える。回路抵抗Rは適正な回路特性を得るための抵抗である。この回路抵抗Rは前記のR1〜R4で構成され、このR1〜R4は回路抵抗Rを調整するための抵抗である。この内R4は回路調整用の固定抵抗であり、R1〜R3はR4の抵抗値を減じる調整をするための抵抗である。R1〜R3のいずれかまたはすべてをグランドGNDと分離することで、回路抵抗Rの調整は行なわれる。
第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4がトリミングのためのヒューズF(F1〜F3)を構成する。また、トリミング(調整)した後の第2ポリシリコンヒューズ部4と接続する調整用抵抗(R1〜R3のいずれか)と第2ポリシリコンヒューズ部4で前記の回路抵抗R(集積回路などを構成する抵抗)は構成される。
前記した図2を参照しながら半導体装置400の構成を説明する。半導体基板20上に絶縁層1である例えばLOCOSが配置され、この絶縁層1上に第1ポリシリコンヒューズ部2が配置される。第1ポリシリコンヒューズ部2上に層間絶縁膜3を介して第2ポリシリコンヒューズ部4が配置され、第2ポリシリコンヒューズ部4上に層間絶縁膜5と表面保護膜6が配置される。半導体基板20の外周部上には第1、第2トリミングパッド21、22が配置される。第1トリミングパッド21は第1ポリシリコンヒューズ部2の第1金属電極2c、第2トリミングパッド22は第2ポリシリコンヒューズ部4の第2金属電極4cに接続する。
ここでは調整用抵抗R1〜R4(各抵抗値は例えば数10kΩ以上)は4個あり、その一端はそれぞれ接続している。R1〜R3の他端は第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4を介してグランドGNDに接続し、R4は直接グランドGNDに接続している。
つぎに動作を説明する。R1に接続する第1トリミングパッド21に電圧V1を印加して第1ポリシリコンヒューズ部2に電流I1(ここでは定電流)を流して溶断し空洞7を形成する。つぎに、第2トリミングパッド22で電圧V2を印加して電流I2(ここでは定電流)を流して第2ポリシリコンヒューズ部4を溶断する。溶断したポリシリコンは空洞7に吸収され確実に分断されるので、ポリシリコンヒューズ100は絶縁状態を安定して維持することができる。尚、V1,V2,I1,I2は図8で説明してある。
抵抗値の調整がさらに必要になるときには、R2に接続する第1トリミングパッド21に電圧V1を印加して電流I1を流して、第1ポリシリコンヒューズ部2を溶断して空洞7を形成する。つぎに、第2トリミングパッド22で電圧V2を印加して電流I2を流して第2ポリシリコンヒューズ部4を溶断する。この操作を繰り返すことで回路抵抗Rを調整することができる。
図12は、この発明に係る第5実施例のポリシリコンヒューズを有する半導体装置500の構成図である。
図11の半導体装置400との違いは、第1ポリシリコンヒューズ部2の第1金属電極2cと第2ポリシリコンヒューズ部4の第2金属電極4cの間にダイオードDを設けて、前記の第2トリミングパッド21を削除して一つのトリミングパッド23にすることで、トリミングパッド数を半減した点である。
また、前記のダイオードDのカソードKは第2ポリシリコンヒューズ部4の第2金属電極4cに接続し、アノードAは第1ポリシリコンヒューズ部2の第1金属電極2cに接続する。
第1ポリシリコンヒューズ部2の第1金属電極2cと第2ポリシリコンヒューズ部4の第2金属電極4cに接続する前記の第1、第2トリミングパッド21,22を共通化して一つのトリミングパッド23にすることで半導体装置300に比べて半導体装置400の占有面積を小さくできる。
図13は、図12のE部の等価回路図である。第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4をそれぞれヒューズ記号で表わしてそれぞれF01,F02と称する。
図14は、第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4およびダイオードDをまとめてトリミングヒューズF(F1〜F3)とした場合の図11の等価回路図である。
図15は、図12の半導体装置500に用いられる第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4を溶断したときの印加電圧と時間の関係を示す図である。
トリミングパッド23に、例えば電圧V1を印加して30mAの電流I1(ここでは定電流)を空洞形成用の第1ポリシリコンヒューズ部2(F01)に流すと、1秒後(電圧V1が跳ね上がる)に第1ポリシリコンヒューズ部2(F01)のみを溶断して空洞7が形成される。つぎに、1.5秒の時点に電圧V1から電圧V2に切り替えて、40mAの電流I2(ここでは定電流)を第2ポリシリコンヒューズ部4(F02)に流すと、3.2秒後(電圧V2が跳ね上がる)に第2ポリシリコンヒューズ部4(F02)は溶断する。
この溶断により調整用抵抗R1〜R3の一部が切り離されて回路抵抗Rは大きくなり調整される。この調整が不十分な場合にはさらに前記の操作を繰り返す。
前記のダイオードDは、分断が不十分な空洞形成用の第1ポリシリコンヒューズ部2を回路抵抗Rから切り離す働きをする。
以上説明のとおり、本発明では、溶融したポリシリコンが空洞7に吸収されるため、高温動作においてもマイグレーションによる特性変動(例えば、漏れ電流の増加など)が抑制されて、高い信頼性の半導体装置400,500を提供することができる。
1 絶縁層
2、11,15、F01 第1ポリシリコンヒューズ部
2a、15a 第1狭窄部
2b 第1電極部
2c 第1金属電極
2d 第1接続ビア
3,3a,5 層間絶縁膜
4、F02 第2ポリシリコンヒューズ部
4a 第2狭窄部
4b 第2電極部
4c 第2金属電極
4d 第2接続ビア
6 表面保護膜
7 空洞
8 溶融したポリシリコン
8a 溶融したポリシリコンの残渣
20 半導体基板
21 第1トリミングパッド
22 第2トリミングパッド
23 トリミングパッド
100,200、F、F1〜F3 ポリシリコンヒューズ
300,400 半導体装置
R 回路抵抗
R1〜R3 調整用抵抗
R4 固定抵抗
I1,I2 電流
D ダイオード

Claims (8)

  1. 幅が狭い第1狭窄部と該第1狭窄部の両側に該第1狭窄部と接続する幅が広い第1電極部を有する空洞形成用の第1ポリシリコンヒューズ部と、
    幅が狭い第狭窄部と該第狭窄部の両側に前記第狭窄部と接続する幅が広い第2電極部を有する回路特性調整用の第2ポリシリコンヒューズ部と、を備え、
    前記第1狭窄部と前記第2狭窄部が絶縁膜を挟んで対向して配置されることを特徴とするポリシリコンヒューズ。
  2. 前記第1ポリシリコンヒューズ部と前記第2ポリシリコンヒューズが互いに直交し、前記第1狭窄部と前記第2狭窄部が重なるように配置されることを特徴とする請求項1に記載のポリシリコンヒューズ。
  3. 前記絶縁膜の厚さが、0.1μm以上で、0.5μm以下であることを特徴とする請求項1または2に記載のポリシリコンヒューズ。
  4. 前記請求項1〜3のいずれか一項に記載のポリシリコンヒューズを有する半導体装置であって、
    前記第1ポリシリコンヒューズ部の一方の第1電極部が第1トリミングパッドに接続し、他方の第1電極部がグランドに接続し、
    前記第2ポリシリコンヒューズ部の一方の第2電極部が第2トリミングパッドと回路特性調整用部品に接続し、他方の第2電極部がグランドに接続することを特徴とする半導体装置。
  5. 前記回路特性調整用部品が抵抗であることを特徴とする請求項4に記載の半導体装置。
  6. 一方の前記第1電極部にアノードが接続し、一方の前記第2電極部にカソードが接続するダイオードを配置し、前記第2トリミングパッドを削除することを特徴とする請求項4または5に記載の半導体装置。
  7. 請求項1ないし3のいずれか一項に記載のポリシリコンヒューズの分断方法であって、
    前記第1ポリシリコンヒューズ部の両前記第1電極部間に電圧を印加することにより前記第1狭窄部を溶融し空洞を形成する空洞形成工程と、
    前記空洞形成工程の後、前記第2ポリシリコンヒューズ部の両前記第2電極部間に電圧を印加することにより前記第2狭窄部を溶融し、かつ、該溶融したポリシリコンが前記第2狭窄部と前記空洞との間の前記絶縁膜を破壊し前記空洞に飛散することにより前記第2ポリシリコンヒューズ部を電気的に分断することを特徴とするポリシリコンヒューズの分断方法。
  8. 前記空洞形成工程の前に、前記第1狭窄部が前記第2狭窄部の下方に位置するようにする工程を備えることを特徴とする請求項7に記載のポリシリコンヒューズの分断方法。
JP2013250230A 2013-12-03 2013-12-03 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 Expired - Fee Related JP6287137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013250230A JP6287137B2 (ja) 2013-12-03 2013-12-03 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
US14/536,915 US9196585B2 (en) 2013-12-03 2014-11-10 Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013250230A JP6287137B2 (ja) 2013-12-03 2013-12-03 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法

Publications (2)

Publication Number Publication Date
JP2015109305A JP2015109305A (ja) 2015-06-11
JP6287137B2 true JP6287137B2 (ja) 2018-03-07

Family

ID=53265952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013250230A Expired - Fee Related JP6287137B2 (ja) 2013-12-03 2013-12-03 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法

Country Status (2)

Country Link
US (1) US9196585B2 (ja)
JP (1) JP6287137B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490374B2 (en) * 2014-09-12 2019-11-26 Northrop Grumman Systems Corporation Phase-change material distributed switch systems
US10700270B2 (en) 2016-06-21 2020-06-30 Northrop Grumman Systems Corporation PCM switch and method of making the same
CN109346435B (zh) * 2016-12-02 2023-09-05 深圳市威能腾达科技有限公司 可编程多晶硅熔丝结构的制造方法
US11546010B2 (en) 2021-02-16 2023-01-03 Northrop Grumman Systems Corporation Hybrid high-speed and high-performance switch system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814853A (en) * 1981-10-28 1989-03-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with programmable fuse
JPS5877096A (ja) * 1981-10-28 1983-05-10 Toshiba Corp プログラマブル・リ−ド・オンリ・メモリ素子
JPH0320063A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 電気ヒューズ
US5444287A (en) * 1994-08-10 1995-08-22 International Business Machines Corporation Thermally activated noise immune fuse
FR2778497B1 (fr) * 1998-05-07 2003-06-13 Sgs Thomson Microelectronics Fusible de circuit integre, a focalisation de courant
JP2003078013A (ja) * 2001-09-05 2003-03-14 Sony Corp 半導体装置
JP2003258104A (ja) 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置およびその製造方法
US6586985B1 (en) * 2002-04-12 2003-07-01 Texas Instruments Incorporated Methods and apparatus for trimming packaged electrical devices
JP2005051020A (ja) * 2003-07-28 2005-02-24 Sony Corp ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置
US20050077594A1 (en) 2003-10-10 2005-04-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device with polysilicon fuse and method for trimming the same
JP4164054B2 (ja) 2003-10-10 2008-10-08 松下電器産業株式会社 ポリシリコンヒューズを有する半導体装置
JP2006041257A (ja) * 2004-07-28 2006-02-09 Ricoh Co Ltd 半導体装置
JP2006073947A (ja) 2004-09-06 2006-03-16 Renesas Technology Corp ヒューズ構造
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2010251499A (ja) 2009-04-15 2010-11-04 Toshiba Corp 半導体装置
JP5581520B2 (ja) * 2010-04-08 2014-09-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8466535B2 (en) * 2011-08-12 2013-06-18 National Semiconductor Corporation Galvanic isolation fuse and method of forming the fuse

Also Published As

Publication number Publication date
US9196585B2 (en) 2015-11-24
JP2015109305A (ja) 2015-06-11
US20150155237A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US7323761B2 (en) Antifuse structure having an integrated heating element
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
JP6287137B2 (ja) ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
TWI609384B (zh) 保護元件
JP2007073576A (ja) ヒューズ素子及びその切断方法
KR20050112099A (ko) 프로그래머블 반도체 장치
US5789794A (en) Fuse structure for an integrated circuit element
KR100501215B1 (ko) 반도체 디바이스용 퓨즈
JP2007324423A (ja) 半導体集積回路装置
US20110241817A1 (en) Current fuse, semiconductor device, and method of blowing a current fuse
KR101498775B1 (ko) 전기 퓨즈
JP6377507B2 (ja) 半導体ウエーハ
TWI714713B (zh) 半導體裝置
JP4164054B2 (ja) ポリシリコンヒューズを有する半導体装置
CN107123635B (zh) 半导体装置及熔丝的切断方法
JP2008159801A (ja) 半導体装置およびその製造方法
JP2008004571A (ja) ポリシリコンヒューズ及びその製造方法
JP6508679B2 (ja) 電子デバイス
JP7425566B2 (ja) 半導体装置およびそのトリミング方法
JP2004304002A (ja) 半導体装置
CN108231506B (zh) 小型熔断器及其制造方法
US9412694B2 (en) Polysilicon fuse, manufacturing method thereof, and semiconductor device including polysilicon fuse
JPS5987736A (ja) 半導体記憶装置
JP4154928B2 (ja) 半導体装置
JP2006108584A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees