JP6287137B2 - ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 - Google Patents
ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 Download PDFInfo
- Publication number
- JP6287137B2 JP6287137B2 JP2013250230A JP2013250230A JP6287137B2 JP 6287137 B2 JP6287137 B2 JP 6287137B2 JP 2013250230 A JP2013250230 A JP 2013250230A JP 2013250230 A JP2013250230 A JP 2013250230A JP 6287137 B2 JP6287137 B2 JP 6287137B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon fuse
- polysilicon
- constriction
- fuse
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
このポリシリコンヒューズ600の主要部分は、幅が狭いポリシリコンの狭窄部51と、幅が広いポリシリコンの電極部52と、この電極部52に接続ビア53を介して接続する金属電極54を備える。狭窄部51と電極部52はLOCOSなど絶縁膜55上に形成され、電極部52と金属電極54の間には接続ビア53を有する層間絶縁膜56(HTO膜等)が配置され、金属電極54上は表面保護膜が57被覆されている。ポリシリコンヒューズ500を形成するポリシリコンには、ドープトポリシリコンやイオン注入したポリシリコンが用いられ、ドープ量やイオン注入量によりヒューズ部のポリシリコンの比抵抗を調整する。つぎに、電圧印加法によるポリシリコンヒューズの溶断について説明する。
特許文献1では,ヒューズ溶断部の横に開口部を設け、ヒューズ側壁側の絶縁膜を破裂させることで、ヒューズ上部の絶縁膜に影響を及ぼさなくする方法が開示されている。
また、特許文献3では、切断不良を防止するため、層間絶縁膜の応力を緩和する方法が開示されている。
また、一方の前記第1電極部にアノードが接続し、一方の前記第2電極部にカソードが接続するダイオードを配置し前記第2トリミングパッドを削除すると、トリミングパッド数を減らすことができるので好ましい。
前記第1ポリシリコンヒューズ部の両前記第1電極部間に電圧を印加することにより前記第1狭窄部を溶融し空洞を形成する空洞形成工程と、
前記空洞形成工程の後、前記第2ポリシリコンヒューズ部の両前記第2電極部間に電圧を印加することにより前記第2狭窄部を溶融し、かつ、該溶融したポリシリコンが前記第2狭窄部と前記空洞との間の前記絶縁膜を破壊し前記空洞に飛散することにより前記第2ポリシリコンヒューズ部を電気的に分断するポリシリコンヒューズの分断方法とする。
前記の第1ポリシリコンヒューズ部2と第2ポリシリコンヒューズ部4は互いに直交して配置される。直交する箇所は第1狭窄部2aと第2狭窄部4aであり、互いに重なるように層間絶縁膜3を挟んで配置される。
つぎに、図6において、第2狭窄部4aのポリシリコンが溶融することで、溶融したポリシリコン8が下側の層間絶縁膜3と一緒に飛散(破壊)する。溶融したポリシリコン8が飛散して空洞7に達することで、第2ポリシリコンヒューズ部4の第2狭窄部4aの溶融したポリシリコンの残渣8aは確実に分断される。そのため、高温下でもマイグレーションによる残渣の繋がりを防止できて、電気的な絶縁状態を安定して得ることができる。その結果、高い信頼性のポリシリコンヒューズ100が得られる。
同図(a)に示すように溶融したポリシリコン8が分断されなくても、同図(b)に示すように回路特性調整用の第2ポリシリコンヒューズ部4が溶断時には溶融したポリシリコン8が空洞7に吸収されて、第2ポリシリコンヒューズ部4は確実に分断される。
これは、溶融したポリシリコンは重力と無関係に四方八方に飛散するため、空洞が第2ポリシリコンヒューズ部4の上方に位置した場合も溶融したポリシリコンは効果的に空洞に吸収されるためである。
この半導体装置400は、半導体回路を備え、回路特性を調整するための複数並列接続された調整用抵抗R1〜R4と、この調整用抵抗R1〜R4の内R1〜R3にそれぞれ接続する第1ポリシリコンヒューズ部2および第2ポリシリコンヒューズ部4を備える。回路抵抗Rは適正な回路特性を得るための抵抗である。この回路抵抗Rは前記のR1〜R4で構成され、このR1〜R4は回路抵抗Rを調整するための抵抗である。この内R4は回路調整用の固定抵抗であり、R1〜R3はR4の抵抗値を減じる調整をするための抵抗である。R1〜R3のいずれかまたはすべてをグランドGNDと分離することで、回路抵抗Rの調整は行なわれる。
図11の半導体装置400との違いは、第1ポリシリコンヒューズ部2の第1金属電極2cと第2ポリシリコンヒューズ部4の第2金属電極4cの間にダイオードDを設けて、前記の第2トリミングパッド21を削除して一つのトリミングパッド23にすることで、トリミングパッド数を半減した点である。
トリミングパッド23に、例えば電圧V1を印加して30mAの電流I1(ここでは定電流)を空洞形成用の第1ポリシリコンヒューズ部2(F01)に流すと、1秒後(電圧V1が跳ね上がる)に第1ポリシリコンヒューズ部2(F01)のみを溶断して空洞7が形成される。つぎに、1.5秒の時点に電圧V1から電圧V2に切り替えて、40mAの電流I2(ここでは定電流)を第2ポリシリコンヒューズ部4(F02)に流すと、3.2秒後(電圧V2が跳ね上がる)に第2ポリシリコンヒューズ部4(F02)は溶断する。
前記のダイオードDは、分断が不十分な空洞形成用の第1ポリシリコンヒューズ部2を回路抵抗Rから切り離す働きをする。
2、11,15、F01 第1ポリシリコンヒューズ部
2a、15a 第1狭窄部
2b 第1電極部
2c 第1金属電極
2d 第1接続ビア
3,3a,5 層間絶縁膜
4、F02 第2ポリシリコンヒューズ部
4a 第2狭窄部
4b 第2電極部
4c 第2金属電極
4d 第2接続ビア
6 表面保護膜
7 空洞
8 溶融したポリシリコン
8a 溶融したポリシリコンの残渣
20 半導体基板
21 第1トリミングパッド
22 第2トリミングパッド
23 トリミングパッド
100,200、F、F1〜F3 ポリシリコンヒューズ
300,400 半導体装置
R 回路抵抗
R1〜R3 調整用抵抗
R4 固定抵抗
I1,I2 電流
D ダイオード
Claims (8)
- 幅が狭い第1狭窄部と該第1狭窄部の両側に該第1狭窄部と接続する幅が広い第1電極部を有する空洞形成用の第1ポリシリコンヒューズ部と、
幅が狭い第2狭窄部と該第2狭窄部の両側に前記第2狭窄部と接続する幅が広い第2電極部を有する回路特性調整用の第2ポリシリコンヒューズ部と、を備え、
前記第1狭窄部と前記第2狭窄部が絶縁膜を挟んで対向して配置されることを特徴とするポリシリコンヒューズ。 - 前記第1ポリシリコンヒューズ部と前記第2ポリシリコンヒューズ部が互いに直交し、前記第1狭窄部と前記第2狭窄部が重なるように配置されることを特徴とする請求項1に記載のポリシリコンヒューズ。
- 前記絶縁膜の厚さが、0.1μm以上で、0.5μm以下であることを特徴とする請求項1または2に記載のポリシリコンヒューズ。
- 前記請求項1〜3のいずれか一項に記載のポリシリコンヒューズを有する半導体装置であって、
前記第1ポリシリコンヒューズ部の一方の第1電極部が第1トリミングパッドに接続し、他方の第1電極部がグランドに接続し、
前記第2ポリシリコンヒューズ部の一方の第2電極部が第2トリミングパッドと回路特性調整用部品に接続し、他方の第2電極部がグランドに接続することを特徴とする半導体装置。 - 前記回路特性調整用部品が抵抗であることを特徴とする請求項4に記載の半導体装置。
- 一方の前記第1電極部にアノードが接続し、一方の前記第2電極部にカソードが接続するダイオードを配置し、前記第2トリミングパッドを削除することを特徴とする請求項4または5に記載の半導体装置。
- 請求項1ないし3のいずれか一項に記載のポリシリコンヒューズの分断方法であって、
前記第1ポリシリコンヒューズ部の両前記第1電極部間に電圧を印加することにより前記第1狭窄部を溶融し空洞を形成する空洞形成工程と、
前記空洞形成工程の後、前記第2ポリシリコンヒューズ部の両前記第2電極部間に電圧を印加することにより前記第2狭窄部を溶融し、かつ、該溶融したポリシリコンが前記第2狭窄部と前記空洞との間の前記絶縁膜を破壊し前記空洞に飛散することにより前記第2ポリシリコンヒューズ部を電気的に分断することを特徴とするポリシリコンヒューズの分断方法。 - 前記空洞形成工程の前に、前記第1狭窄部が前記第2狭窄部の下方に位置するようにする工程を備えることを特徴とする請求項7に記載のポリシリコンヒューズの分断方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250230A JP6287137B2 (ja) | 2013-12-03 | 2013-12-03 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
US14/536,915 US9196585B2 (en) | 2013-12-03 | 2014-11-10 | Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250230A JP6287137B2 (ja) | 2013-12-03 | 2013-12-03 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015109305A JP2015109305A (ja) | 2015-06-11 |
JP6287137B2 true JP6287137B2 (ja) | 2018-03-07 |
Family
ID=53265952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250230A Expired - Fee Related JP6287137B2 (ja) | 2013-12-03 | 2013-12-03 | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9196585B2 (ja) |
JP (1) | JP6287137B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10490374B2 (en) * | 2014-09-12 | 2019-11-26 | Northrop Grumman Systems Corporation | Phase-change material distributed switch systems |
US10700270B2 (en) | 2016-06-21 | 2020-06-30 | Northrop Grumman Systems Corporation | PCM switch and method of making the same |
CN109346435B (zh) * | 2016-12-02 | 2023-09-05 | 深圳市威能腾达科技有限公司 | 可编程多晶硅熔丝结构的制造方法 |
US11546010B2 (en) | 2021-02-16 | 2023-01-03 | Northrop Grumman Systems Corporation | Hybrid high-speed and high-performance switch system |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
JPS5877096A (ja) * | 1981-10-28 | 1983-05-10 | Toshiba Corp | プログラマブル・リ−ド・オンリ・メモリ素子 |
JPH0320063A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 電気ヒューズ |
US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
FR2778497B1 (fr) * | 1998-05-07 | 2003-06-13 | Sgs Thomson Microelectronics | Fusible de circuit integre, a focalisation de courant |
JP2003078013A (ja) * | 2001-09-05 | 2003-03-14 | Sony Corp | 半導体装置 |
JP2003258104A (ja) | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | 半導体装置およびその製造方法 |
US6586985B1 (en) * | 2002-04-12 | 2003-07-01 | Texas Instruments Incorporated | Methods and apparatus for trimming packaged electrical devices |
JP2005051020A (ja) * | 2003-07-28 | 2005-02-24 | Sony Corp | ヒューズ及び同ヒューズを有するトリミング回路及び同ヒューズを有する半導体装置 |
US20050077594A1 (en) | 2003-10-10 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with polysilicon fuse and method for trimming the same |
JP4164054B2 (ja) | 2003-10-10 | 2008-10-08 | 松下電器産業株式会社 | ポリシリコンヒューズを有する半導体装置 |
JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
JP2006073947A (ja) | 2004-09-06 | 2006-03-16 | Renesas Technology Corp | ヒューズ構造 |
JP2009004565A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2010251499A (ja) | 2009-04-15 | 2010-11-04 | Toshiba Corp | 半導体装置 |
JP5581520B2 (ja) * | 2010-04-08 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8466535B2 (en) * | 2011-08-12 | 2013-06-18 | National Semiconductor Corporation | Galvanic isolation fuse and method of forming the fuse |
-
2013
- 2013-12-03 JP JP2013250230A patent/JP6287137B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-10 US US14/536,915 patent/US9196585B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9196585B2 (en) | 2015-11-24 |
JP2015109305A (ja) | 2015-06-11 |
US20150155237A1 (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323761B2 (en) | Antifuse structure having an integrated heating element | |
KR0157348B1 (ko) | 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 | |
JP6287137B2 (ja) | ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法 | |
TWI609384B (zh) | 保護元件 | |
JP2007073576A (ja) | ヒューズ素子及びその切断方法 | |
KR20050112099A (ko) | 프로그래머블 반도체 장치 | |
US5789794A (en) | Fuse structure for an integrated circuit element | |
KR100501215B1 (ko) | 반도체 디바이스용 퓨즈 | |
JP2007324423A (ja) | 半導体集積回路装置 | |
US20110241817A1 (en) | Current fuse, semiconductor device, and method of blowing a current fuse | |
KR101498775B1 (ko) | 전기 퓨즈 | |
JP6377507B2 (ja) | 半導体ウエーハ | |
TWI714713B (zh) | 半導體裝置 | |
JP4164054B2 (ja) | ポリシリコンヒューズを有する半導体装置 | |
CN107123635B (zh) | 半导体装置及熔丝的切断方法 | |
JP2008159801A (ja) | 半導体装置およびその製造方法 | |
JP2008004571A (ja) | ポリシリコンヒューズ及びその製造方法 | |
JP6508679B2 (ja) | 電子デバイス | |
JP7425566B2 (ja) | 半導体装置およびそのトリミング方法 | |
JP2004304002A (ja) | 半導体装置 | |
CN108231506B (zh) | 小型熔断器及其制造方法 | |
US9412694B2 (en) | Polysilicon fuse, manufacturing method thereof, and semiconductor device including polysilicon fuse | |
JPS5987736A (ja) | 半導体記憶装置 | |
JP4154928B2 (ja) | 半導体装置 | |
JP2006108584A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6287137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |