JP2010251499A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010251499A
JP2010251499A JP2009098801A JP2009098801A JP2010251499A JP 2010251499 A JP2010251499 A JP 2010251499A JP 2009098801 A JP2009098801 A JP 2009098801A JP 2009098801 A JP2009098801 A JP 2009098801A JP 2010251499 A JP2010251499 A JP 2010251499A
Authority
JP
Japan
Prior art keywords
electric fuse
insulating film
fuse
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009098801A
Other languages
English (en)
Inventor
Masahiro Inohara
正弘 猪原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009098801A priority Critical patent/JP2010251499A/ja
Publication of JP2010251499A publication Critical patent/JP2010251499A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】少ない電流で精度よく切断することができる電気ヒューズを備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置1は、半導体基板と、半導体基板上に形成された絶縁膜5と、絶縁膜5中に形成された電気ヒューズ3と、電気ヒューズ3の両端に形成された配線2a、2bと、絶縁膜5中に電気ヒューズ3の側面の一部である露出面30に面して形成された空隙4と、を有する。
【選択図】図1

Description

本発明は、半導体装置に関する。
従来、電流を印加することにより切断するタイプのヒューズである電気ヒューズが知られている(例えば、非特許文献1、2参照)。電気ヒューズを用いる場合、レーザ照射により切断するタイプのヒューズであるレーザトリミングヒューズを用いる場合と異なり、ヒューズの上下層に配線やパッド配置が可能であるため、デバイス面積を縮小することができる。また、電気的にプログラムを行うため、モールド樹脂封止後にもヒューズ切断が可能であり、歩留まりの飛躍的向上が期待できる。また、ヒューズ切断時にレーザトリマ装置を必要としないため、設備投資の抑制効果も期待できる。
しかし、従来の電気ヒューズによれば、ヒューズ全体のうちのいずれの箇所が実際に切断されるかを特定することが困難であるため、ヒューズに接続された配線に近い位置で切断が生じた場合に、配線中の金属が切断箇所に拡散し、切断箇所が再度接合してしまうという問題が発生するおそれがあった。
一方、エアギャップを用いた配線構造を有する半導体装置が知られている(例えば、特許文献1参照)。エアギャップは低い誘電率を有するため、配線間容量を低減し、半導体素子の高速化を図ることができる。
特許第3526289号公報
河野和史、他6名、「高信頼性を実現した銅溶断電気ヒューズ技術の開発」、信学技報 IEICE Technical Report, SDM2006-249(2007-02), pp.25-30. T. Ueda et al., "A Novel Cu Electrical Fuse Structure and Blowing Scheme Utilizing Crack-Assisted Mode for 90-45nm-Node and Beyond", Symposium on VLSI Technology Digest of Technical Papers, 2006.
本発明の目的は、少ない電流で精度よく切断することができる電気ヒューズを備えた半導体装置を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に形成された空隙を含む絶縁膜と、前記絶縁膜中に形成され、前記空隙に露出した露出面を側面の一部に有する電気ヒューズと、を有する半導体装置を提供する。
また、本発明の他の態様は、半導体基板上の第1の絶縁膜中に、電気ヒューズを形成する工程と、前記電気ヒューズの側面の一部を露出させるように、前記第1の絶縁膜中に溝を形成する工程と、前記溝中に犠牲膜を埋め込む工程と、前記第1の絶縁膜、前記電気ヒューズ、および前記犠牲膜上に第2の絶縁膜を形成する工程と、前記犠牲膜を気化して、前記第2の絶縁膜を通して除去する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、少ない電流で精度よく切断することができる電気ヒューズを備えた半導体装置を提供することができる。
本発明の実施の形態に係る半導体装置の上面図。 本発明の実施の形態に係る半導体装置の図1に示した鎖線II-IIにおける切断面を示した断面図。 本発明の実施の形態に係る半導体装置の図1に示した鎖線II-IIにおける切断面を示した断面図。 (a)〜(e)は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図。 (f)〜(i)は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図。
〔実施の形態〕
(半導体装置の構成)
図1は、本発明の実施の形態に係る半導体装置1の上面図である。また、図2は、半導体装置1の図1に示した鎖線II-IIにおける切断面を示した断面図である。
半導体装置1は、図示しない半導体基板上に形成された絶縁膜5と、絶縁膜5中に形成された電気ヒューズ3と、電気ヒューズ3の両端に形成された配線2a、2bと、配線2a、2bおよび電気ヒューズ3の側面および底面に形成されたバリア膜6と、絶縁膜5中に電気ヒューズ3の側面の一部である露出面30に面して形成された空隙4と、絶縁膜5上に形成された拡散防止膜7と、拡散防止膜7上に形成された絶縁膜8と、を有する。なお、図1においては、拡散防止膜7および絶縁膜8の図示を省略する。
空隙4は、絶縁膜5よりも低い熱伝導率を有する気体で満たされた空間であり、例えば、空気で満たされたエアギャップである。
露出面30は、電気ヒューズ3の側面の空隙4により露出した部分である。空隙4は、絶縁膜5よりも低い熱伝導率を有するため、電気ヒューズ3を切断するために電流を流す際に、電気ヒューズ3中の露出面30近傍の領域からは熱が外部に逃げにくく、露出面30近傍の領域の温度が局所的に高まる。これにより、電気ヒューズ3は露出面30近傍の領域において切断される。このため、空隙4を形成することにより、電気ヒューズ3の切断位置を特定することができる。
なお、電気ヒューズ3の切断箇所が配線2aまたは配線2bに近いと、配線2aまたは配線2b中の金属が切断箇所に拡散し、切断した電気ヒューズ3が再度接合してしまうおそれがある。このため、露出面30(空隙4)は電気ヒューズ3の長さ方向の中心近くに形成されることが好ましい。具体的には、露出面30(空隙4)は電気ヒューズ3の長さ方向の側面の中心を含む位置に形成されることが好ましい。
また、電気ヒューズ3に電流を流した際に局所的に高温になる領域を設けることにより、少ない電流で電気ヒューズ3を切断することができる。
電気ヒューズ3の長さ方向の露出面30の幅30aは、電気ヒューズ3の長さ3a(例えば、数μm)の半分以下であることが好ましい。これは、切断箇所が配線2aまたは配線2bに近くなることを防ぐためと、電気ヒューズ3に電流を流した際に高温になる領域を小さくして、より少ない電流で確実に電気ヒューズ3を切断するためである。
また、幅30aが短すぎた場合は、露出面30近傍の領域から外部に容易に熱が逃げ、局所的に高温にすることができないため、例えば、幅30aは電気ヒューズ3の幅3b(例えば、100nm)以上であることが好ましい。なお、幅3bは、図1に示すように、水平面内の電気ヒューズ3の長さ方向に対して垂直な方向の電気ヒューズ3の一方の端部から他方の端部までの距離である。
なお、空隙4の幅4aは、短くても(たとえリソグラフィの解像度限界のサイズであっても)電気ヒューズ3の切断に支障はない。
また、電気ヒューズ3を精度よく切断するために、図2に示されるように空隙4の電気ヒューズ3に隣接する領域の底部の高さがバリア膜6の最下部の高さに対してほぼ同じになるように空隙4を形成し、露出面30の最下部の高さをバリア膜6の最下部の高さとほぼ同じにすることが好ましい。また、図3に示されるように空隙4の電気ヒューズ3に隣接する領域の底部の高さがバリア膜6の最下部の高さよりも低くなるように空隙4を形成し、露出面30の最下部の高さをバリア膜6の最下部の高さとほぼ同じにしてもよい。
また、空隙4は、図1〜3に示されるように電気ヒューズ3の両側面に形成されることが好ましい。すなわち、露出面30が電気ヒューズ3の両側面に形成されることが好ましい。なお、空隙4の形状は、図1〜3に示されるような直方体でなくてもよい。また、電気ヒューズ3の両側面の空隙4の形状は同一でなくてもよい。また、空隙4は電気ヒューズ3の片側の側面の一部のみを露出するように形成されてもよい。
配線2a、2b、および電気ヒューズ3は、Cu、Al、Au、またはCuを添加したAl等の導電材料からなる。この場合、バリア膜6は、Ti、Ta、Ni、Co、Ru等の金属、またはTiN等のこれらの金属を含む化合物から形成される。
なお、また、配線2a、2b、および電気ヒューズ3がCuからなる場合は、エレクトロマイグレーションを抑制するために、CuにAl、Si等を添加してもよい。
また、配線2a、2b、および電気ヒューズ3の材料として、上面に金属シリサイドを有するSiを用いることができる。金属シリサイドとして、Niシリサイド、Coシリサイド、Tiシリサイド、またはPtを添加したNiシリサイド等が用いられる。この場合、バリア膜6は形成されなくてもよい。
拡散防止膜7は、SiN、SiCON等の絶縁膜からなり、配線2a、2b、および電気ヒューズ3中の金属の拡散を抑える性質を有する。また、後述する犠牲膜14を気化することにより発生するガスを透過する性質を有する。
絶縁膜5、8は、SiO等の絶縁膜からなる。
以下に、本実施の形態に係る半導体装置1の製造方法の一例を示す。
(半導体装置の製造)
図4A(a)〜(e)、図4B(f)〜(i)は、本発明の実施の形態に係る半導体装置1の製造工程を示す断面図である。
まず、図4A(a)に示すように、CVD(Chemical Vapor Deposition)法等により、図示しない半導体基板上に絶縁膜5を形成し、例えば、リソグラフィ法とRIE(Reactive Ion Etching)法の組み合わせにより、絶縁膜5中に配線溝10を形成する。配線溝10は、配線2a、2b、および電気ヒューズ3のパターンを有する。
次に、図4A(b)に示すように、配線溝10内を埋めるようにバリア膜材料11および配線材料12を形成する。具体的には、例えば、スパッタ法によりバリア膜材料11を形成し、続いて、スパッタ法等によりバリア膜材料11上に配線材料12のシード膜を形成した後、めっき法により配線材料12を形成する。
次に、図4A(c)に示すように、CMP(Chemical Mechanical Polishing)等の平坦化処理により、バリア膜材料11および配線材料12の配線溝10の外側の部分を除去して、配線2a、2b、電気ヒューズ3、およびバリア膜6を形成する。
次に、図4A(d)に示すように、例えば、リソグラフィ法とRIE法の組み合わせにより、絶縁膜5中に溝13を形成する。溝13は空隙4のパターンを有する。
次に、図4A(e)に示すように、溝13を埋めるように犠牲膜14を形成する。犠牲膜14は、カーボン膜のように、気化することにより拡散防止膜7を通して外部に排出することのできる性質を有する。
次に、図4B(f)に示すように、CMP等の平坦化処理により、犠牲膜14の溝13の外側の部分を除去する。
次に、図4B(g)に示すように、CVD法等により、絶縁膜5、配線2a、2b、電気ヒューズ3、バリア膜6、および平坦化した犠牲膜14上に拡散防止膜7を形成する。拡散防止膜7は例えばSiN、SiCON等の絶縁膜から形成される。
次に、図4B(h)に示すように、犠牲膜14を気化して拡散防止膜7を通して除去し、空隙4を形成する。具体的には、例えば、犠牲膜14がカーボン膜である場合は、酸素雰囲気下での400℃の熱処理により犠牲膜14を燃焼させ、燃焼により発生したCOガスを拡散防止膜7を通して外部に排出する。
次に、図4B(i)に示すように、CVD法等により、拡散防止膜7上に絶縁膜8を形成する。
(実施の形態の効果)
本発明の実施の形態によれば、空隙4を形成することにより、電気ヒューズ3の切断位置を特定することができる。このため、切断位置を配線2aまたは配線2bから離れた位置に特定することにより、従来の電気ヒューズにおける、配線中の金属が切断箇所に拡散し、切断箇所が再度接合してしまうという問題を回避することができる。
また、空隙4を形成して、電気ヒューズ3に電流を流した際に局所的に高温になる領域を設けることにより、少ない電流で電気ヒューズ3を切断することができる。
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
1 半導体装置、 2a、2b 配線、 3 電気ヒューズ、 3a 長さ、 3b 幅、 4 空隙、 4a 幅、 5 絶縁膜、 7 拡散防止膜、 13 溝、 14 犠牲膜、 30 露出面、 30a 幅

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された空隙を含む絶縁膜と、
    前記絶縁膜中に形成され、前記空隙に露出した露出面を側面の一部に有する電気ヒューズと、
    を有する半導体装置。
  2. 前記露出面は、前記電気ヒューズの長さ方向の中心を含む位置に位置する、
    請求項1に記載の半導体装置。
  3. 前記電気ヒューズの長さ方向の前記露出面の長さは、前記電気ヒューズの長さの半分以下、かつ水平面内の前記長さ方向に対して垂直な方向の前記電気ヒューズの一方の端部から他方の端部までの距離である前記電気ヒューズの幅以上である、
    請求項1または2に記載の半導体装置。
  4. 半導体基板上の第1の絶縁膜中に、電気ヒューズを形成する工程と、
    前記電気ヒューズの側面の一部を露出させるように、前記第1の絶縁膜中に溝を形成する工程と、
    前記溝中に犠牲膜を埋め込む工程と、
    前記第1の絶縁膜、前記電気ヒューズ、および前記犠牲膜上に第2の絶縁膜を形成する工程と、
    前記犠牲膜を気化して、前記第2の絶縁膜を通して除去する工程と、
    を含む半導体装置の製造方法。
  5. 前記溝は、前記電気ヒューズの側面の、前記電気ヒューズの長さ方向の中心を含む一部を露出させるように形成される、
    請求項4に記載の半導体装置の製造方法。
JP2009098801A 2009-04-15 2009-04-15 半導体装置 Withdrawn JP2010251499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009098801A JP2010251499A (ja) 2009-04-15 2009-04-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009098801A JP2010251499A (ja) 2009-04-15 2009-04-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2010251499A true JP2010251499A (ja) 2010-11-04

Family

ID=43313521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009098801A Withdrawn JP2010251499A (ja) 2009-04-15 2009-04-15 半導体装置

Country Status (1)

Country Link
JP (1) JP2010251499A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241246A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
US9196585B2 (en) 2013-12-03 2015-11-24 Fuji Electric Co., Ltd. Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse
KR20170092870A (ko) * 2016-02-04 2017-08-14 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
JP2019142166A (ja) * 2018-02-22 2019-08-29 キヤノン株式会社 液体吐出ヘッド
KR20220040299A (ko) * 2020-09-23 2022-03-30 주식회사 유라코퍼레이션 연성 인쇄 회로 기판의 설치 구조
KR20220040300A (ko) * 2020-09-23 2022-03-30 주식회사 유라코퍼레이션 연성 인쇄 회로 기판 및 그의 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241246A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法、半导体器件及其形成方法
US9196585B2 (en) 2013-12-03 2015-11-24 Fuji Electric Co., Ltd. Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse
KR20170092870A (ko) * 2016-02-04 2017-08-14 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
KR102471641B1 (ko) 2016-02-04 2022-11-29 에스케이하이닉스 주식회사 퓨즈구조 및 그를 포함하는 반도체장치
JP2019142166A (ja) * 2018-02-22 2019-08-29 キヤノン株式会社 液体吐出ヘッド
JP7071153B2 (ja) 2018-02-22 2022-05-18 キヤノン株式会社 液体吐出ヘッド
KR20220040299A (ko) * 2020-09-23 2022-03-30 주식회사 유라코퍼레이션 연성 인쇄 회로 기판의 설치 구조
KR20220040300A (ko) * 2020-09-23 2022-03-30 주식회사 유라코퍼레이션 연성 인쇄 회로 기판 및 그의 제조 방법
KR102450313B1 (ko) 2020-09-23 2022-10-04 주식회사 유라코퍼레이션 연성 인쇄 회로 기판 및 그의 제조 방법
KR102513122B1 (ko) 2020-09-23 2023-03-23 주식회사 유라코퍼레이션 연성 인쇄 회로 기판의 설치 구조

Similar Documents

Publication Publication Date Title
KR102051517B1 (ko) 구리 배선 구조체들을 위한 그래핀 캡
JP4856523B2 (ja) 半導体構造体及び半導体構造体を製造する方法
US8716863B2 (en) Structure and method for high performance interconnect
JP5204370B2 (ja) 半導体装置およびその製造方法
US9006895B2 (en) Interconnect structures containing nitrided metallic residues
US8907495B2 (en) Semiconductor device and manufacturing method thereof
JP2010251499A (ja) 半導体装置
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
JP5379848B2 (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
US20160286660A1 (en) Glass interposer with thermal vias
US8912627B2 (en) Electrical fuse structure and method of fabricating same
JP2015177006A (ja) 半導体装置及びその製造方法
JP5285612B2 (ja) 半導体デバイスおよび相互接続構造体の形成方法
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
JP2011124370A (ja) 半導体装置および半導体装置の製造方法
US8008669B2 (en) Programmable anti-fuse structure with DLC dielectric layer
JP6246676B2 (ja) 半導体装置
US20100237503A1 (en) Electromigration resistant aluminum-based metal interconnect structure
JP2007294967A (ja) 長寿命の相互接続構造及びその製造方法
JP2012129465A (ja) 半導体装置及びその製造方法
JP2006261514A (ja) 半導体チップおよびその製造方法
KR100790248B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120703