KR102450313B1 - 연성 인쇄 회로 기판 및 그의 제조 방법 - Google Patents

연성 인쇄 회로 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR102450313B1
KR102450313B1 KR1020200123304A KR20200123304A KR102450313B1 KR 102450313 B1 KR102450313 B1 KR 102450313B1 KR 1020200123304 A KR1020200123304 A KR 1020200123304A KR 20200123304 A KR20200123304 A KR 20200123304A KR 102450313 B1 KR102450313 B1 KR 102450313B1
Authority
KR
South Korea
Prior art keywords
pattern
fuse
coverlay
layer
pattern fuse
Prior art date
Application number
KR1020200123304A
Other languages
English (en)
Other versions
KR20220040300A (ko
Inventor
김세권
박영수
Original Assignee
주식회사 유라코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유라코퍼레이션 filed Critical 주식회사 유라코퍼레이션
Priority to KR1020200123304A priority Critical patent/KR102450313B1/ko
Publication of KR20220040300A publication Critical patent/KR20220040300A/ko
Priority to KR1020220122585A priority patent/KR102620302B1/ko
Application granted granted Critical
Publication of KR102450313B1 publication Critical patent/KR102450313B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0293Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil

Abstract

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 구체적으로는, 패턴 퓨즈가 필름층에 의해 열을 빼앗겨 용단시간이 길어지는 문제를 해결할 수 있는 연성 인쇄 회로 기판 및 그의 제조 방법을 제공하는 것을 목적으로 하며,
본 발명은 패턴 퓨즈를 포함하는 연성 인쇄 회로로서, 상기 패턴 퓨즈는 도전성 패턴으로 형성되어 인접한 두 회로를 전기적으로 연결하며, 도전성 패턴으로 형성된 회로이며, 상기 패턴 퓨즈가 포함된 금속패턴층; 및 필름층과 접착층이 적층되어 형성되며, 상기 접착층에 의해 상기 금속패턴층의 상면과 하면에 각각 부착되는 커버레이; 를 포함하며, 상기 패턴 퓨즈의 상면과 하면은 상기 커버레이에 의해 폐쇄되고, 상기 패턴 퓨즈의 두께를 형성하는 측면은 상기 커버레이로부터 이격되어, 상기 패턴 퓨즈의 측부에 에어갭이 형성되는 것을 특징으로 한다.

Description

연성 인쇄 회로 기판 및 그의 제조 방법 {Flexible Printed Circuit Board and Manufacturing Method thereof}
본 발명은 패턴 퓨즈가 형성된 연성 인쇄 회로 기판에 관한 것으로서, 더욱 구체적으로는 금속 회로 패턴으로 퓨즈가 형성되어 과전류가 인가되면 패턴이 파괴되어 단선되는 패턴 퓨즈를 포함한 연성 인쇄 회로 기판 및 그의 제조 방법에 관한 것이다.
인쇄 회로 기판(PCB, Printed Circuit Board) 또는 연성 인쇄 회로 기판(FPCB, Flexible Printed Circuit Board, 이하 "인쇄 회로 기판" 또는 "PCB"라고 한다.)은 다수의 전자 부품을 표준화된 방식으로 고정 및 연결하기 위해 만들어진 배선이 패턴화 되어있는 회로 기판이다. PCB는 복수의 회로를 기계적, 전기적으로 결합할 수 있으며, 이를 통해 전기 제품을 소형화, 경량화할 수 있다는 장점이 있다. 또한 회로 특성이 안정화되며 오배선의 우려가 없고 생산 단가가 저렴한 장점이 있다. 이러한 장점들로 인해 PCB나 FPCB는 다양한 분야에서 사용되고 있으며, 최근 모든 전자기기에 필수적으로 쓰이는 핵심 부품이 되고 있다.
한편 복수의 전기 부품을 연결하여 사용하는 경우에 전기 부품의 고장, 오작동 및 외부의 요인으로 과전류가 발생하게 되면, 연결된 복수의 전기 부품이 함께 손상될 우려가 있다. 따라서 복수의 전기 부품을 보호하기 위해 회로의 전원 공급 측에 퓨즈를 설치하여 과전류 발생 시, 실장된 퓨즈가 파괴되도록 하여 전류를 차단하는 것이 일반적이다.
도 1은 종래 퓨즈로서 칩퓨즈가 실장된 것을 나타내는 사진 도면이고, 도 2는 도 1의 퓨즈의 단면도이다. 이를 참조하면, 종래에는 금속패턴층(1a), 필름층(1b), 금속패턴층과 필름층을 부착하기 위한 접착제(1c)가 적층된 FPCB(1)에 회로 패턴 위에 표면 실장형 부품(SMD, Surpace-Mount Devices)을 설치할 수 있는 패드를 형성하고, 그 패드 위에 SMD 타입의 칩퓨즈(Chip Fuse)(2)를 솔더링하여 과전류에 의해 회로 패턴이나 기판이 손상되는 것을 방지하였다.
그런데 칩퓨즈(2) 실장 시, 칩퓨즈 원자재 값 및 실장에 관련된 솔더링과 코팅 작업에 비용이 소요되어 제품의 원가 상승 요인이 되었다. 또한 칩퓨즈를 적용하려면 칩퓨즈 및 솔더링에 필요한 공간을 확보하여야 함에 따라 인쇄 회로 기판의 사이즈가 증가되어 추가적인 원가 상승 및 소형화 한계의 문제점이 발생할 수 있다.
따라서 종래 칩퓨즈 랜드를 생략하고 퓨즈 기능을 할 수 있는 패턴 퓨즈에 관한 연구가 활발히 진행되고 있다. 패턴 퓨즈(20)는 퓨즈 기능을 하는 회로 패턴으로써, 인쇄 회로 기판에 적용되는 퓨즈부를 의미하며, 공간 활용도를 높이기 위해 도 3에 도시된 것처럼 굴곡부(21)와 직선부(22)가 교대로 형성되고 있다.
패턴 퓨즈는 종래의 칩퓨즈를 삭제하고, 칩퓨즈 접합을 위한 공정을 삭제하여 원가 절감의 효과가 있으나, 물리적으로 칩퓨즈와 동일한 저항값으로 패턴 퓨즈를 형성하더라도 종래의 칩퓨즈와 동일한 성능이 구현되지 않아 개발에 어려움이 있는 실정이다.
특히, 도 4와 같이 패턴 퓨즈(20)를 포함하는 FPCB(1)는 실제 제품에 적용될 때 제품의 일부인 사출물(4)에 부착되어 고정되는데, 이 경우 패턴 퓨즈(20)에서 발생한 열이 필름층(1b)과 사출물(4)을 통해 빠르게 전도되며 용단시간이 길어져 패턴 퓨즈(2)의 요구조건을 충족시키기 못하는 문제가 있다.
한편, OPEN 타입 패턴 퓨즈는 금속패턴층의 양면에 필름층이 형성되되, 외부로 노출되는 면에는 패턴 퓨즈 부분의 필름이 개방되어 있고, 개방된 부분은 별도로 부착되는 테이프(Tape, 5)에 의해 보호된다. 이 경우 테이프와 금속패턴층 상면 사이에 갭이 발생할 수 있으며, 이에 따라 패턴 퓨즈의 기밀이 보장되지 못하는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 구체적으로는, 패턴 퓨즈가 필름층에 의해 열을 빼앗겨 용단시간이 길어지는 문제를 해결할 수 있는 연성 인쇄 회로 기판 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
또한 본 발명은 OPEN 타입 패턴 퓨즈의 경우 테이프와 금속패턴층 사이에 형성되는 갭에 의해 기밀이 되지 않는 문제를 방지할 수 있는 연성 인쇄 회로 기판 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예는 상기와 같은 과제를 해결하고자, 다음과 같은 연성 인쇄 회로 기판 및 그의 제조 방법을 제공한다.
본 발명은 패턴 퓨즈를 포함하는 연성 인쇄 회로로서, 상기 패턴 퓨즈는 도전성 패턴으로 형성되어 인접한 두 회로를 전기적으로 연결하며, 도전성 패턴으로 형성된 회로이며, 상기 패턴 퓨즈가 포함된 금속패턴층; 및 필름층과 접착층이 적층되어 형성되며, 상기 접착층에 의해 상기 금속패턴층의 상면과 하면에 각각 부착되는 커버레이; 를 포함하며, 상기 패턴 퓨즈의 상면과 하면은 상기 커버레이에 의해 폐쇄되고, 상기 패턴 퓨즈의 두께를 형성하는 측면은 상기 커버레이로부터 이격되어, 상기 패턴 퓨즈의 측부에 에어갭이 형성되는 것을 특징으로 한다.
또한 상기 패턴 퓨즈의 상기 도전성 패턴은, 구불구불한 형상으로 형성되되, 상기 도전성 패턴의 양단을 연결한 가상의 선과 상기 도전성 패턴의 가장 돌출된 두 부분을 연결한 가상의 선의 교차각이 30°이하인 것을 특징으로 한다.
또한 CLOSE 타입으로서, 상기 패턴 퓨즈의 상면 또는 하면에 부착되는 상기 커버레이는, 상기 접착층의 상기 패턴 퓨즈가 형성된 위치에 대응되는 영역이 제거되며, 상기 접착층이 제거되는 영역의 폭은 상기 패턴 퓨즈의 폭보다 크게 형성되어, 상기 접착층이 제거되는 영역의 두께 및 폭에 의해 상기 에어갭이 형성되는 것을 특징으로 한다.
또한 OPEN 타입으로서, 상기 패턴 퓨즈의 상면 또는 하면에 부착되는 상기 커버레이는 상기 패턴 퓨즈가 형성된 위치에 대응되는 영역이 제거되며, 상기 커버레이가 제거되는 영역의 폭은 상기 패턴 퓨즈의 폭보다 크게 형성되고, 상기 커버레이가 제거되는 영역과 상기 패턴 퓨즈 사이에 배치되는 유연한 소재의 테이프; 를 더 포함하며, 상기 테이프의 가장자리는 상기 금속패턴층의 상면과 하면에 부착되는 상기 커버레이에 의해 고정되고, 상기 테이프와 상기 패턴 퓨즈의 측면 사이에 상기 에어갭이 형성되는 것을 특징으로 한다.
또한 본 발명은 패턴 퓨즈의 상면 및 하면이 커버레이에 의해 모두 커버되는 CLOSE 타입 연성 인쇄 회로 기판의 제조 방법에 있어서, 상기 패턴 퓨즈의 하면에 배치되는 커버레이 상면에 금속패턴층을 배치하고 핫프레스하는 단계; 상기 금속패턴층을 에칭하여 패턴 퓨즈를 형성하는 단계; 상기 패턴 퓨즈의 상면에 커버레이를 배치하여 가접하는 단계; 및 상기 커버레이와 패턴 퓨즈를 핫프레스하는 단계; 를 포함하며, 상기 패턴 퓨즈의 상면에 배치되는 커버레이는 접착층을 펀칭한 후 필름층에 합지시켜 제조되며, 상기 접착층은 상기 패턴 퓨즈의 위치에 대응되는 부분에 펀칭되는 것을 특징으로 한다.
나아가 상기 접착층이 펀칭되는 영역의 폭은, 상기 패턴 퓨즈의 폭보다 크게 형성되는 것을 특징으로 한다.
또한 본 발명은 패턴 퓨즈의 일면이 커버레이에 의해 커버되는 OPEN 타입 연성 인쇄 회로 기판의 제조 방법에 있어서, 상기 패턴 퓨즈의 하면에 배치되는 커버레이 상면에 금속패턴층을 배치하고 핫프레스하는 단계; 상기 금속패턴층을 에칭하여 패턴 퓨즈를 형성하는 단계; 상기 패턴 퓨즈의 상면에 테이프를 부착하는 단계; 상기 테이프의 상면에 커버레이를 배치하여 가접하는 단계; 상기 커버레이, 패턴 퓨즈 및 테이프를 핫프레스하는 단계; 를 포함하며, 상기 테이프의 상면에 배치되는 상기 커버레이는, 상기 패턴 퓨즈의 위치에 대응되는 부분이 펀칭되는 것을 특징으로 한다.
나아가 상기 커버레이가 펀칭되는 영역의 폭은, 상기 패턴 퓨즈의 폭보다 크게 형성되는 것을 특징으로 하는 연성 인쇄 회로 기판의 제조 방법.
이상에서 살펴본 바와 같은 본 발명의 과제해결 수단에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.
본 발명에 따르면 패턴 퓨즈의 측면을 따라 에어갭이 형성되므로, 필름층을 통해 방출되는 열량이 감소하며, 따라서 금속패턴이 용융되는 온도에 빠르게 도달하여 단선 시간을 줄일 수 있다.
또한 OPEN 타입의 경우, 종래 테이프를 자동 타발하여 부착하는 방식에 의해 기밀 불량의 우려가 있었으나, 본 발명의 경우 에어갭을 패턴 퓨즈의 측면에만 형성하는 구성 및 테이프 부착 후 핫프레스 작업을 하는 구성에 의해 기밀 성능을 확보하였다.
나아가 본 발명은 패턴 퓨즈의 패턴을 완만한 굴곡 형태로 형성함으로써, 애어갭 내에서 패턴이 비산하여 단선 후 다시 쇼트가 되는 문제를 방지할 수 있다.
본 발명은 패턴 퓨즈의 패턴 양 측부에 에어갭이 형성된 것이고, 아래의 [표 1]에 기재된 실험은 패턴 퓨즈의 하부 필름 외측에 에어갭을 형성하여 실험한 것이다. 즉, 아래의 실험은 본 발명의 구조를 그대로 적용한 것은 아니나, 본 발명과 마찬가지로 패턴 퓨즈의 인접부에 에어갭(공기층)을 형성한다는 점이 동일하여 에어갭에 의한 단선 효과를 간접적으로 확인할 수 있다. 상세한 실험 결과는 다음과 같다.

구 분
패턴 퓨즈 CLOSE TYPE 패턴 퓨즈 OPEN TYPE
시료 1 시료 2 시료 3 시료 4 시료 5 시료 1 시료 2 시료 3 시료 4 시료 5

밀착
9.41 8.93 10초
이상
10초
이상
10초
이상
10초
이상
6.16 6.7 10초
이상
10초
이상
에어갭 3.14 2.84 2.75 3.56 3.67 1.72 2.7 4.21 4.36 3.29
- 시편 조건 : 패턴길이(45mm), 전류용량(1.5~2A)
- 단위 : 초
이 실험은 패턴 퓨즈 하부 필름 외측에 에어갭이 없는 모델("밀착"으로 구분)과, 에어갭을 형성된 모델("에어갭"으로 구분)에서 패턴 퓨즈의 용단 시간을 각각 측정한 것이다. 시편은 동일한 패턴, 폭, 두께, 길이로 구성하여 전류 용량이 동일하도록 하였다. 실험 결과, 에어갭이 형성된 상태에서 패턴 퓨즈의 단선시간이 약 50% 이상 감소하는 것을 확인하였다.
따라서 본 발명 또한 에어갭에 의해 패턴 퓨즈에서 발생한 열이 쉽게 발산하는 것이 방지되고 패턴 퓨즈의 용단시간이 짧아져 퓨즈 성능이 향상되는 효과를 기대할 수 있다.
도 1은 종래 퓨즈로서 칩퓨즈가 실장된 것을 나타내는 사진 도면,
도 2는 도 1의 퓨즈의 단면도,
도 3은 패턴 퓨즈를 개략적으로 도시한 평면도,
도 4는 도 3의 패턴 퓨즈의 단면도,
도 5는 종래 CLOSE 타입 패턴 퓨즈의 제조 방법을 나타내는 도면,
도 6은 본 발명 CLOSE 타입 패턴 퓨즈의 제조 방법을 나타내는 도면,
도 7은 도 6에 의해 제조되는 패턴 퓨즈의 단면도,
도 8은 본 발명 패턴 퓨즈의 패턴 형상을 도시하는 평면도,
도 9는 종래 OPEN 타입 패턴 퓨즈의 제조 방법을 나타내는 도면,
도 10은 본 발명 OPEN 타입 패턴 퓨즈의 제조 방법을 나타내는 도면,
도 11은 도 10에 의해 제조되는 패턴 퓨즈의 단면도,
도 12는 공기층 이격거리에 따른 용단시간을 나타내는 그래프 도면이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 5는 종래 CLOSE 타입 패턴 퓨즈의 제조 방법을 나타내는 도면, 도 6은 본 발명 CLOSE 타입 패턴 퓨즈의 제조 방법을 나타내는 도면, 도 7은 도 6에 의해 제조되는 패턴 퓨즈의 단면도, 도 8은 본 발명 패턴 퓨즈의 패턴 형상을 도시하는 평면도, 도 9는 종래 OPEN 타입 패턴 퓨즈의 제조 방법을 나타내는 도면, 도 10은 본 발명 OPEN 타입 패턴 퓨즈의 제조 방법을 나타내는 도면, 도 11은 도 10에 의해 제조되는 패턴 퓨즈의 단면도이다.
연성 회로 기판(1)은 회로 역할을 하는 금속패턴층(1a)과, 금속패턴층(1a)의 양면에 부착되어 금속패턴층(1a)을 보호하는 커버레이로 형성된다. 금속패턴층(1a)은 구리 등 도전성 소재의 막으로 형성되며, 이를 에칭하면 전기가 통하는 회로가 형성될 수 있다. 여기서 회로가 퓨즈의 역할을 하는 경우에 이를 패턴 퓨즈(20)라고 정의할 수 있다. 이에 따라 패턴 퓨즈(20)는 도전성 패턴으로 형성되며, 양 단이 두 회로에 각각 연결되어 두 회로간에 흐르는 과전류를 차단하는 역할을 할 수 있다.
한편 커버레이는 PI 등으로 이루어진 필름층(1b)과, 접착제 성분으로 형성된 접착층(1c)으로 이루어져, 필름층(1b)과 접착층(1c)을 적층시킴으로써 형성될 수 있다. 적층의 방법으로 필름층(1b)과 접착층(1c)을 각각 막 형태로 형성하여 합지하는 방법을 들 수 있다. 그리고 커버레이의 접착층(1c)은 경화성 소재로 형성되어, 접착층(1c)에 금속패턴층(1a)을 위치시키고 핫프레스(Hot Press) 작업에 의해 열과 압력을 가하면, 금속패턴층(1a)이 접착층(1c)에 밀착하며 고정될 수 있다.
이하에서는 연성 인쇄 회로 기판(1)의 제조 방법을 먼저 설명하고, 그 제조 방법에 의해 형성되는 연성 인쇄 회로 기판(1)의 구조를 후에 설명한다. 또한 패턴 퓨즈(20)는 CLOSE 타입과 OPEN 타입이 존재하는 바, 각각 설명한다.
먼저, 도 5 내지 도 8을 이용하여 CLOSE 타입에 대하여 설명한다. 도 5는 종래 CLOSE 타입 패턴 퓨즈(100)의 제조 방법을 나타내는 도면이며, 금속패턴층(1a)의 양면에 필름층(1b)과 접착층(1c)이 합지된 커버레이를 핫프레스하여 고정하는 것을 나타내고 있다. 더욱 상세히 설명하면, 커버레이의 접착층(1c) 위에 금속패턴층(1a)을 배치하고, 핫프레스한 후 에칭하여 회로(패턴 퓨즈(20))를 형성한다. 이후 상부에 펀칭(Punching)된 커버레이를 가접시키고 핫프레스함으로써 제조될 수 있다. 여기서 커버레이를 펀칭하는 것은 패턴 퓨즈(20)와는 무관한 다른 용도를 위한 펀칭이다.
이와 달리, 도 6을 이용하여 본 발명의 CLOSE 타입 패턴 퓨즈(100의 제조 방법을 설명한다. 본 발명은 패턴 퓨즈(20) 아래에 배치되는 커버레이는 종래와 동일하나, 패턴 퓨즈(20) 위에 배치되는 커버레이가 필름층(1b)과 접착층(1c)이 별도로 재단되어 합지되는 점에 특징이 있다. 즉, 필름층(1b)과 접착층(1c)이 별도로 재단되며, 특히 접착층(1c)은 1차 펀칭을 통해 추가로 가공된 후에 필름층(1b)과 합지된다. 여기서 1차 펀칭은 패턴 퓨즈(20)에 대응되는 위치에 가공되며, 펀칭되는 영역의 폭(W')은 패턴 퓨즈(20)의 폭(W)보다 크게 형성될 수 있다. 나아가 접착증과 필름층(1b)을 합지시킨 이후에 2차 펀칭을 할 수 있다. 2차 펀칭은 회로를 추가로 형성하기 위한 부분이다. 2차 펀칭된 부분에 형성되는 회로의 예로써, 단자, 패턴 퓨즈, 칩, 또는 다른 일반 회로 패턴을 들 수 있다.
따라서 본 발명은 패턴 퓨즈(20) 상부에 접착층(1c)이 재단된 커버레이를 배치시키면 접착층(1c)의 펀칭되어 제거된 영역에 패턴 퓨즈(20)가 위치하게 되고, 하측의 커버레이와 상측의 커버레이가 가접된다. 또한 펀칭되는 영역의 폭(W')은 패턴 퓨즈(20)의 폭(W)보다 크게 형성되므로, 패턴 퓨즈(20)의 측면에 에어갭(A)(AIR GAP)이 형성될 수 있다. 이후 핫프레스 공정을 거치면 커버레이와 패턴 퓨즈(20)가 상하로 밀착되며, 접착층(1c)이 경화되면서 고정될 수 있다.
상술한 CLOSE 타입 패턴 퓨즈(100)의 종방향 단면도는 도 7에 도시된 바와 같으며, 패턴 퓨즈(20)의 상하면은 커버레이에 접하며, 패턴 퓨즈(20)의 두께를 형성하는 측면은 접착층(1c)이 1차 펀칭에 의해 제거된 영역에 의해 커버레이와 이격된다. 따라서 패턴 퓨즈(20)의 측면에 에어갭(A)이 형성될 수 있다. 에어갭(A)은 과전류가 흐를 시 퓨즈 외부로 열이 방출되는 것을 최소화 하여, 도전성 패턴이 용융되는 온도(Cu의 경우 1085℃)에 빠르게 도달할 수 있다.
도 8은 패턴 퓨즈(20)의 패턴 형상을 도시한 것이다. 일반적인 패턴 형상은 도 3에 도시된 바와 같이 굴곡부(21)와 직선부(22)가 교번으로 형성되어 있으며, 직선부(22)가 병렬로 나란히 배치되어있다. 그러나 본 발명과 같이 패턴 퓨즈(20) 측면에 에어갭(A)이 형성되는 경우 퓨즈가 용단되면서 비산하여, 금속 패턴끼리 간섭되면서 다시 회로가 연결되는 문제가 발생할 우려가 있다. 따라서 도 8과 같이 패턴의 굴곡이 30°이하로 형성되어 패턴이 비산하더라도 서로 간섭되지 않도록 형성됨이 바람직하다. 더욱 상세히는, 금속패턴층(1a)에서 패턴 퓨즈(20)의 양단을 연결한 가상의 선(a-a')과 패턴의 가장 돌출된 두 부분을 연결한 가상의 선의 교차각(예각)이 30°이하가 되는 것이 바람직하다. 도면상 패턴의 가장 돌출된 두 부분은 인접한 두 굴곡부(21)가 되며, 두 굴곡부(21) 사이에 배치된 직선부(22)와 상술한 가상의 선(a-a') 사이의 예각(x)가 30°이하인 것으로 설명될 수 있다. 도 8에 도시된 패턴 형상은 이하에서 설명하는 OPEN 타입 패턴 퓨즈(200)에도 동일하게 적용될 수 있다.
다음으로, 도 9 내지 도 11을 이용하여 CLOSE 타입에 대하여 설명한다. 도 9는 종래 OPEN 타입 패턴 퓨즈(200)의 제조 방법을 나타내는 도면이며, 커버레이의 접착층(1c)에 금속패턴층(1a)을 배치하고 핫프레스한 후, 에칭으로 회로(패턴 퓨즈(20))를 형성하고, 패턴 퓨즈(20)에 대응되는 위치가 펀칭된 커버레이를 금속패턴층(1a) 상면에 배치하여 가접 및 핫프레스 하며, 이후에 테이프(5)를 자동타발하여 부착하는 방식으로 패턴 퓨즈(20)의 개방된 부분을 밀봉한다. 그러나 이러한 방식은 테이프(5)와 패턴 퓨즈(20) 상면 사이에 갭(G)을 형성하여 기밀 성능 불량률이 높은 문제가 있다.
이와 달리 본 발명은 도 10에 도시된 바와 같이, 테이프(5)와 커버레이의 배치 순서를 달리한다. 따라서, 커버레이의 접착층(1c)에 금속패턴층(1a)을 배치하고 핫프레스한 후 에칭으로 회로(패턴 퓨즈(20))를 형성하고, 형성된 패턴 퓨즈(20) 상면에 테이프(5)를 부착한 후, 펀칭된 커버레이를 가접하고, 핫프레스한다. 여기서 상부의 커버레이는 패턴 퓨즈(20)와 대응되는 위치가 펀칭되어 제거되는데, 이 제거되는 영역의 폭(W')은 패턴 퓨즈(20)의 폭(W)보다 크게 형성될 수 있다. 따라서 테이프(5)의 상부에 커버레이를 올려놓고 핫프레스 하면, 테이프(5)의 가장자리가 하부의 커버레이에 밀착되면서 고정될 수 있다.
상술한 OPEN 타입 패턴 퓨즈(200)의 종방향 단면도는 도 11에 도시된 바와 같으며, 패턴 퓨즈(20)의 상하면은 커버레이에 접하며, 테이프(5)의 가장자리만 하부 커버레이에 밀착되는 구성에 의해 패턴 퓨즈(20)의 두께를 형성하는 측면과 테이프(5) 및 커버레이는 이격되게 된다. 따라서 패턴 퓨즈(20)의 측면에 에어갭(A)이 형성될 수 있다. 에어갭(A)은 과전류가 흐를 시 퓨즈 외부로 열이 방출되는 것을 최소화 하여, 도전성 패턴이 용융되는 온도(Cu의 경우 1085℃)에 빠르게 도달할 수 있다. 나아가 테이프(5)를 경화성 접착층(1c) 내측에 배치하고 핫프레스 하는 경우, 접착층(1c)이 경화되면서 테이프(5)가 고정되므로 종래와 같은 기밀 불량이 발생되지 않는다는 효과가 있다.
본 명세서에서는 각 실시예를 나누어 설명하였으나, 각 실시예를 조합하여 도출될 수 있는 실시예 역시 본 발명의 권리범위 내에 속하는 것이다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형 가능한 것으로, 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1 연성 인쇄 회로 기판 1a 금속패턴층
1b 필름층 1c 접착층
2 칩퓨즈 3 솔더부
4 사출물 5 테이프
20 패턴 퓨즈 21 굴곡부
22 직선부 A 에어갭
100 CLOSE 타입 패턴 퓨즈 200 OPEN 타입 패턴 퓨즈

Claims (8)

  1. 패턴 퓨즈를 포함하는 연성 인쇄 회로로서,
    상기 패턴 퓨즈는 도전성 패턴으로 형성되어 인접한 두 회로를 전기적으로 연결하며,
    도전성 패턴으로 형성된 회로이며, 상기 패턴 퓨즈가 포함된 금속패턴층; 및
    필름층과 접착층이 적층되어 형성되며, 상기 접착층에 의해 상기 금속패턴층의 상면과 하면에 각각 부착되는 커버레이;
    를 포함하며,
    상기 패턴 퓨즈의 상면과 하면은 상기 커버레이에 의해 폐쇄되고, 상기 패턴 퓨즈의 두께를 형성하는 측면은 상기 커버레이로부터 이격되어, 상기 패턴 퓨즈의 측부에 에어갭이 형성되며,
    상기 패턴 퓨즈의 상면 또는 하면에 부착되는 상기 커버레이는, 상기 접착층의 상기 패턴 퓨즈가 형성된 위치에 대응되는 영역이 제거되며,
    상기 접착층이 제거되는 영역의 폭은 상기 패턴 퓨즈의 폭보다 크게 형성되어, 상기 접착층이 제거되는 영역의 두께 및 폭에 의해 상기 에어갭이 형성되는 것을 특징으로 하는 연성 인쇄 회로 기판.
  2. 패턴 퓨즈를 포함하는 연성 인쇄 회로로서,
    상기 패턴 퓨즈는 도전성 패턴으로 형성되어 인접한 두 회로를 전기적으로 연결하며,
    도전성 패턴으로 형성된 회로이며, 상기 패턴 퓨즈가 포함된 금속패턴층; 및
    필름층과 접착층이 적층되어 형성되며, 상기 접착층에 의해 상기 금속패턴층의 상면과 하면에 각각 부착되는 커버레이;
    를 포함하며,
    상기 패턴 퓨즈의 상면과 하면은 상기 커버레이에 의해 폐쇄되고, 상기 패턴 퓨즈의 두께를 형성하는 측면은 상기 커버레이로부터 이격되어, 상기 패턴 퓨즈의 측부에 에어갭이 형성되며,
    상기 패턴 퓨즈의 상면 또는 하면에 부착되는 상기 커버레이는 상기 패턴 퓨즈가 형성된 위치에 대응되는 영역이 제거되며, 상기 커버레이가 제거되는 영역의 폭은 상기 패턴 퓨즈의 폭보다 크게 형성되고,
    상기 커버레이가 제거되는 영역과 상기 패턴 퓨즈 사이에 배치되는 테이프;
    를 더 포함하며,
    상기 테이프의 가장자리는 상기 금속패턴층의 상면과 하면에 부착되는 상기 커버레이에 의해 고정되고, 상기 테이프와 상기 패턴 퓨즈의 측면 사이에 상기 에어갭이 형성되는 것을 특징으로 하는 연성 인쇄 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 패턴 퓨즈의 상기 도전성 패턴은, 상기 도전성 패턴의 양단을 연결한 가상의 선과 상기 도전성 패턴의 가장 돌출된 두 부분을 연결한 가상의 선의 교차각이 30°이하인 것을 특징으로 하는 연성 인쇄 회로 기판.
  4. 삭제
  5. 패턴 퓨즈의 상면 및 하면이 커버레이에 의해 모두 커버되는 연성 인쇄 회로 기판의 제조 방법에 있어서,
    상기 패턴 퓨즈의 하면에 배치되는 커버레이 상면에 금속패턴층을 배치하고 핫프레스하는 단계;
    상기 금속패턴층을 에칭하여 패턴 퓨즈를 형성하는 단계;
    상기 패턴 퓨즈의 상면에 커버레이를 배치하여 가접하는 단계; 및
    상기 커버레이와 패턴 퓨즈를 핫프레스하는 단계;
    를 포함하며,
    상기 패턴 퓨즈의 상면에 배치되는 커버레이는 접착층을 펀칭한 후 필름층에 합지시켜 제조되며, 상기 접착층은 상기 패턴 퓨즈의 위치에 대응되는 부분에 펀칭되는 것을 특징으로 하는 연성 인쇄 회로 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 접착층이 펀칭되는 영역의 폭은, 상기 패턴 퓨즈의 폭보다 크게 형성되는 것을 특징으로 하는 연성 인쇄 회로 기판의 제조 방법.
  7. 패턴 퓨즈의 일면이 커버레이에 의해 커버되는 연성 인쇄 회로 기판의 제조 방법에 있어서,
    상기 패턴 퓨즈의 하면에 배치되는 커버레이 상면에 금속패턴층을 배치하고 핫프레스하는 단계;
    상기 금속패턴층을 에칭하여 패턴 퓨즈를 형성하는 단계;
    상기 패턴 퓨즈의 상면에 테이프를 부착하는 단계;
    상기 테이프의 상면에 커버레이를 배치하여 가접하는 단계;
    상기 커버레이, 패턴 퓨즈 및 테이프를 핫프레스하는 단계;
    를 포함하며,
    상기 테이프의 상면에 배치되는 상기 커버레이는, 상기 패턴 퓨즈의 위치에 대응되는 부분이 펀칭되는 것을 특징으로 하는 연성 인쇄 회로 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 커버레이가 펀칭되는 영역의 폭은, 상기 패턴 퓨즈의 폭보다 크게 형성되는 것을 특징으로 하는 연성 인쇄 회로 기판의 제조 방법.

KR1020200123304A 2020-09-23 2020-09-23 연성 인쇄 회로 기판 및 그의 제조 방법 KR102450313B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200123304A KR102450313B1 (ko) 2020-09-23 2020-09-23 연성 인쇄 회로 기판 및 그의 제조 방법
KR1020220122585A KR102620302B1 (ko) 2020-09-23 2022-09-27 연성 인쇄 회로 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200123304A KR102450313B1 (ko) 2020-09-23 2020-09-23 연성 인쇄 회로 기판 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220122585A Division KR102620302B1 (ko) 2020-09-23 2022-09-27 연성 인쇄 회로 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220040300A KR20220040300A (ko) 2022-03-30
KR102450313B1 true KR102450313B1 (ko) 2022-10-04

Family

ID=80948297

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200123304A KR102450313B1 (ko) 2020-09-23 2020-09-23 연성 인쇄 회로 기판 및 그의 제조 방법
KR1020220122585A KR102620302B1 (ko) 2020-09-23 2022-09-27 연성 인쇄 회로 기판 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220122585A KR102620302B1 (ko) 2020-09-23 2022-09-27 연성 인쇄 회로 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (2) KR102450313B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134091A (ja) 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd チップ型ヒューズおよびその製造方法
JP2008300375A (ja) * 2007-05-29 2008-12-11 Seiko Instruments Inc 半導体装置
JP2010251499A (ja) 2009-04-15 2010-11-04 Toshiba Corp 半導体装置
JP2019158358A (ja) * 2018-03-07 2019-09-19 Tdk株式会社 センサ素子及びこれを備えたガスセンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896694A (ja) * 1994-09-27 1996-04-12 Koa Corp チップ形電流ヒューズ
US7436284B2 (en) 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
KR20040059821A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 장치의 제조방법
DE112006002655T5 (de) 2005-10-03 2008-08-14 Littelfuse, Inc., Des Plaines Sicherung mit Hohlraum bildendem Gehäuse
JP4735387B2 (ja) 2006-04-18 2011-07-27 パナソニック株式会社 面実装型電流ヒューズ
KR102002826B1 (ko) * 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
KR20160027587A (ko) * 2014-09-01 2016-03-10 주식회사 푸른산업 연성 메탈 인쇄회로기판의 제조방법
KR20180076569A (ko) * 2016-12-28 2018-07-06 주식회사 엘지화학 병목 구간이 형성된 회로 패턴을 구비한 인쇄 회로 기판
JP2020071935A (ja) * 2018-10-30 2020-05-07 トヨタ自動車株式会社 ヒューズ
KR102187077B1 (ko) * 2018-12-28 2020-12-04 주식회사 유라코퍼레이션 인쇄 회로 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134091A (ja) 2002-10-08 2004-04-30 Matsushita Electric Ind Co Ltd チップ型ヒューズおよびその製造方法
JP2008300375A (ja) * 2007-05-29 2008-12-11 Seiko Instruments Inc 半導体装置
JP2010251499A (ja) 2009-04-15 2010-11-04 Toshiba Corp 半導体装置
JP2019158358A (ja) * 2018-03-07 2019-09-19 Tdk株式会社 センサ素子及びこれを備えたガスセンサ

Also Published As

Publication number Publication date
KR20220040300A (ko) 2022-03-30
KR20220136321A (ko) 2022-10-07
KR102620302B1 (ko) 2023-12-29

Similar Documents

Publication Publication Date Title
US7820916B2 (en) Composite ceramic substrate
CA2947519C (en) Circuit board, power storage device, battery pack, and electronic device
US8091218B2 (en) Method of manufacturing a rigid printed wiring board
US20070001297A1 (en) Circuit substrate
US20170047720A1 (en) Circuit assembly and electrical junction box
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US10756462B2 (en) Resin multilayer substrate and an electronic device and a joint structure of a resin multilayer substrate
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
US20110007482A1 (en) Printed circuit board unit and electronic device
US11749589B2 (en) Module
US11406013B2 (en) Resin multilayer substrate and electronic device
KR102450313B1 (ko) 연성 인쇄 회로 기판 및 그의 제조 방법
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20210001950A (ko) 전자부품 모듈, 전자부품 유닛, 및 전자부품 모듈의 제조 방법
EP4114148B1 (en) Flexible printed circuit
JPH04188886A (ja) プリント配線板
US11246214B2 (en) Resin multilayer board
JP4788581B2 (ja) 複合基板
US8590144B2 (en) Method of manufacturing printed circuit board
US20180122537A1 (en) Electronic component
KR102513122B1 (ko) 연성 인쇄 회로 기판의 설치 구조
JP7123236B2 (ja) 回路基板
JP5109361B2 (ja) 複合基板
KR20220056572A (ko) 인쇄 회로 기판 및 그 제조 방법
KR20230100041A (ko) Pcb기판

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant