CN105531812B - 通过选择性沉积形成的超薄金属线 - Google Patents

通过选择性沉积形成的超薄金属线 Download PDF

Info

Publication number
CN105531812B
CN105531812B CN201480050162.4A CN201480050162A CN105531812B CN 105531812 B CN105531812 B CN 105531812B CN 201480050162 A CN201480050162 A CN 201480050162A CN 105531812 B CN105531812 B CN 105531812B
Authority
CN
China
Prior art keywords
metal wire
dielectric
opening
pad regions
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480050162.4A
Other languages
English (en)
Other versions
CN105531812A (zh
Inventor
李俊涛
杨智超
殷允朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Globalfoundries Second US Semiconductor Co ltd
International Business Machines Corp
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105531812A publication Critical patent/CN105531812A/zh
Application granted granted Critical
Publication of CN105531812B publication Critical patent/CN105531812B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例总体上涉及集成电路的制备，并且更具体地，涉及用于使用选择性沉积工艺在开口中制备一对超薄金属线的结构和方法。

Description

通过选择性沉积形成的超薄金属线
技术领域
本发明总体上涉及集成电路的制备，并且更具体地，涉及用于制备超薄后段制程(BEOL)金属线的结构和方法。
背景技术
集成电路(IC)芯片典型地包括垂直间隔开并通过中间绝缘层分隔的多层的导电特征。在芯片中各层级的导电特征之间形成互连以提供高布线密度以及良好的热性能。使用刻穿分隔装置的导电特征层级的绝缘层的线条和通孔形成互连。随后用导电材料填充线条和通孔以形成互连结构(即，线)。典型地，诸如铜的导电金属用于形成互连结构。
一般通过包括沉积可图案化掩模层(常称为光致抗蚀剂)的光刻工艺来形成互连。制作互连结构的一种优选的光刻方法是大马士革工艺。典型的大马士革工艺包括：毯式沉积电介质材料；使用光致抗蚀剂来将电介质材料图案化以形成开口；在衬底上沉积导电材料直到足以填充开口的厚度；以及使用基于化学反应物的工艺、机械方法或组合的化学机械抛光(CMP)技术，从衬底表面移除过量的导电材料。
发明内容
根据本发明的一个实施例，公开了一种形成半导体装置的方法。所述方法可以包括在形成在电介质层中的开口中形成一对金属线。可以通过选择性沉积技术形成该对金属线。所述方法还可以包括：在开口的侧壁上形成一对衬垫(liner)区，该对衬垫区与该对金属线相邻并与该对金属线相接触。所述方法还可以包括在开口中在该对金属线之间形成中心区，并且该中心区与该对金属线相接触。可以通过在该对金属线上选择性生长一对扩散阻挡物来形成中心区。该对扩散阻挡物可以由开口的底部的一部分分隔开。可以在开口的底部的该部分上并且在该对扩散阻挡物之间形成电介质区。可替代地，可以在该对扩散阻挡物的上部之间形成电介质帽盖，保留电介质帽盖之下的区不填充以形成空气间隙区。中心区也可以通过沉积隔离层来形成，所述隔离层具有与该对金属线相接触的侧面部分以及在其间与开口的底部相接触的底部部分。可以在隔离层的底部部分上并在隔离层的侧面部分之间形成电介质层。可替代地，电介质帽盖可以在隔离层的侧面部分的上部之间形成，留下由隔离层的底部部分、隔离层的侧面部分以及电介质帽盖限定的区域不填充，来形成空气间隙区。
在本发明的另一实施例中，公开了一种形成半导体装置的方法。所述方法可以包括：在半导体衬底上形成电介质层；在电介质层中形成从电介质层的上表面延伸到半导体衬底的上表面的开口；在开口的侧壁上形成一对衬垫区，其具有与电介质层的上表面基本上共面的上表面；在该对衬垫区的侧壁上形成一对金属线；在金属线的侧壁上形成一对阻挡物层；以及在该对阻挡物层之间形成电介质区。形成该对阻挡物层可以包括：通过选择性沉积工艺在该对金属线的侧壁上形成被开口的底部的一部分分隔开的一对扩散阻挡物，或者在该对金属线的侧壁上以及开口的底部上形成共形隔离层。可替代地，在该对阻挡物层之间形成电介质区可以包括：在该对阻挡物层的上部之间形成电介质帽盖并形成其下面的空气间隙区。
在本发明的另一实施例中，公开了一种半导体结构。所述结构可以包括在形成在电介质层中的开口中的一对金属线。所述结构还可以包括在开口的侧壁上的一对衬垫区，该对衬垫区与该对金属线和开口的底部的一部分相邻并与其相接触。所述结构还可以包括形成在该对金属线之间的并与其相接触的中心区。中心区可以包括在该对金属线的侧壁上由开口的底部的一部分分隔开的一对扩散阻挡物。电介质区或者电介质帽盖和空气间隙区可以存在于该对扩散阻挡物之间并在开口的底部的所述部分上。可替代地，中心区可以包括隔离层，所述隔离层具有与该对金属线相接触的侧面部分，并且具有在侧面部分之间并与开口的底部相接触的底部部分。电介质区或者电介质帽盖和空气间隙区可以存在于隔离层的侧面部分之间并且在隔离层的底部部分上。
附图说明
结合附图将能最佳地理解以下的详细描述，其以示例方式给出，并且并不意图将本发明仅限于以下的详细描述，在附图中可能并未示出所有结构。
图1是根据本发明的实施例的在半导体衬底上形成的电介质层的截面图。
图2是示出根据本发明的实施例的在电介质层中形成了开口的截面图。
图3是示出根据本发明的实施例的形成共形衬垫层的截面图。
图4是示出根据本发明的实施例的形成衬垫区的截面图。
图5是示出根据本发明的实施例的形成金属线的截面图。
图6A是示出根据本发明的实施例的形成扩散阻挡物的截面图。
图6B是示出根据本发明的实施例的形成电介质区的截面图。
图6C是示出根据本发明的实施例的移除部分的金属线、扩散阻挡物以及电介质区的截面图。
图6D是示出根据本发明的实施例的形成空气间隙区的截面图。
图7A是示出根据本发明的实施例的形成隔离衬垫的截面图。
图7B是示出根据本发明的实施例的形成电介质区的截面图。
图7C是示出根据本发明的实施例的形成空气间隙区的截面图。
附图不一定按比例绘制。附图仅是示意性的表示，不意在描绘本发明的具体参数。附图意在仅描述本发明的典型实施例。在附图中，相同的标号代表相同的元件。
具体实施方式
此处公开了权利要求的结构和方法的具体实施例；然而，应当理解，公开的实施例仅是可能以各种形式实施的权利要求的结构和方法的举例说明。然而，本发明可以以多种不同形式实施，并且不应当被解释为限于本文阐述的示例性实施例。而是，提供这些示例性实施例以使得本公开透彻和完整，并向本领域技术人员完全地传达本发明的精神。在说明书和附图中，可能省略了众所周知的特征和技术的细节以避免不必要地混淆提出的实施例。
在以下的描述中，阐述了许多具体细节，诸如特定结构、组件、材料、大小、处理步骤以及技术，以提供对本发明的透彻理解。然而，本领域普通技术人员将理解，在没有这些具体细节的情况下也可以实践本发明。在其它实例中，没有详细描述众所周知的结构或处理步骤以避免混淆本发明。应当理解，当作为层、区(区域)或衬底的元件被称为在另一元件“上”或“之上”时，它可以直接在该其它元件上，或者也可能存在中间元件。与此相反，当元件被称为直接在另一元件“上”或“之上”时，则不存在中间元件。还应当理解，当元件被称为在另一元件“下面”、“之下”或“下”时，它可以直接在该其它元件下或下面，或者可能存在中间元件。与此相反，当元件被称为直接在另一元件“下面”或“下”时，则不存在中间元件。
本发明的实施例总体上涉及集成电路的制备，并且更具体地，涉及用于通过选择性沉积工艺在亚光刻宽度(即，小于30nm)制备后段制程(BEOL)超薄金属线的结构和方法。
集成电路(IC)芯片中的特征尺寸的持续减小已经对用于在IC芯片上形成互连结构的光刻技术以及互连方案和结构本身的尺寸提出了更高要求。一般称为“节距(pitch)”的概念可以用于描述特征连同与其紧邻的空间的尺寸。节距可以限定为在直线截面中重复图案的两个邻近特征中的相同点之间的距离，从而包括特征及与特征紧邻的相邻空间的最大宽度。
由于诸如光学器件和光或辐射波长的因素，光刻技术趋于具有最小节距，在该最小节距之下，特定光刻技术不能可靠地形成特征。因此，光刻技术的最小节距是使用光刻继续减小特征尺寸的障碍。此外，在大马士革形成导电线中，非常难以填充非常窄的沟槽，尤其是当由于电阻率需求这样的线的宽度已经经过常规节距减小技术(诸如，节距倍缩)而进行了减小时。沟槽填充材料的有效电阻率在这些尺度增大，并且此外，由于材料没有完全跨展沟槽宽度，因此可能在沟槽内在导电材料内形成空隙。这些空隙内在地降低了线条中导电材料的量。这些限制对IC芯片的操作的整体速度具有不利影响(即，信号传播延迟)。
以下参考附图1-7详细描述降低IC装置的信号传播延迟以及在亚光刻宽度形成超薄金属线的实施例。参考图1-5详细描述每个实施例共同的工艺步骤和结构，同时参考图6A-6C详细描述一个实施例，参考图6D详细描述另一实施例，参考图7A-7B详细描述另一实施例，并参考图7C详细描述另一实施例。
参考图1，在本发明的实施例中可以使用初始结构100。结构100可以包括在半导体衬底102之上形成的电介质层104。
半导体衬底102可以包括半导体材料、绝缘层、导电材料或其任意组合，包括多层的结构。因此，例如，半导体衬底102可以是诸如Si、SiGe、SiC、GaAs、InAs、InP和其它III/V或II/VI复合半导体的半导体材料。半导体衬底102还可以包括分层的衬底，诸如Si/SiGe、Si/SiC或绝缘体上半导体(SOI)。当半导体衬底102包含绝缘层时，绝缘层可以由有机绝缘体、无机绝缘体或包括多层的它们的组合来构成。
当半导体衬底102包括导电材料时，半导体衬底102可以包括，例如，多晶Si、单质金属、单质金属的合金、金属硅化物、金属氮化物以及它们的组合，包括多层。当半导体衬底102由半导体材料构成时，可以在其上制备诸如互补金属氧化物半导体(CMOS)装置的一个或多个半导体装置。为了清楚起见，在本申请的附图中未示出这一个或多个半导体装置。
电介质层104可以使用常规的沉积工艺来形成，包括但不限于使用分子束外延(MBE)、化学气相沉积(CVD)、等离子增强CVD(PECVD)、原子层沉积(ALD)、蒸发、物理气相沉积(PVD)、化学溶液沉积以及其它相似的沉积工艺来沉积电介质材料。在一个实施例中，可以使用毯式沉积工艺将电介质材料沉积在半导体衬底102上，并随后使用诸如化学机械平坦化(CMP)的常规工艺将其平坦化，以形成电介质层104。电介质层104可以由一层或多层电介质材料构成，这些层可以彼此直接接触，但并不总是必然如此。
在一个实施例中，电介质层104可以由低k电介质材料构成，所述低k电介质材料包括但不限于氧化物和/或硅酸盐。“低k”材料是相对于二氧化硅(SiO2)(其介电常数为3.9，即，SiO2的电容率除以真空的电容率的比率)具有低的介电常数的电介质材料。可以用于形成电介质层104的合适的低k电介质材料的一些示例包括但不限于：SiO2；硅倍半氧烷(silsesquioxanes)；包括Si、C、O和H原子的掺杂C的氧化物(即，有机硅酸盐)；以及热固性聚亚芳基醚(polyarylene ethers)。在本申请中术语“聚亚芳基”用于表示由键、稠环或惰性链接基团(inert linking group)(诸如，氧、硫、砜、亚砜、羰基等)链接在一起的惰性取代的芳基部分或芳基部分。
在另一实施例中，电介质层104可以由具有2.7或更小的介电常数k的超低k电介质材料构成。电介质层104可以是多孔的或无孔的。电介质层104可以由包括但不限于有机聚合物、包含Si、C、O和H的低k PECVD膜、以及旋涂的有机硅酸盐玻璃的具有在2.7至2.0范围或更低的k值的材料构成。然而应当理解，可以使用具有超低k介电常数的其它材料。电介质层104还可以包括本领域已知的任意组合的电介质材料的多层。电介质层104可以具有从约100nm到约800nm范围的厚度。
现在参考图2，结构200示出在电介质层104中形成了一对开口202(下文中为“开口”)。开口202可以通过在电介质层104的上表面上沉积光致抗蚀剂材料(未示出)来形成。光致抗蚀剂材料(未示出)可以通过光刻工艺图案化以提供光致抗蚀剂图案，之后经由一个或多个步骤刻蚀以形成开口202。刻蚀工艺可以包括诸如反应离子刻蚀(RIE)、离子束刻蚀、或等离子体刻蚀的干法刻蚀工艺。可以在电介质层104被刻蚀形成了开口202之后移除经图案化的光致抗蚀剂。开口202可以具有从约30nm到约120nm范围的宽度(W202)。在一个实施例中，开口202可以具有约为在开口202的一个侧壁上形成的一组特征的总宽度(即，一对衬垫区中的一个的宽度、一对金属线中的一个的宽度以及一对扩散阻挡物中的一个的宽度(见图4-6))的约三倍的宽度(W202)。
现在参考图3，结构300示出在开口202上以及电介质层104的水平上表面上形成共形衬垫层302。共形衬垫层302可以具有从约1nm到约30nm范围的厚度。共形衬垫层302可以由可以作为阻止导电材料从其扩散穿过的阻挡物的材料构成。这些材料的说明性示例包括难熔金属，诸如，Ti、Ta、W、Ru、a Co或其氮化物(例如，TiN、TaN、WN、RuN以及CoN)。共形衬垫层302可以由本领域已知的沉积工艺来形成，包括但不限于CVD、PECVD、溅射、化学溶液沉积或镀。
现在参考图4，结构400示出共形衬垫层302(图3)从电介质层104的水平上表面和开口202的底部定向移除以在每个开口202的侧壁上形成一对衬垫区402(下文中称为“衬垫区”)。在一个实施例中，可以执行诸如RIE的各向异性刻蚀以从开口202的底部和电介质层104的水平上表面移除共形衬垫层302(图3)的一部分。各向异性刻蚀可以暴露半导体衬底102的上表面。衬垫区402可以具有从约1nm到约30nm范围的宽度。衬垫区402可以具有与电介质层104的上表面基本上共面的上表面。
现在参考图5，结构500示出在半导体衬底102上以及在每个开口202中的衬垫区402的侧壁上形成了一对金属线或导体502(下文中称为“金属线”)。在一个实施例中，金属线502可以通过导电材料从衬垫区402的侧壁向外的主要横向的形成来选择性地形成。金属线502的主要横向的生长可以通过选择性沉积工艺来完成，其中用于形成金属线502的材料仅在包含金属的特征(例如，衬垫区402)的暴露表面上形成而不在电介质材料(例如，电介质层104，以及半导体衬底102)上形成。根据本发明的实施例的选择性沉积技术涉及自补充材料，并且是由金属的反应性气相复合物排他性地在暴露的金属上的金属的自限制沉积。当形成金属线504时，可能在衬垫区402的上表面上以比在衬垫区402的侧壁上慢的速率形成额外的金属504，并且随后可以通过平坦化工艺将其移除。金属线502可以使用包括例如无电沉积、CVD、PECVD、低压CVD以及ALD的沉积工艺来形成。金属线502可以由诸如Co、Ru、CoWP、Cu和W的具有低电阻的材料(“低R材料”)构成。在一个实施例中，金属线502可以具有小于约20nm的宽度。
现在参考图6A并且在一个实施例中，结构600A示出在每个开口202中的金属线502的侧壁上形成了一对扩散阻挡物602A(下文中称为“扩散阻挡物”)。扩散阻挡物602A可以通过选择性沉积工艺形成，其中用于形成扩散阻挡物602A的材料仅在包含金属的特征(例如，金属线502和额外部分504)的暴露表面上形成而不在电介质材料(例如，电介质层104，以及半导体衬底102)上形成。当形成扩散阻挡物602A时，可能在金属线502和额外金属504的上表面上以比在金属线502的侧壁上慢的速率形成额外阻挡物部分604A，并且随后可以通过平坦化工艺将其移除。扩散阻挡物602A可以使用包括例如CVD、PECVD、低压CVD以及ALD的沉积工艺来形成。扩散阻挡物602A可以由可以充当阻挡物来阻止导电材料从其扩散穿过的材料构成。这些材料的说明性示例包括难熔金属，诸如Ti、Ta、W、Ru、a Co或其氮化物(例如，TiN、TaN、WN、RuN以及CoN)。应当注意，在一些实施例中，扩散阻挡物602A具有与衬垫区402类似的组成成分，而在其它实施例中则具有不同的组成。扩散阻挡物602A可以具有从约1nm到约30nm范围的宽度。扩散阻挡物602A与衬垫区402物理地分隔开。
现在参考图6B，结构600示出在半导体衬底102上以及每个开口202中的扩散阻挡物602A的侧壁上形成了电介质区602B。电介质区602B可以基本上与电介质层104类似，并且使用以上参考电介质层104描述的相同的沉积工艺和技术来形成。在一个实施例中，电介质区602B可以包含的未填充区域的袋室(pocket)，其形成绝缘的气室。电介质区602B可以具有从约10nm到约40nm范围的宽度。
现在参考图6C，结构600C示出执行平坦化工艺以移除额外金属504(图6B)、额外阻挡物部分604A(图6B)以及电介质区602B的上部。在一个实施例中，可以使用诸如CMP的常规平坦化工艺。在一个实施例中，可以执行平坦化工艺以使得金属线502、扩散阻挡物602A以及电介质区602B每个具有与电介质层104的上表面以及衬垫区402的上表面基本上共面的上表面。
现在参考图6D，并且在另一实施例中，结构600D示出在扩散阻挡物602A的侧壁之间形成空气间隙区602D。空气间隙区602D可以通过在结构600C(图6C)之上沉积延伸跨越(但不填充)扩散阻挡物602A的侧壁之间的每个开口202的开口部分的电介质层(未示出)来形成。该电介质层(未示出)可以具有与电介质层104基本上类似的组成成分，并且可以由包括但不限于CVD、PECVD、溅射、化学溶液沉积或镀的本领域已知的沉积工艺来形成。该电介质层(未示出)的一部分之后可以通过诸如但不限于CMP的平坦化工艺移除，以使得电介质帽盖604D保留在扩散阻挡物602A的侧壁之间。电介质帽盖604D可以具有与电介质层104的上表面基本上共面的上表面。电介质帽盖604D可以具有从约10nm到约40nm范围的宽度。电介质帽盖604D可以密封空气间隙区602D并将其与外界环境隔离。
下面参考图7A-7B和图7C详细地描述并入了参考图1-5详细描述的工艺步骤和结构的其它实施例。
现在参考图7A，结构700A示出在开口202的底面上以及金属线502的侧壁上形成隔离衬垫702A。隔离衬垫702A可以通过在电介质层104、额外金属504(图5)、金属线502以及开口202的底面上共形沉积具有从约1nm到约30nm范围的厚度的隔离衬垫材料(未示出)来形成。随后，可以通过诸如CMP的平坦化工艺将该隔离衬垫材料(未示出)的一部分连同额外金属504(图5)从电介质层104、衬垫区402以及金属线502的上表面移除，使得隔离衬垫702A留存于半导体衬底102和金属线502的侧壁上。隔离衬垫702A可以是基本为“U形”，具有由水平底面和内侧壁限定的开口区704A。隔离衬垫702A可以由诸如N-Blok、PECVD氧化物、SiO2、SixNy、SiC、SiCxNyHz、可流动氧化物、TEOS以及聚酰亚胺的低k电介质材料构成。隔离衬垫702A与衬垫区402物理地分隔开。隔离衬垫702A可以具有与电介质层104的上表面基本上共面的上表面。
现在参考图7B，结构700B示出在隔离衬垫702A的开口区704A(图7A)中形成了电介质区702B。电介质区702B可以基本上与电介质层104类似，并且使用以上参考电介质层104描述的相同的沉积工艺和技术来形成。电介质区702B可以具有与电介质层104的上表面基本上共面的上表面。电介质区702B可以具有从约10nm到约40nm范围的宽度。
现在参考图7C，并且在另一实施例中，结构700C示出在隔离衬垫702A的开口部704A(图7A)中形成了空气间隙区702C。空气间隙区702C可以通过在结构700A(图7A)之上沉积延伸跨越(但不填充)开口部704A(图7A)的电介质层(未示出)来形成。该电介质层(未示出)可以具有与电介质层104基本上类似的组成，并且可以由包括但不限于CVD、PECVD、溅射、化学溶液沉积或镀的本领域已知的沉积技术来形成。之后，可以通过诸如但不限于CMP的平坦化工艺移除电介质层(未示出)的一部分，以使得电介质帽盖704C保留在隔离层702A的内侧壁之间。电介质帽盖740C可以具有与电介质层104的上表面基本上共面的上表面。电介质帽盖704C可以具有从约10nm到约40nm范围的宽度。电介质帽盖704C可以密封空气间隙702C并将其与外界环境隔离。
如以上讨论的，本发明的实施例可以允许在亚40nm节距形成超薄金属线。这些超薄金属线可以表现出较少的缺陷，并且还可以通过简单集成到工艺流程中而制成。还构思了，本发明的实施例可以适用于金属线彼此自对准的图案密度倍增技术。
本文中所使用的术语仅仅是用于描述特定实施例的目的，而非意图限制本发明。如本文中所使用的，单数形式“一”和“所述”也意图包括复数形式，除非上下文另有明确指示。已经出于说明的目的呈现了本发明的多种实施例的描述，但这些描述并不意图穷尽或受限于公开的实施例。在不脱离描述的实施例的精神和范围的情况下，多种修改和变形对本领域技术人员而言是显然的。本文中所使用的术语被选择来最佳地解释实施例的原理、超出市场中发现的技术的实际应用或技术改进，或者使得其他本领域普通技术人员能够理解本文公开的实施例。

Claims (16)

1.一种形成半导体装置的方法，所述方法包括：
在设在电介质材料内的开口内和所述电介质材料的水平上表面上形成共形衬垫层；
从所述开口的底部和所述水平上表面移除所述共形衬垫层，以沿着所述开口的侧壁形成一对衬垫区；
在所述电介质材料中所形成的所述开口中形成一对金属线，其中该对金属线的第一金属线直接与该对衬垫区中一个衬垫区的侧壁表面相接触，并且该对金属线的第二金属线直接与该对衬垫区中的另一个衬垫区的侧壁表面相接触；以及
在所述开口中并在该对金属线的侧壁表面上形成中心区，其中每个金属线的最底面与每个衬垫区、所述中心区以及所述电介质材料的最底面共面。
2.根据权利要求1所述的方法，其中在所述电介质材料中所形成的所述开口中形成该对金属线包括：
通过选择性沉积技术形成一对金属线。
3.根据权利要求1所述的方法，其中在所述开口中形成所述中心区包括：
通过选择性沉积技术在该对金属线上形成一对扩散阻挡物，该对扩散阻挡物被所述开口的底部的一部分分隔开；以及
在所述开口的底部的所述部分上形成电介质区。
4.根据权利要求1所述的方法，其中在所述开口中形成所述中心区包括：
通过选择性沉积技术在该对金属线上形成一对扩散阻挡物，该对扩散阻挡物被所述开口的底部的一部分分隔开；
在该对扩散阻挡物的上部之间形成电介质帽盖；以及
保留所述电介质帽盖之下的区域不填充，以形成由所述开口的底部的所述部分、该对扩散阻挡物以及所述电介质帽盖限定的空气间隙区。
5.根据权利要求1所述的方法，其中在所述开口中形成所述中心区包括：
在所述电介质材料、该对衬垫区、该对金属线以及所述开口的底部之上形成共形层；
从所述电介质材料的上表面、该对衬垫区的上表面以及该对金属线的上表面移除所述共形层的一部分以形成隔离层，所述隔离层具有与该对金属线相接触的侧面部分以及在所述侧面部分之间与所述开口的底部相接触的底部部分；以及
在所述隔离层的底部部分上并在所述隔离层的所述侧面部分之间形成电介质区。
6.根据权利要求1所述的方法，其中在所述开口中形成所述中心区包括：
在所述电介质材料、该对衬垫区、该对金属线以及所述开口的底部之上形成共形层；
从所述电介质材料的上表面、该对衬垫区的上表面以及该对金属线的上表面移除所述共形层的一部分以形成隔离层，所述隔离层具有与该对金属线相接触的侧面部分以及在所述侧面部分之间与所述开口的所述底部相接触的底部部分；
在所述隔离层的所述侧面部分的上部之间形成电介质帽盖；以及
保留所述电介质帽盖之下的区域不填充，以形成由所述隔离层的侧面部分、所述隔离层的底部部分以及所述电介质帽盖限定的空气间隙区。
7.一种形成半导体装置的方法，所述方法包括：
在半导体衬底上形成电介质层；
在所述电介质层中形成开口，所述开口具有侧壁并且从所述电介质层的上表面延伸到所述半导体衬底的上表面；
在所述开口内和所述电介质层的上表面上形成共形衬垫层；
从所述半导体衬底的上表面和所述电介质层的上表面移除所述共形衬垫层，以在所述开口的侧壁上形成一对衬垫区，该对衬垫区具有与所述电介质层的上表面基本上共面的上表面并具有侧壁；
在该对衬垫区的侧壁上形成一对金属线，该对金属线具有侧壁；
在该对金属线的侧壁上形成阻挡物区；以及
在所述阻挡物区之间形成电介质区，其中每个金属线的最底面与每个衬垫区、每个阻挡物区、所述电介质区和所述电介质层的最底面共面。
8.根据权利要求7所述的方法，其中在该对衬垫区的侧壁上形成该对金属线包括：
使用选择性沉积技术来仅在该对衬垫区上沉积金属。
9.根据权利要求7所述的方法，其中在该对金属线的侧壁上形成所述阻挡物区包括：
使用选择性沉积技术在该对金属线上沉积一对扩散阻挡物，以使得所述开口的底部的一部分在该对扩散阻挡物之间保持暴露。
10.根据权利要求7所述的方法，其中在该对金属线的侧壁上形成所述电介质区包括：
用电介质材料填充该对金属线之间的间隙。
11.根据权利要求7所述的方法，其中在所述阻挡物区之间形成所述电介质区包括：
在所述阻挡物区的上部之间形成电介质帽盖，并且保留所述电介质帽盖之下的区域不填充以形成空气间隙区。
12.一种半导体结构，包括：
一对金属线，该对金属线在形成在电介质层中的开口中；
一对衬垫区，该对衬垫区在所述开口的侧壁上，该对衬垫区与该对金属线相邻并与其相接触，并且该对衬垫区与所述开口的底部的一部分相接触；以及
中心区，所述中心区形成在该对金属线之间并与其相接触。
13.根据权利要求12所述的结构，其中形成在该对金属线之间并与其相接触的所述中心区包括：
一对扩散阻挡物，该对扩散阻挡物与该对金属线相邻并与其相接触，该对扩散阻挡物被所述开口的底部的一部分隔开；以及
电介质区，所述电介质区在所述开口的底部的所述部分上。
14.根据权利要求12所述的结构，其中形成在该对金属线之间并与其相接触的所述中心区包括：
一对扩散阻挡物，该对扩散阻挡物与该对金属线相邻并与其相接触，该对扩散阻挡物被所述开口的底部的一部分分隔开；
电介质帽盖，所述电介质帽盖形成在该对扩散阻挡物的上部之间；以及
空气间隙区，所述空气间隙区在所述电介质帽盖之下，由所述电介质帽盖的底面、该对扩散阻挡物以及所述开口的底部的所述部分限定。
15.根据权利要求12所述的结构，其中形成在该对金属线之间并与其相接触的所述中心区包括：
隔离层，所述隔离层具有与该对金属线相接触的侧面部分，并且具有在所述侧面部分之间并与所述开口的底部相接触的底部部分；以及
电介质区，所述电介质区在所述隔离层的底部部分上并在隔离层的侧面部分之间。
16.根据权利要求12所述的结构，其中形成在该对金属线之间并与其相接触的所述中心区包括：
隔离层，所述隔离层具有与该对金属线相接触的侧面部分，并且具有在所述侧面部分之间并与所述开口的底部相接触的底部部分；
电介质帽盖，所述电介质帽盖形成在所述侧面部分的上部之间；以及
空气间隙区，所述空气间隙区在所述电介质帽盖之下，由所述电介质帽盖的底面、所述隔离层的底部部分以及所述隔离层的侧面部分限定。
CN201480050162.4A 2013-09-12 2014-09-11 通过选择性沉积形成的超薄金属线 Expired - Fee Related CN105531812B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/025,047 2013-09-12
US14/025,047 US9558999B2 (en) 2013-09-12 2013-09-12 Ultra-thin metal wires formed through selective deposition
PCT/CN2014/086293 WO2015035925A1 (en) 2013-09-12 2014-09-11 Ultra-thin metal wires formed through selective deposition

Publications (2)

Publication Number Publication Date
CN105531812A CN105531812A (zh) 2016-04-27
CN105531812B true CN105531812B (zh) 2018-09-07

Family

ID=52624822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480050162.4A Expired - Fee Related CN105531812B (zh) 2013-09-12 2014-09-11 通过选择性沉积形成的超薄金属线

Country Status (3)

Country Link
US (1) US9558999B2 (zh)
CN (1) CN105531812B (zh)
WO (1) WO2015035925A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US9859151B1 (en) * 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR20200011174A (ko) 2018-07-24 2020-02-03 에스케이하이닉스 주식회사 대칭형 구조를 갖는 전도성 패턴들을 갖는 반도체 소자
US10727120B2 (en) * 2018-08-23 2020-07-28 Globalfoundries Inc. Controlling back-end-of-line dimensions of semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429987A (en) * 1993-01-25 1995-07-04 Sharp Microelectronics Technology, Inc. Method for profile control of selective metallization
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
JP2009182203A (ja) * 2008-01-31 2009-08-13 Sharp Corp 半導体装置およびその製造方法
CN102422411A (zh) * 2009-05-06 2012-04-18 美光科技公司 在集成电路的制造中形成多个导电线的方法,形成导电线阵列的方法以及集成电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH0811459A (ja) 1994-06-29 1996-01-16 Chiyouei:Kk 綴じもの
JPH08111459A (ja) * 1994-10-07 1996-04-30 Nikon Corp 半導体装置
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6531407B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Method, structure and process flow to reduce line-line capacitance with low-K material
US6972448B2 (en) 2000-12-31 2005-12-06 Texas Instruments Incorporated Sub-lithographics opening for back contact or back gate
US6706625B1 (en) 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
KR100880312B1 (ko) * 2006-07-25 2009-01-28 주식회사 하이닉스반도체 반도체 메모리 소자의 금속 배선 형성 방법
KR100894769B1 (ko) 2006-09-29 2009-04-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100859480B1 (ko) * 2006-12-29 2008-09-24 동부일렉트로닉스 주식회사 반도체 장치 및 그 제조 방법
US7790611B2 (en) 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
JP2010123586A (ja) 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置、半導体装置の製造方法
JP2010153487A (ja) 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法
US20100176513A1 (en) 2009-01-09 2010-07-15 International Business Machines Corporation Structure and method of forming metal interconnect structures in ultra low-k dielectrics
US8809128B2 (en) * 2009-10-26 2014-08-19 Sandisk 3D Llc Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning
KR101185996B1 (ko) 2010-01-11 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
US8357609B2 (en) * 2010-05-04 2013-01-22 Globalfoundries Inc. Dual damascene-like subtractive metal etch scheme
TWI403235B (zh) 2010-07-14 2013-07-21 Taiwan Memory Company 埋藏式電路結構之製作方法
JP5931428B2 (ja) * 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
US8791005B2 (en) * 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429987A (en) * 1993-01-25 1995-07-04 Sharp Microelectronics Technology, Inc. Method for profile control of selective metallization
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
JP2009182203A (ja) * 2008-01-31 2009-08-13 Sharp Corp 半導体装置およびその製造方法
CN102422411A (zh) * 2009-05-06 2012-04-18 美光科技公司 在集成电路的制造中形成多个导电线的方法,形成导电线阵列的方法以及集成电路

Also Published As

Publication number Publication date
US9558999B2 (en) 2017-01-31
CN105531812A (zh) 2016-04-27
WO2015035925A1 (en) 2015-03-19
US20150069625A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US9613854B2 (en) Method and apparatus for back end of line semiconductor device processing
US9059257B2 (en) Self-aligned vias formed using sacrificial metal caps
JP5444471B2 (ja) 相互接続構造およびこれを形成する方法（細い相互接続開口のための導電性構造）
TWI286818B (en) Electroless plating of metal caps for chalcogenide-based memory devices
JP5651168B2 (ja) 半導体構造体及びその形成方法
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
JP5385610B2 (ja) 相互接続構造体の形成方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
TW200849383A (en) Structure for metal cap applications
WO2013169424A1 (en) Graphene cap for copper interconnect structures
CN102246293A (zh) 具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法
TWI423412B (zh) 半導體裝置
CN103000575A (zh) 一种铜互连结构及其形成方法
US11552018B2 (en) Chemical direct pattern plating method
CN209119092U (zh) 半导体结构以及半导体器件
JP7466564B2 (ja) ダブル・メタル・パターニング
US20230215807A1 (en) Chemical direct pattern plating method
JP2023062148A (ja) 二重金属電力レールを有する集積回路の製造方法
WO2012024918A1 (zh) 一种半导体结构及其制造方法
CN103563083B (zh) 半导体开关器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160505

Address after: The Cayman Islands (British) Grand Cayman

Applicant after: INTERNATIONAL BUSINESS MACHINES Corp.

Address before: American New York

Applicant before: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Effective date of registration: 20160505

Address after: American New York

Applicant after: Globalfoundries second U.S. Semiconductor Co.,Ltd.

Address before: American New York

Applicant before: International Business Machines Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180907

Termination date: 20190911

CF01 Termination of patent right due to non-payment of annual fee