CN103563083B - 半导体开关器件及其制造方法 - Google Patents
半导体开关器件及其制造方法 Download PDFInfo
- Publication number
- CN103563083B CN103563083B CN201280024800.6A CN201280024800A CN103563083B CN 103563083 B CN103563083 B CN 103563083B CN 201280024800 A CN201280024800 A CN 201280024800A CN 103563083 B CN103563083 B CN 103563083B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- conductive features
- top surface
- dielectric
- low diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title description 15
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011435 rock Substances 0.000 claims 3
- 229910052738 indium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 116
- 239000000463 material Substances 0.000 description 27
- 238000000151 deposition Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 10
- 238000000224 chemical solution deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- CNCZOAMEKQQFOA-HZQGBTCBSA-N 4-[(2s,3s,4r,5r,6r)-4,5-bis(3-carboxypropanoyloxy)-2-methyl-6-[[(2r,3r,4s,5r,6s)-3,4,5-tris(3-carboxypropanoyloxy)-6-[2-(3,4-dihydroxyphenyl)-5,7-dihydroxy-4-oxochromen-3-yl]oxyoxan-2-yl]methoxy]oxan-3-yl]oxy-4-oxobutanoic acid Chemical compound OC(=O)CCC(=O)O[C@@H]1[C@H](OC(=O)CCC(O)=O)[C@@H](OC(=O)CCC(O)=O)[C@H](C)O[C@H]1OC[C@@H]1[C@@H](OC(=O)CCC(O)=O)[C@H](OC(=O)CCC(O)=O)[C@@H](OC(=O)CCC(O)=O)[C@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 CNCZOAMEKQQFOA-HZQGBTCBSA-N 0.000 description 4
- 241001521328 Ruta Species 0.000 description 4
- 235000003976 Ruta Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 235000005806 ruta Nutrition 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 poly (arylene ether Chemical compound 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 125000003107 substituted aryl group Chemical group 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 150000003462 sulfoxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种开关器件（140或240），包括：第一电介质层（102或207），具有第一顶表面（108或218）；两个导电特征（104、106或214、216），埋设在第一电介质层（102或207）中，每个导电特征（104、106或214、216）具有第二顶表面（110、112或220、222），其基本上与第一电介质层（102或207）的第一顶表面（108或218）共面；以及低扩散迁移率金属的一组离散岛（114a-c或204a-c），位于两个导电特征（104、106或214、216）之间。低扩散迁移率金属的离散岛（114a-c或204a-c）可位于第一顶表面（108）上或埋设在第一电介质层（207）中。当规定的电压施加到两个导电特征（104、106或214、216）时，开关器件（140或240）的两个导电特征（104、106或214、216）间的导电率增加。还提供一种形成该开关器件（140或240）的方法。
Description
技术领域
本发明总体上涉及集成电路设计和制造。具体地，本发明涉及半导体开关器件和制造该半导体开关器件的方法。
背景技术
在电子学上，开关是能够接通或断开电子器件之间的信号和通讯通道的电子部件。开关在集成微电子系统中是非常重要的元件。半导体开关典型地通过电路设计或者微机电（MEM）设计获得。Tucholski等人的美国专利No.6,747,583描述了一种包括补偿电路的开关电路，该补偿电路具有按比例缩放的电流导引开关。
由于在高频下相对低的插入损耗和高隔离值，MEM开关对于控制非常高频率的线路（例如，天线馈线路）和在1GHz之上运行的开关是有用的。在Chow等人的美国专利No.6,667,245中，MEM开关采用典型的CMOS处理步骤制作为集成在电路中。由这些步骤制作的MEM开关器件可容易地与其它电路集成。
然而，电路设计和MEM设计二者都需要额外的步骤来集成开关器件和微电子系统。这将增加整个微电子系统的制造成本。另外，通过电路设计或MEM设计制作的开关器件也占据很大的芯片面积。因此，需要一种开关器件，其在集成电路中占据很小的芯片面积且制造成本低。
发明内容
本发明提供开关器件，其在微机电系统中占据相对小的芯片面积。另外，本发明还提供制造这样的开关器件的方法，该方法减少了额外的工艺步骤且允许在后端制程（backendoftheline,BEOL）互连结构中容易地实现本发明。
第一实施例公开了开关器件。该开关器件包括：第一电介质层，具有第一顶表面；两个导电特征，埋设在第一电介质层中，每个导电特征具有第二顶表面，该第二顶表面基本上与第一电介质层的第一顶表面共面；以及低扩散迁移率金属的一组离散岛，位于第一电介质层的第一顶表面上并位于两个导电特征之间。
第二实施例公开了开关器件。该开关器件包括：第一电介质层，具有第一顶表面；两个导电特征，埋设在第一电介质层中，每个导电特征具有第二顶表面，该第二顶表面基本上与第一电介质层的第一顶表面共面；以及低扩散迁移率金属的一组离散岛，埋设在第一电介质层中且位于两个导电特征之间。
在两个实施例中，当规定的电压施加到两个导电特征时，开关器件中的两个导电特征间的导电率增加。
第三实施例公开了形成开关器件的方法。该方法包括：提供具有埋设在其中的两个导电特征的第一电介质层，第一电介质层具有第一顶表面，该第一顶表面基本上与两个导电特征的每一个的第二顶表面共面；以及形成低扩散迁移率金属的一组离散岛，该低扩散迁移率金属的离散岛位于第一电介质层的第一顶表面上并位于两个导电特征之间。
第四实施例公开了形成开关器件的方法。该方法包括：提供第一电介质层，该第一电介质层具有埋设在其中的低扩散迁移率金属的离散岛，其中第一电介质层包括第一电介质膜和位于第一电介质膜上的第二电介质膜，并且低扩散迁移率金属的离散岛直接设置在第一电介质膜上；在第一电介质层中形成两个开口，两个开口的每一个延伸穿过第二电介质膜且部分地穿过第一电介质膜；以及通过用导电材料填充两个开口而在第一电介质层中形成两个导电特征，其中两个导电特征的每一个具有第二顶表面，该第二顶表面基本上与第一电介质层的第一顶表面共面，并且该低扩散迁移率金属的一组离散岛位于两个导电特征之间。
通过下面结合附图的详细描述，本发明的其它方面和优点变得明显易懂。
附图说明
附图被包括以提供对本发明的进一步的理解，并且附图结合在本说明书中且构成本说明书一部分。附图示出了本发明的实施例，并且与描述一起用于说明本发明的原理。
图1-4是示出根据本发明实施例的制造开关器件的方法的示范性步骤及相应结构的截面图。
图5-11是示出根据本发明实施例的制造开关器件的另一个方法的示范性步骤及相应结构的截面图。
应理解，为了图示的简单和清晰，附图所示的元件未必按比例绘制。例如，为了清楚的目的，某些元件的尺寸可相对于其它元件而夸大。
具体实施方式
现在，将在下文参考附图更加全面地描述本发明，附图中示出了本发明的优选实施例。然而，本发明可以以很多不同的形式来实施，而不应解释为局限于这里所阐述的示出实施例。相反，提供这些实施例以使本公开透彻且完整并使本公开向本领域的技术人员全面传达本发明的范围。
当一个元件例如一个层被称为“在另一个元件上”或者“在另一个元件之上”时，它可直接在该另一个元件上，或者也可存在插入元件。相反，当一个元件被称为“直接在另一个元件上”或“直接在另一个元件之上”时，则不存在插入元件。另外，当一个元件例如一个表面被称为“与另一个元件直接接触”时，它直接触及该另一个元件。另一方面，当一个元件被称为“与另一个元件电接触”时，它可直接触及该另一个元件，或者可在它们之间插设导电元件。此外，所用的术语“表面”包括具有不完全平坦的形貌的表面。
本发明提供一种开关器件，其在集成电路中占据很小的芯片面积。另外，优选实施例所提出的结构和方法减少了额外的工艺步骤且允许在BEOL互连结构中容易地实现本发明。开关器件包括：第一电介质层，具有第一顶表面；两个导电特征，埋设在第一电介质层中，每个导电特征具有第二顶表面，该第二顶表面基本上与第一电介质层的第一顶表面共面；以及低扩散迁移率金属的一组离散岛，位于两个导电特征之间。
在一个优选实施例中，低扩散迁移率金属的离散岛位于第一电介质层的第一顶表面上。现在参见图1，其示出了初始的互连结构100。初始的互连结构100包括第一电介质层102和至少两个导电特征104和106。导电特征104和106埋设在第一电介质层102中，并且由形成第一电介质层102的电介质材料隔开。第一电介质层102具有位于两个导电特征104和106之间的第一顶表面108。两个导电特征104和106的每一个具有第二顶表面（分别为110和112）。在一个实施例中，第一顶表面108基本上与第二顶表面110和112共面。初始互连结构100可设置在包括一个或多个半导体器件的半导体衬底（未示出）上。可选地，初始互连结构100还可包括扩散阻挡层（未示出），该扩散阻挡层用于将导电特征104和106与第一电介质层102隔开。下面会描述扩散阻挡层。
初始结构100可由本领域技术人员已知的传统技术制造。例如，初始互连结构100可通过首先将第一电介质层102施加到衬底（未示出）的表面上而形成。衬底可为半导体材料、绝缘材料、导电材料或者两种或多种前述材料的组合。当衬底包括半导体材料时，可采用诸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP的半导体材料或者其它的III/V族或II/VI族半导体材料。除了这些所列的半导体材料类型之外，本发明还涵盖衬底为层叠半导体的情况，层叠半导体例如为Si/SiGe、Si/SiC、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）。当衬底是半导体材料时，其上可制造一个或多个半导体器件，例如互补金属氧化物半导体（CMOS）器件。
当衬底是绝缘材料时，该绝缘材料可为有机绝缘体（即不含Si的碳基电介质材料）、无机绝缘体（即Si基电介质材料）或有机绝缘体和无机绝缘体的组合。衬底可为单层或者多层。
当衬底为导电材料时，该衬底可包括例如多晶硅、元素金属、元素金属的合金、金属硅化物、金属氮化物或者前述两种或多种材料的组合。衬底可为单层或多层。
第一电介质层102可为任何的层间或层内电介质，包括无机电介质或有机电介质。第一电介质层102可以是有孔的或无孔的。可用作第一电介质层102的合适电介质的示例包括但不限于SiO2、倍半硅氧烷、包括Si、C、O和H原子的C掺杂氧化物（即有机硅酸盐）、热固聚亚芳基醚（thermosettingpolyaryleneether）或者它们的多个层。术语“聚亚芳基”用在该申请中表示由键、稠环或者惰性连接基连接在一起的芳基成分或者取代芳基成分，惰性连接基例如为氧、硫、砜、亚砜、羰基等。
优选地，第一电介质层102具有约4.0或更小的介电常数。更优选地，第一电介质层102具有约2.8或更小的介电常数。与介电常数大于4.0的电介质材料相比，这些电介质通常具有较低的寄生串扰。这里所提及的介电常数是在真空下测量的。
第一电介质层102的厚度可根据所采用的电介质材料以及初始互连结构100中电介质膜的确切数目而变化。典型地且用于常规的互连结构，第一电介质层102的厚度为约100nm至约450nm。
导电特征104和106可通过光刻形成。例如，光致抗蚀剂层被施加到第一电介质层102的表面。光致抗蚀剂层被曝光以得到所希望的辐照图案。曝光的光致抗蚀剂层采用抗蚀剂的显影剂显影。图案化的光致抗蚀剂层用作蚀刻掩模以将图案转移到第一电介质层102中。第一电介质层102的蚀刻区域然后被导电材料填充以形成导电特征104和106。
导电特征104和106包括但不限于导电金属、两种或多种导电金属的合金、导电金属硅化物或者两种或多种前述材料的组合。优选地，导电特征104和106为导电金属，例如Cu、Al、W、Ag、Ti、Ta或它们的合金。更优选地，导电特征104和106是Cu或Cu合金（例如AlCu）。采用传统的沉积工艺将导电材料填充到第一电介质层102的蚀刻区域中以形成导电特征104和106，传统的沉积工艺包括但不限于化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、溅射、化学溶液沉积或镀敷。在沉积之后，传统的平坦化工艺例如化学机械抛光（CMP）可用于提供导电特征104和106的顶表面110和112基本上与第一电介质层102的顶表面108共面的结构。
导电特征104和106优选通过扩散阻挡层（未示出）与第一电介质层102隔开。扩散阻挡层可包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、两种或多种前述材料的组合、或者可用作阻挡物以防止导电材料扩散进入到电介质材料层中的任何其它材料。扩散阻挡层可通过沉积工艺形成，例如原子层沉积（ALD）、CVD、PECVD、物理气相沉积（PVD）、溅射、化学溶液沉积或镀敷。扩散阻挡层也可包括双层结构，该双层结构包括诸如TaN的下层金属氮化物和诸如Ta的上层金属。
扩散阻挡层的厚度可根据沉积工艺的确切方式以及所采用的材料而变化。典型地，扩散阻挡层的厚度为约2nm至约40nm，更加典型的厚度是约4nm至约20nm。在上面描述的平坦化工艺期间，扩散阻挡层也可被平坦化以使扩散阻挡层也基本上与初始互连结构100中的第一电介质层102和导电特征104和106共面。
在第一电介质层102内形成至少两个导电特征104和106后，低扩散迁移率金属的一组离散岛（114a-c）形成在第一顶表面108上以形成开关器件140（图2A）。在开关器件140中，离散岛114a-c设置在两个导电特征104和106之间。在一个优选实施例中，离散岛114a-c与第一顶表面108直接接触。形成离散岛114a-c的低扩散迁移率金属优选在第一电介质层102中的扩散率的值低于10-10m2/s。本发明中可用于形成离散岛的低扩散迁移率金属包括但不限于Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金。
离散岛114a-c可通过很多沉积技术形成，包括CVD、ALD、无电镀敷和电镀。离散岛114a-c的厚度可根据离散岛所采用的材料类型以及沉积技术和条件而变化。另外，离散岛114a-c可具有不同的厚度。典型地，离散岛114a-c的厚度为约至约更典型的厚度为约至约离散岛114a-c典型地隔开约0.5nm至约20nm的距离，更典型的距离为约1nm至约10nm。在某些实施例中，两个相邻的岛之间的距离可以是不均匀的。例如，岛114a和114b之间的距离可与岛114b和114c之间的距离不同。
在图2A所示的开关器件140中，最初两个导电特征104和106间的导电率很低，开关器件处于“截止”状态。当规定的电压施加到两个导电特征104和106时，两个导电特征间的导电率增加，从而开关器件变为“导通”。导电率的增加可归因于高的电偏置条件下两个相邻导体之间的临时电介质击穿。在一个优选实施例中，在施加规定的电压时，两个导电特征104和106间的导电率多于三个数量级地增加。在一个实施例中，规定的电压为3V或更大。
在形成离散岛114a-c期间，低扩散迁移率金属的涂层也可形成在两个导电特征104和106上。在一个实施例中，低扩散迁移率金属的连续涂层116和118分别形成在两个导电特征104和106上（图2B）。在另一个实施例中，低扩散迁移率金属的不连续的涂层120和122分别形成在两个导电特征104和106上（图2C）。在两个导电特征上存在这些涂层不会显著影响最终器件的特性。两个导电特征104和106上具有低扩散迁移率金属涂层的两个器件150和160可作为开关器件，类似于器件140。
在图3中，电介质盖层124直接形成在第一顶表面108和第二顶表面110和112上。电介质盖层124通过传统的沉积工艺形成，例如CVD、PECVD、化学溶液沉积或蒸发。电介质盖层124可为任何合适的电介质盖层材料，包括但不限于SiC、Si4NH3、SiO2、碳掺杂氧化物、氮和氢掺杂碳化硅（SiC（N,H））或它们的多个层。电介质盖层124的厚度可根据沉积工艺的确切方式以及所采用的材料而变化。典型地，电介质盖层124的厚度为约5nm至约80nm，更典型的厚度为约10nm至约50nm。优选地，电介质盖层124厚于离散岛114a-c，从而离散岛114a-c被埋设在电介质盖层124中。
在图4中，第二电介质层126形成在电介质盖层124上。如上所述适合于第一电介质层102的所有电介质材料均可用于形成第二电介质层126。第二电介质层126可与第一电介质层102的材料相同或不同。典型地，第二电介质层126的厚度为约100nm至约450nm。
在形成第二电介质层126后，两个导电特征128和130形成在第二电介质层126中以形成开关器件170。如图4所示，导电特征128和130延伸穿过第二电介质层126和电介质盖层124二者，并且分别与第一电介质层102中的两个导电特征104和106电接触。开关器件170可通过施加规定的电压到导电特征128和130而运行。当规定的电压施加到两个导电特征128和130时，两个导电特征间的导电率增加，类似于开关器件140。导电特征128和130可具有单镶嵌或双镶嵌结构。
两个导电特征128和130可通过光刻形成，类似于导电特征104和106。导电特征128和130包括但不限于导电金属、两种或多种导电金属的合金、导电金属硅化物或者两种或多种前述材料的组合。优选地，导电特征128和130是导电金属，例如Cu、Al、W、Ag、Ti、Ta或它们的合金。更优选地，导电特征128和130是Cu或Cu合金（例如AlCu）。导电特征128和130可通过CVD、PECVD、溅射、化学溶液沉积或镀敷形成。在沉积后，传统的平坦化工艺例如CMP可用于提供导电特征128和130的顶表面基本上与第二电介质层126的顶表面共面的结构。
导电特征128和130优选通过扩散阻挡层（未示出）与第二电介质层126和电介质盖层124隔开。扩散阻挡层可包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、两种或多种前述材料的组合、或者可用作阻挡物以防止导电材料扩散进入到电介质材料层中的任何其它材料。扩散阻挡层可通过沉积工艺形成，例如ALD、CVD、PECVD、PVD、溅射、化学溶液沉积或镀敷。扩散阻挡层也可包括双层结构，该双层结构包括诸如TaN的下层金属氮化物和诸如Ta的上层金属。典型地，扩散阻挡层的厚度为约2nm至约40nm，更典型的厚度为约4nm至约20nm。
在另一个优选实施例中，本发明的开关器件中的低扩散迁移率金属的离散岛埋设在第一电介质层中。参见图5-6，低扩散迁移率金属的离散岛204首先直接形成在第一电介质膜202上。然后，第二电介质膜206形成在第一电介质膜202上。第一电介质膜202和第二电介质膜206形成第一电介质层207。如图6所示，离散岛204现在埋设在第一电介质层207中。第一电介质膜202可设置在包括一个或多个半导体器件的半导体衬底（未示出）上。
第一电介质膜202和第二电介质膜206可由如上所述适合于第一电介质层102的电介质材料形成。第一电介质膜202和第二电介质膜206可由相同或不同的电介质材料形成。典型地，第一电介质膜202和第二电介质膜206的厚度可为约50nm至约250nm。第一电介质膜202和第二电介质膜206可具有不同的厚度。第一电介质层207的厚度可为约100nm至约450nm。
离散岛204可由如上所述适合于离散岛114a-c的材料形成。形成离散岛204的低扩散迁移率金属优选在第一电介质层207中的扩散率的值低于10-10m2/sin。本发明中可用于形成离散岛的低扩散迁移率金属包括但不限于Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金。
类似地，离散岛204可通过用于形成离散岛114a-c的沉积技术形成，包括CVD、ALD、无电镀敷和电镀。离散岛204的厚度可根据用于离散岛的材料类型以及沉积技术和条件而变化。另外，离散岛204可具有不同的厚度。典型地，离散岛204的厚度为约至约更典型的厚度为约至约离散岛204典型地隔开约0.5nm至约20nm的距离，更典型的距离为约1nm至约10nm。在某些实施例中，两个相邻的岛之间的距离可以是非均匀的。
在图7中，两个开口208和210形成在第一电介质层207中。开口208和210延伸穿过第二电介质膜206且部分地穿过第一电介质膜202。开口208和210可通过光刻形成。例如，光致抗蚀剂层被施加到第一电介质层207的表面。光致抗蚀剂层被曝光以得到所希望的辐照图案。曝光的光致抗蚀剂层采用抗蚀剂的显影剂显影。图案化的光致抗蚀剂层用作蚀刻掩模以将图案转移到第一电介质层207中。
在图8中，两个开口208和210被导电材料212填充。在沉积后，传统的平坦化工艺例如CMP用于提供开关器件240，如图9所示。在器件240中，两个导电特征214和216分别具有顶表面220和222，该顶表面220和222基本上与第一电介质层207的顶表面218共面。
导电材料212可与如上所述用于导电特征104和106的材料相同。优选地，导电材料212是导电金属，例如Cu、Al、W、Ag、Ti、Ta或它们的合金。更优选地，导电材料212是Cu或Cu合金（例如AlCu）。采用传统的沉积工艺填充导电材料212，该传统的沉积工艺包括但不限于CVD、PECVD、溅射、化学溶液沉积或镀敷。
导电特征220和222优选通过扩散阻挡层（未示出）与第一电介质层207隔开。扩散阻挡层可包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、两种或多种前述材料的组合、或者可用作阻挡物以防止导电材料扩散到电介质材料层中的任何其它材料。扩散阻挡层可通过沉积工艺形成，例如ALD、CVD、PECVD、PVD、溅射、化学溶液沉积或镀敷。扩散阻挡层还可包括双层结构，该双层结构包括诸如TaN的下层金属氮化物和诸如Ta的上层金属。
典型地，扩散阻挡层的厚度为约2nm至约40nm，更典型的厚度为约4nm至约20nm。在上述的平坦化工艺期间，扩散阻挡层也可被平坦化，以使扩散阻挡层也基本上与开关器件240中的第一电介质层207和导电特征220和222共面。
在开关器件240中，一组离散岛（204a-c）位于在两个导电特征220和222之间。最初两个导电特征220和222间的导电率很低，开关器件处于“截止”状态。当规定的电压施加到两个导电特征220和222时，两个导电特征间的导电率增加，从而开关器件变为“导通”。在一个优选实施例中，在施加规定的电压时，两个导电特征220和222间的导电率多于三个数量级地增加。在一个实施例中，规定的电压是3V或更大。
在图10中，电介质盖层224直接形成在第一顶表面218和第二顶表面220和222上。电介质盖层224通过与如上所述适合于电介质盖层124的工艺和材料相同的工艺和材料形成。电介质盖层224的厚度可根据沉积工艺的确切方式以及所采用的材料而变化。典型地，电介质盖层224的厚度为约5nm至约80nm，更典型的厚度为约10nm至约50nm。
在图11中，第二电介质层226形成在电介质盖层224上。如上所述适合于第一电介质层102的所有电介质材料均可用于形成第二电介质层226。第二电介质层226的材料可与第一电介质膜202或第二电介质膜206相同或不同。典型地，第二电介质层226的厚度为约100nm至约450nm。
在形成第二电介质层226后，两个导电特征228和230然后形成在第二电介质层226中以形成开关器件250。导电特征228和230延伸穿过第二电介质层226和电介质盖层224二者，并且分别与第一电介质层207中的两个导电特征214和216电接触。开关器件250可通过施加规定的电压到导电特征228和230而运行。当规定的电压施加到两个导电特征228和230时，两个导电特征间的导电率增加，类似于开关器件240。导电特征228和230可具有单镶嵌和双镶嵌结构。
两个导电特征228和230可通过光刻形成，类似于导电特征104和106。如上所述适合于导电特征104和106的所有材料均可用于形成导电特征228和230。导电特征228和230可通过CVD、PECVD、溅射、化学溶液沉积或镀敷形成。在沉积后，传统的平坦化工艺例如CMP可用于提供导电特征228和230的顶表面基本上与第二电介质层226的顶表面共面的结构。
导电特征228和230优选通过扩散阻挡层（未示出）与第二电介质层226和电介质盖层224隔开。扩散阻挡层可包括但不限于Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、W、WN、Co、CoW、Mn、MnO、两种或多种前述材料的组合、或者可用作阻挡物以防止导电材料扩散到电介质材料层中的任何其它材料。扩散阻挡层可通过沉积工艺形成，例如ALD、CVD、PECVD、PVD、溅射、化学溶液沉积或镀敷。扩散阻挡层也可包括双层结构，该双层结构包括诸如TaN的下层金属氮化物和诸如Ta的上层金属。典型地，扩散阻挡层的厚度为约2nm至约40nm，更典型的厚度为约4nm至约20nm。
尽管已经结合优选实施例具体示出和描述了本发明，但是本领域的技术人员应理解，可进行形式和细节上的前述和其它变化而不脱离本发明的精神和范围。因此，本发明不限于所描述和示出的确切形式和细节，而是落入所附权利要求的范围内。
Claims (33)
1.一种开关器件(140)，包括：
第一电介质层(102)，具有第一顶表面(108)；
两个导电特征(104、106)，埋设在该第一电介质层(102)中，每个导电特征(104、106)具有第二顶表面(110、112)，该第二顶表面(110、112)与该第一电介质层(102)的该第一顶表面(108)共面；以及
低扩散迁移率金属的一组离散岛(114a-c)，位于该第一电介质层(102)的该第一顶表面(108)上并位于该两个导电特征(104、106)之间，
其中当规定的电压施加到该两个导电特征(104、106)时，该两个导电特征(104、106)间的导电率增加。
2.如权利要求1所述的开关器件(140)，其中该低扩散迁移率金属的离散岛(114a-c)与该第一顶表面(108)直接接触。
3.如权利要求1所述的开关器件(140)，其中该低扩散迁移率金属在该第一电介质层(102)中的扩散率的值低于10-10m2/s。
4.如权利要求3所述的开关器件(140)，其中该低扩散迁移率金属选自由Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金组成的组。
5.如权利要求1所述的开关器件(140)，其中该低扩散迁移率金属的离散岛(114a-c)具有至的厚度。
6.如权利要求1所述的开关器件(140)，其中该低扩散迁移率金属的离散岛(114a-c)隔开0.5nm至20nm的距离。
7.如权利要求1所述的开关器件(140)，其中该两个导电特征(104、106)选自由Cu、Al、W、Ag、Ti、Ta以及包括前述金属中的至少一种的合金组成的组。
8.如权利要求1所述的开关器件(140)，还包括：
电介质盖层(124)，直接设置在该第一顶表面(108)和该第二顶表面(110、112)上，其中该低扩散迁移率金属的离散岛(114a-c)被埋设在该电介质盖层(124)中。
9.如权利要求8所述的开关器件(140)，还包括：
第二电介质层(126)，具有埋设在其中的两个导电特征(128、130)并位于该电介质盖层(124)上，其中该第二电介质层(126)中的该两个导电特征(128、130)的每一个与该第一电介质层(102)中的该两个导电特征(104、106)之一电接触。
10.一种开关器件(240)，包括：
第一电介质层(207)，具有第一顶表面(218)；
两个导电特征(214、216)，埋设在该第一电介质层(207)中，每个导电特征(214、216)具有第二顶表面(220、222)，该第二顶表面(220、222)与该第一电介质层(207)的该第一顶表面(218)共面；以及
低扩散迁移率金属的一组离散岛(204a-c)，埋设在该第一电介质层(207)中且位于该两个导电特征(220、222)之间，
其中当规定的电压施加到该两个导电特征(214、216)时，该两个导电特征(214、216)间的导电率增加。
11.如权利要求10所述的开关器件(240)，其中该第一电介质层(207)包括至少两个电介质膜(202、206)。
12.如权利要求10所述的开关器件(240)，其中该低扩散迁移率金属在该第一电介质层(207)中的扩散率的值低于10-10m2/s。
13.如权利要求12所述的开关器件(240)，其中该低扩散迁移率金属选自由Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金组成的组。
14.如权利要求10所述的开关器件(240)，其中该低扩散迁移率金属的离散岛(204a-c)具有至的厚度。
15.如权利要求10所述的开关器件(240)，其中该低扩散迁移率金属的离散岛(204a-c)隔开0.5nm至20nm的距离。
16.如权利要求10所述的开关器件(240)，其中该两个导电特征(214、216)选自由Cu、Al、W、Ag、Ti、Ta以及包括前述金属中的至少一种的合金组成的组。
17.如权利要求10所述的开关器件(240)，还包括：
电介质盖层(224)，直接位于该第一顶表面(218)和该第二顶表面(220、222)上。
18.如权利要求17所述的开关器件(240)，还包括：
第二电介质层(226)，具有埋设在其中的两个导电特征(228、230)并位于该电介质盖层(224)上，其中该第二电介质层(226)中的该两个导电特征(228、230)的每一个与该第一电介质层(207)中的该两个导电特征(214、216)之一电接触。
19.一种形成开关器件(140)的方法，包括：
提供具有埋设在其中的两个导电特征(104、106)的第一电介质层(102)，该第一电介质层(102)具有第一顶表面(108)，该第一顶表面(108)与该两个导电特征(104、106)的每一个的第二顶表面(110、112)共面；以及
形成低扩散迁移率金属的一组离散岛(114a-c)，该低扩散迁移率金属的离散岛(114a-c)位于该第一电介质层(102)的该第一顶表面(108)上并位于该两个导电特征(104、106)之间，
其中当规定电压施加到该两个导电特征(104、106)时，该两个导电特征(104、106)间的导电率增加。
20.如权利要求19所述的方法，其中该低扩散迁移率金属的离散岛(114a-c)与该第一顶表面(108)直接接触。
21.如权利要求19所述的方法，其中该低扩散迁移率金属选自由Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金组成的组。
22.如权利要求19所述的方法，其中该低扩散迁移率金属的离散岛(114a-c)通过化学气相沉积(CVD)、原子层沉积(ALD)、无电镀敷或电镀形成。
23.如权利要求19所述的方法，其中该低扩散迁移率金属的离散岛(114a-c)具有至的厚度。
24.如权利要求19所述的方法，其中该低扩散迁移率金属的离散岛(114a-c)隔开0.5nm至20nm的距离。
25.如权利要求19所述的方法，还包括：
直接在该第一顶表面(108)和该第二顶表面(110、112)上形成电介质盖层(124)，其中该低扩散迁移率金属的离散岛(114a-c)埋设在该电介质盖层(124)中。
26.如权利要求25所述的方法，还包括：
在该电介质盖层(124)上形成第二电介质层(126)，该第二电介质层(126)具有埋设在其中的两个导电特征(128、130)，其中该第二电介质层(126)中的该两个导电特征(128、130)的每一个与该第一电介质层(102)中的该两个导电特征(104、106)之一电接触。
27.一种形成开关器件(240)的方法，包括：
提供第一电介质层(207)，该第一电介质层(207)具有埋设在其中的低扩散迁移率金属的离散岛(204)，其中该第一电介质层包括第一电介质膜(202)和位于该第一电介质膜(202)上的第二电介质膜(206)，并且该低扩散迁移率金属的离散岛(204)直接设置在该第一电介质膜(202)上；
在该第一电介质层(207)中形成两个开口(208、210)，该两个开口(208、210)的每一个延伸穿过该第二电介质膜(206)并部分地穿过该第一电介质膜(202)；以及
通过用导电材料填充该两个开口(208、210)而在该第一电介质层(207)中形成两个导电特征(214、216)，其中该两个导电特征(214、216)的每一个具有第二顶表面(220、222)，该第二顶表面(220、222)与该第一电介质层(207)的第一顶表面(218)共面，并且该低扩散迁移率金属的一组离散岛(204a-c)位于该两个导电特征(214、216)之间，
其中当规定的电压施加到该两个导电特征(214、216)时，该两个导电特征(214、216)间的导电率增加。
28.如权利要求27所述的方法，其中该低扩散迁移率金属选自由Ru、Rh、Pd、Ag、Os、Ir、Pt、Au、Co、Ta、Ti、Mn、W以及包括前述金属中的至少一种的合金组成的组。
29.如权利要求27所述的方法，其中该低扩散迁移率金属的离散岛(204)通过化学气相沉积(CVD)、原子层沉积(ALD)、无电镀敷或电镀形成。
30.如权利要求27所述的方法，其中该低扩散迁移率金属的离散岛(204)具有至的厚度。
31.如权利要求27所述的方法，其中该低扩散迁移率金属的离散岛(204)隔开0.5nm至20nm的距离。
32.如权利要求27所述的方法，还包括：
直接在该第一顶表面(218)和该第二顶表面(220、222)上形成电介质盖层(224)。
33.如权利要求32所述的方法，还包括：
在该电介质盖层(224)上形成第二电介质层(226)，该第二电介质层(226)具有埋设在其中的两个导电特征(228、230)，其中该第二电介质层(226)中的该两个导电特征(228、230)的每一个与该第一电介质层(207)中的该两个导电特征(214、216)之一电接触。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/155,757 US8642460B2 (en) | 2011-06-08 | 2011-06-08 | Semiconductor switching device and method of making the same |
| US13/155,757 | 2011-06-08 | ||
| PCT/US2012/037212 WO2012170142A2 (en) | 2011-06-08 | 2012-05-10 | Semiconductor switching device and method of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103563083A CN103563083A (zh) | 2014-02-05 |
| CN103563083B true CN103563083B (zh) | 2016-05-11 |
Family
ID=47292444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280024800.6A Expired - Fee Related CN103563083B (zh) | 2011-06-08 | 2012-05-10 | 半导体开关器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8642460B2 (zh) |
| CN (1) | CN103563083B (zh) |
| DE (1) | DE112012001656T5 (zh) |
| GB (1) | GB2504879B (zh) |
| WO (1) | WO2012170142A2 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1585129A (zh) * | 2003-08-20 | 2005-02-23 | 松下电器产业株式会社 | 开关用半导体器件及开关电路 |
| CN101512720A (zh) * | 2005-10-11 | 2009-08-19 | 分子间公司 | 离散加工方法及基板区域的加工次序的整合 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3768060A (en) | 1972-04-10 | 1973-10-23 | Zenith Radio Corp | Threshold switch and novel material therefor |
| JP2750992B2 (ja) * | 1992-08-12 | 1998-05-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5834824A (en) | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US6731007B1 (en) * | 1997-08-29 | 2004-05-04 | Hitachi, Ltd. | Semiconductor integrated circuit device with vertically stacked conductor interconnections |
| DE69825923T2 (de) | 1997-12-04 | 2005-09-01 | Axon Technologies Corp., Scottsdale | Programmierbare aggregierende Unterflächenmetallisierungsstruktur |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6396368B1 (en) | 1999-11-10 | 2002-05-28 | Hrl Laboratories, Llc | CMOS-compatible MEM switches and method of making |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2005516378A (ja) | 2001-06-20 | 2005-06-02 | シタラ リミティド | 薄い平面型スイッチおよびその用途 |
| US6747583B2 (en) | 2001-06-29 | 2004-06-08 | Analog Devices, Inc. | Compensating circuit for use in a switch circuit comprising scaled current steering switches, a switch circuit comprising the compensating circuit, and a method for minimising time-skew in switching scaled current steering switches |
| US6853049B2 (en) | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
| US6807079B2 (en) | 2002-11-01 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | Device having a state dependent upon the state of particles dispersed in a carrier |
| US7193325B2 (en) * | 2004-04-30 | 2007-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects |
| KR100596489B1 (ko) * | 2004-06-28 | 2006-07-03 | 삼성전자주식회사 | 금속배선을 갖는 반도체 장치 및 이의 제조방법 |
| EP1837910A1 (fr) * | 2006-03-21 | 2007-09-26 | Stmicroelectronics Sa | Puce de circuits integrés à plots externes decalés et procédé de fabrication d'une telle puce. |
| JP2010521058A (ja) | 2006-09-24 | 2010-06-17 | ショッキング テクノロジーズ，インコーポレイテッド | ステップ電圧応答を有する電圧切り換え可能な誘電体材料の組成及び該誘電体材料の製造方法 |
| KR100823450B1 (ko) * | 2006-12-27 | 2008-04-17 | 동부일렉트로닉스 주식회사 | 반도체 소자와 이의 제조 방법 |
| US8084862B2 (en) * | 2007-09-20 | 2011-12-27 | International Business Machines Corporation | Interconnect structures with patternable low-k dielectrics and method of fabricating same |
| JP5334459B2 (ja) * | 2008-05-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9064707B2 (en) * | 2011-09-14 | 2015-06-23 | Micronas Gmbh | Bonding contact area on a semiconductor substrate |
-
2011
- 2011-06-08 US US13/155,757 patent/US8642460B2/en not_active Expired - Fee Related
-
2012
- 2012-05-10 CN CN201280024800.6A patent/CN103563083B/zh not_active Expired - Fee Related
- 2012-05-10 GB GB1319512.8A patent/GB2504879B/en active Active
- 2012-05-10 DE DE112012001656.4T patent/DE112012001656T5/de not_active Ceased
- 2012-05-10 WO PCT/US2012/037212 patent/WO2012170142A2/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1585129A (zh) * | 2003-08-20 | 2005-02-23 | 松下电器产业株式会社 | 开关用半导体器件及开关电路 |
| CN101512720A (zh) * | 2005-10-11 | 2009-08-19 | 分子间公司 | 离散加工方法及基板区域的加工次序的整合 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120313194A1 (en) | 2012-12-13 |
| WO2012170142A2 (en) | 2012-12-13 |
| WO2012170142A3 (en) | 2013-05-16 |
| US8642460B2 (en) | 2014-02-04 |
| DE112012001656T5 (de) | 2014-01-16 |
| GB201319512D0 (en) | 2013-12-18 |
| GB2504879B (en) | 2014-09-10 |
| GB2504879A (en) | 2014-02-12 |
| CN103563083A (zh) | 2014-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5651168B2 (ja) | 半導体構造体及びその形成方法 | |
| US8753979B2 (en) | Hybrid interconnect structure for performance improvement and reliability enhancement | |
| JP5818210B2 (ja) | 誘電ライン・バイアのエレクトロマイグレーション耐性が向上した界面層を有する相互接続構造およびその製造方法 | |
| CN105870102B (zh) | 镶嵌结构的结构和形成方法 | |
| US9202743B2 (en) | Graphene and metal interconnects | |
| TWI463632B (zh) | 應用於電子熔絲之高效能內連線結構 | |
| KR101238953B1 (ko) | 상호접속부 형성 방법 및 마이크로 전자 디바이스 | |
| TW201036109A (en) | Method for forming thin film resistor and terminal bond pad simultaneously | |
| US9875966B1 (en) | Method and structure of forming low resistance interconnects | |
| KR20080059559A (ko) | 배리어 향상을 위한 산소/질소 전이 영역을 포함하는 도금시드층 | |
| CN105531812B (zh) | 通过选择性沉积形成的超薄金属线 | |
| CN102468220B (zh) | 一种金属互连结构及其形成方法 | |
| TWI524421B (zh) | 半導體積體電路與其製造方法 | |
| US9685370B2 (en) | Titanium tungsten liner used with copper interconnects | |
| CN103563083B (zh) | 半导体开关器件及其制造方法 | |
| CN114188224A (zh) | 半导体器件及其形成方法 | |
| TW202147437A (zh) | 完全自對準減法蝕刻 | |
| CN102376633A (zh) | 一种半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160511 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |