JP2750992B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2750992B2 JP2750992B2 JP5081967A JP8196793A JP2750992B2 JP 2750992 B2 JP2750992 B2 JP 2750992B2 JP 5081967 A JP5081967 A JP 5081967A JP 8196793 A JP8196793 A JP 8196793A JP 2750992 B2 JP2750992 B2 JP 2750992B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance
- metal
- resistance layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、多結晶シリコンからなる抵抗
層を有する半導体装置およびその製造方法に関する。
の製造方法に関し、特に、多結晶シリコンからなる抵抗
層を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、ポリシリコンからなる抵抗素子を
有する半導体装置が知られている。図２１は、従来のポ
リシリコン抵抗膜を有する半導体装置を示した平面図で
あり、図２２は図２１に示した半導体装置のＸ−Ｘにお
ける断面構造図である。図２１および図２２を参照し
て、従来の半導体装置は、シリコン基板１と、シリコン
基板１上に形成された絶縁酸化膜２と、絶縁酸化膜２上
に所定の間隔を隔ててほぼ同一方向に延びるように形成
されたポリシリコン抵抗膜３ａおよび３ｂと、ポリシリ
コン抵抗膜３ａおよび３ｂならびに絶縁酸化膜２上に形
成された絶縁酸化膜４と、絶縁酸化膜４上にポリシリコ
ン抵抗膜３ａを覆うように形成された金属配線層５ａ
と、ポリシリコン抵抗膜３ａに電気的に接続された金属
配線層７ａと、ポリシリコン抵抗膜３ｂに電気的に接続
された金属配線層７ｂと、金属配線層５ａ、金属配線層
７ａおよび金属配線層７ｂを覆うように形成されたブラ
ズマ窒化膜６とを備えている。
有する半導体装置が知られている。図２１は、従来のポ
リシリコン抵抗膜を有する半導体装置を示した平面図で
あり、図２２は図２１に示した半導体装置のＸ−Ｘにお
ける断面構造図である。図２１および図２２を参照し
て、従来の半導体装置は、シリコン基板１と、シリコン
基板１上に形成された絶縁酸化膜２と、絶縁酸化膜２上
に所定の間隔を隔ててほぼ同一方向に延びるように形成
されたポリシリコン抵抗膜３ａおよび３ｂと、ポリシリ
コン抵抗膜３ａおよび３ｂならびに絶縁酸化膜２上に形
成された絶縁酸化膜４と、絶縁酸化膜４上にポリシリコ
ン抵抗膜３ａを覆うように形成された金属配線層５ａ
と、ポリシリコン抵抗膜３ａに電気的に接続された金属
配線層７ａと、ポリシリコン抵抗膜３ｂに電気的に接続
された金属配線層７ｂと、金属配線層５ａ、金属配線層
７ａおよび金属配線層７ｂを覆うように形成されたブラ
ズマ窒化膜６とを備えている。
【０００３】ここで、ポリシリコン抵抗膜３ａおよび３
ｂは、たとえばそれらの抵抗比によって回路の出力値を
決定するなどの用途に使用される。図２３は、ポリシリ
コン抵抗膜３ａおよび３ｂを使用する定電圧回路を示し
た回路図である。図２３を参照して、抵抗ＲA としてポ
リシリコン抵抗膜３ａを使用し、抵抗ＲB としてポリシ
リコン抵抗膜３ｂを使用する。この場合に、出力電圧Ｖ
OUT は、図２３に示す式によって表わされる。図中
Ｑ1 、Ｑ2 はトランジスタ、Ｒ1 、ＲA およびＲBは抵
抗、ＶCCは電源電圧、ＶBEはトランジスタＱ1 のベース
エミッタ間電圧である。このように、出力電圧ＶOUT は
抵抗ＲA （ポリシリコン抵抗膜３ａ）と抵抗ＲB （ポリ
シリコン抵抗膜３ｂ）との抵抗比によって決定される。
そしてその抵抗比は、ポリシリコン抵抗膜３ａおよび３
ｂのそれぞれの長さまたは幅をかえることによって調節
していた。
ｂは、たとえばそれらの抵抗比によって回路の出力値を
決定するなどの用途に使用される。図２３は、ポリシリ
コン抵抗膜３ａおよび３ｂを使用する定電圧回路を示し
た回路図である。図２３を参照して、抵抗ＲA としてポ
リシリコン抵抗膜３ａを使用し、抵抗ＲB としてポリシ
リコン抵抗膜３ｂを使用する。この場合に、出力電圧Ｖ
OUT は、図２３に示す式によって表わされる。図中
Ｑ1 、Ｑ2 はトランジスタ、Ｒ1 、ＲA およびＲBは抵
抗、ＶCCは電源電圧、ＶBEはトランジスタＱ1 のベース
エミッタ間電圧である。このように、出力電圧ＶOUT は
抵抗ＲA （ポリシリコン抵抗膜３ａ）と抵抗ＲB （ポリ
シリコン抵抗膜３ｂ）との抵抗比によって決定される。
そしてその抵抗比は、ポリシリコン抵抗膜３ａおよび３
ｂのそれぞれの長さまたは幅をかえることによって調節
していた。
【０００４】
【発明が解決しようとする課題】前述のように、従来で
はポリシリコン抵抗膜３ａとポリシリコン抵抗膜３ｂと
の抵抗比によって回路の出力値を決定する場合がある。
はポリシリコン抵抗膜３ａとポリシリコン抵抗膜３ｂと
の抵抗比によって回路の出力値を決定する場合がある。
【０００５】しかしながら、図２１および図２２に示し
た従来のポリシリコン抵抗膜を有する半導体装置では、
次のような問題点があった。図２４は、従来のポリシリ
コン抵抗膜を有する半導体装置の問題点を説明するため
の断面構造図である。図２４を参照して、プラズマ窒化
膜６中には多量の水素イオンＨ+ １０が含まれている。
すなわち、プラズマＣＶＤ法を用いてプラズマ窒化膜６
を形成すると、プラズマ窒化膜６に水素成分が含有され
ることになる。これらの詳細は、たとえば、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，Ｖｏｌ ４９，Ｎｏ．４，Ａｐｒｉｌ
１９７８ ｐｐ ２４７３−２４７７に開示されてい
る。これらの水素イオンＨ+ １０がポリシリコン抵抗膜
３ａおよび３ｂのグレインバウンダリ（結晶粒界）に供
給されるという不都合があった。これらは、たとえば、
J. Appl. Phys., Vol 63, No.4,15 February 1988 pp 1
117-1120 などに開示されている。すなわち、プラズマ
窒化膜６の形成後の熱処理工程によって、３８０℃程度
以上の温度が加わると、プラズマ窒化膜６中の水素イオ
ンＨ+ １０がポリシリコン抵抗膜３ａおよび３ｂに供給
されるという不都合が生じていた。なお、プラズマ窒化
膜６は、外部からのイオンの浸入を防止するためのパッ
シベーション膜としてＬＳＩには不可欠なものである。
た従来のポリシリコン抵抗膜を有する半導体装置では、
次のような問題点があった。図２４は、従来のポリシリ
コン抵抗膜を有する半導体装置の問題点を説明するため
の断面構造図である。図２４を参照して、プラズマ窒化
膜６中には多量の水素イオンＨ+ １０が含まれている。
すなわち、プラズマＣＶＤ法を用いてプラズマ窒化膜６
を形成すると、プラズマ窒化膜６に水素成分が含有され
ることになる。これらの詳細は、たとえば、Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，Ｖｏｌ ４９，Ｎｏ．４，Ａｐｒｉｌ
１９７８ ｐｐ ２４７３−２４７７に開示されてい
る。これらの水素イオンＨ+ １０がポリシリコン抵抗膜
３ａおよび３ｂのグレインバウンダリ（結晶粒界）に供
給されるという不都合があった。これらは、たとえば、
J. Appl. Phys., Vol 63, No.4,15 February 1988 pp 1
117-1120 などに開示されている。すなわち、プラズマ
窒化膜６の形成後の熱処理工程によって、３８０℃程度
以上の温度が加わると、プラズマ窒化膜６中の水素イオ
ンＨ+ １０がポリシリコン抵抗膜３ａおよび３ｂに供給
されるという不都合が生じていた。なお、プラズマ窒化
膜６は、外部からのイオンの浸入を防止するためのパッ
シベーション膜としてＬＳＩには不可欠なものである。
【０００６】このように、ポリシリコン抵抗膜３ａおよ
び３ｂ内にプラズマ窒化膜６から水素イオン１０が供給
されると、ポリシリコン抵抗膜３ａおよび３ｂの抵抗値
が変化してしまう。ここで、ポリシリコン膜３ａの上方
には金属配線層５ａが形成されているため、プラズマ窒
化膜６からポリシリコン抵抗膜３ａに供給される水素イ
オン１０の量は、ポリシリコン抵抗膜３ｂに供給される
水素イオン１０の量よりも少ない。このように、供給さ
れる水素イオン１０の量が異なると、ポリシリコン抵抗
膜３ａの抵抗値の変動量とポリシリコン抵抗膜３ｂの抵
抗値の変動量が相違することになる。この結果、ポリシ
リコン抵抗膜３ａとポリシリコン抵抗膜３ｂとの抵抗比
が変動する。このような場合に、たとえば図１３に示し
た定電圧回路において出力電圧ＶOUT は、抵抗ＲA （ポ
リシリコン抵抗膜３ａ）と抵抗Ｒ B （ポリシリコン抵抗
膜３ｂ）との抵抗比の変動に伴って変動する。したがっ
て、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜３ｂ
との抵抗比が変動すると、設計どおりの出力値が得られ
ないという問題点があった。
び３ｂ内にプラズマ窒化膜６から水素イオン１０が供給
されると、ポリシリコン抵抗膜３ａおよび３ｂの抵抗値
が変化してしまう。ここで、ポリシリコン膜３ａの上方
には金属配線層５ａが形成されているため、プラズマ窒
化膜６からポリシリコン抵抗膜３ａに供給される水素イ
オン１０の量は、ポリシリコン抵抗膜３ｂに供給される
水素イオン１０の量よりも少ない。このように、供給さ
れる水素イオン１０の量が異なると、ポリシリコン抵抗
膜３ａの抵抗値の変動量とポリシリコン抵抗膜３ｂの抵
抗値の変動量が相違することになる。この結果、ポリシ
リコン抵抗膜３ａとポリシリコン抵抗膜３ｂとの抵抗比
が変動する。このような場合に、たとえば図１３に示し
た定電圧回路において出力電圧ＶOUT は、抵抗ＲA （ポ
リシリコン抵抗膜３ａ）と抵抗Ｒ B （ポリシリコン抵抗
膜３ｂ）との抵抗比の変動に伴って変動する。したがっ
て、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜３ｂ
との抵抗比が変動すると、設計どおりの出力値が得られ
ないという問題点があった。
【０００７】つまり、ＬＳＩリニア回路で用いる抵抗
は、複数本をペアで用いてそれらの抵抗比によって出力
電圧や電流を決定する。したがって、その抵抗比が変動
すると所望の出力が得られないという問題点があった。
は、複数本をペアで用いてそれらの抵抗比によって出力
電圧や電流を決定する。したがって、その抵抗比が変動
すると所望の出力が得られないという問題点があった。
【０００８】この発明は、上記のような課題を解決する
ためになされたもので、請求項１に記載の発明の目的
は、半導体装置において、複数本のポリシリコン抵抗膜
の上方にプラズマ窒化膜が形成された場合にその複数本
のポリシリコン抵抗膜の抵抗比が変動するのを有効に防
止することである。
ためになされたもので、請求項１に記載の発明の目的
は、半導体装置において、複数本のポリシリコン抵抗膜
の上方にプラズマ窒化膜が形成された場合にその複数本
のポリシリコン抵抗膜の抵抗比が変動するのを有効に防
止することである。
【０００９】請求項２に記載の発明の目的は、半導体装
置において、複数本のポリシリコン抵抗膜の上方にプラ
ズマ窒化膜が形成された場合にそれらのポリシリコン抵
抗膜の抵抗比を所定の値に制御することである。
置において、複数本のポリシリコン抵抗膜の上方にプラ
ズマ窒化膜が形成された場合にそれらのポリシリコン抵
抗膜の抵抗比を所定の値に制御することである。
【００１０】請求項４に記載の発明の目的は、半導体装
置の製造方法において、複数本のポリシリコン抵抗膜の
上方にプラズマ窒化膜を有する場合に、それらのポリシ
リコン抵抗膜の抵抗比の変動を防止するための金属被覆
層を製造プロセスを複雑化させずに形成することであ
る。
置の製造方法において、複数本のポリシリコン抵抗膜の
上方にプラズマ窒化膜を有する場合に、それらのポリシ
リコン抵抗膜の抵抗比の変動を防止するための金属被覆
層を製造プロセスを複雑化させずに形成することであ
る。
【００１１】
【課題を解決するための手段】請求項１における半導体
装置は、対になった第１および第２の抵抗の抵抗比を調
節することによって出力を制御するリニア回路を備えた
半導体装置であって、第１の抵抗となる多結晶シリコン
からなる第１抵抗層と、第２の抵抗となる多結晶シリコ
ンからなる第２抵抗層と、第１抵抗層上に所定の重なり
面積率で重なるように形成された第１金属層と、第２抵
抗層上に上記した所定の重なり面積率とほぼ同じ重なり
面積率で重なるように形成された第２金属層と、第１金
属層および第２金属層を覆うように形成された水素成分
を含む窒化膜とを備えている。
装置は、対になった第１および第２の抵抗の抵抗比を調
節することによって出力を制御するリニア回路を備えた
半導体装置であって、第１の抵抗となる多結晶シリコン
からなる第１抵抗層と、第２の抵抗となる多結晶シリコ
ンからなる第２抵抗層と、第１抵抗層上に所定の重なり
面積率で重なるように形成された第１金属層と、第２抵
抗層上に上記した所定の重なり面積率とほぼ同じ重なり
面積率で重なるように形成された第２金属層と、第１金
属層および第２金属層を覆うように形成された水素成分
を含む窒化膜とを備えている。
【００１２】請求項２における半導体装置は、第１の絶
縁膜上に形成された不純物を含む多結晶シリコンからな
る第１の抵抗層と、第１の抵抗層と所定の間隔を隔てて
形成され第１の抵抗層との抵抗比が所定の値に設定され
た不純物を含む多結晶シリコンからなる第２の抵抗層
と、第１および第２の抵抗層上に形成された第２の絶縁
膜と、第２の絶縁膜上に第１の抵抗層と部分的に重なる
とともに第１の抵抗層とは電気的に接続されないように
形成された第１の金属層と、第２の絶縁膜上に第２の抵
抗層と部分的に重なるとともに第２の抵抗層とは電気的
に接続されないように形成された第２の金属層と、第１
の金属層および第２の金属層上に形成された水素成分を
含む窒化膜とを備えている。そして、第１の金属層と第
１の抵抗層との重なり面積率と、第２の金属層と第２の
抵抗層との重なり面積率とがほぼ等しい。
縁膜上に形成された不純物を含む多結晶シリコンからな
る第１の抵抗層と、第１の抵抗層と所定の間隔を隔てて
形成され第１の抵抗層との抵抗比が所定の値に設定され
た不純物を含む多結晶シリコンからなる第２の抵抗層
と、第１および第２の抵抗層上に形成された第２の絶縁
膜と、第２の絶縁膜上に第１の抵抗層と部分的に重なる
とともに第１の抵抗層とは電気的に接続されないように
形成された第１の金属層と、第２の絶縁膜上に第２の抵
抗層と部分的に重なるとともに第２の抵抗層とは電気的
に接続されないように形成された第２の金属層と、第１
の金属層および第２の金属層上に形成された水素成分を
含む窒化膜とを備えている。そして、第１の金属層と第
１の抵抗層との重なり面積率と、第２の金属層と第２の
抵抗層との重なり面積率とがほぼ等しい。
【００１３】請求項３における半導体装置は、第１の絶
縁膜上に形成された不純物を含む多結晶シリコンからな
る第１の抵抗層と、第１の抵抗層と所定の間隔を隔てて
形成され第１の抵抗層との抵抗比が所定の値に設定され
た不純物を含む多結晶シリコンからなる第２の抵抗層
と、第１の抵抗層、第２の抵抗層および第１の絶縁膜上
に接触して形成された第２の絶縁膜と、その第２の絶縁
膜上に形成された水素イオンの供給を妨げる金属配線層
と、第２の絶縁膜および金属配線層上に接触して形成さ
れた水素成分を含む窒化膜とを備えた半導体装置におい
て、上記金属配線層が第１の抵抗層および第２の抵抗層
に重ならない位置に形成されている。
縁膜上に形成された不純物を含む多結晶シリコンからな
る第１の抵抗層と、第１の抵抗層と所定の間隔を隔てて
形成され第１の抵抗層との抵抗比が所定の値に設定され
た不純物を含む多結晶シリコンからなる第２の抵抗層
と、第１の抵抗層、第２の抵抗層および第１の絶縁膜上
に接触して形成された第２の絶縁膜と、その第２の絶縁
膜上に形成された水素イオンの供給を妨げる金属配線層
と、第２の絶縁膜および金属配線層上に接触して形成さ
れた水素成分を含む窒化膜とを備えた半導体装置におい
て、上記金属配線層が第１の抵抗層および第２の抵抗層
に重ならない位置に形成されている。
【００１４】請求項４における半導体装置の製造方法
は、第１の絶縁膜上に所定の間隔を隔ててそれらの抵抗
比が所定の値に設定され不純物を含む多結晶シリコンか
らなる第１の抵抗層および第２の抵抗層を形成する工程
と、第１の抵抗層および第２の抵抗層上に所定領域に開
口部を有する第２の絶縁膜を形成する工程と、開口部内
で第１および第２の抵抗層に電気的に接続するとともに
第２の絶縁膜上に沿って延びる金属層を形成する工程
と、金属層をパターニングすることによって第１の抵抗
層に電気的に接続される第１の金属配線層と第２の抵抗
層に電気的に接続される第２の金属配線層と第１の抵抗
層を所定の重なり面積率で部分的に覆うとともに第１お
よび第２の抵抗層には電気的に接続されない第１の金属
被覆層と第２の抵抗層を上記した所定の重なり面積率と
ほぼ同じ重なり面積率で部分的に覆うとともに第１およ
び第２の抵抗層には電気的に接続されない第２の金属被
覆層とを形成する工程と、第１の金属配線層、第２の金
属配線層、第１の金属被覆層および第２の金属被覆層上
にプラズマ窒化膜を形成する工程とを備えている。
は、第１の絶縁膜上に所定の間隔を隔ててそれらの抵抗
比が所定の値に設定され不純物を含む多結晶シリコンか
らなる第１の抵抗層および第２の抵抗層を形成する工程
と、第１の抵抗層および第２の抵抗層上に所定領域に開
口部を有する第２の絶縁膜を形成する工程と、開口部内
で第１および第２の抵抗層に電気的に接続するとともに
第２の絶縁膜上に沿って延びる金属層を形成する工程
と、金属層をパターニングすることによって第１の抵抗
層に電気的に接続される第１の金属配線層と第２の抵抗
層に電気的に接続される第２の金属配線層と第１の抵抗
層を所定の重なり面積率で部分的に覆うとともに第１お
よび第２の抵抗層には電気的に接続されない第１の金属
被覆層と第２の抵抗層を上記した所定の重なり面積率と
ほぼ同じ重なり面積率で部分的に覆うとともに第１およ
び第２の抵抗層には電気的に接続されない第２の金属被
覆層とを形成する工程と、第１の金属配線層、第２の金
属配線層、第１の金属被覆層および第２の金属被覆層上
にプラズマ窒化膜を形成する工程とを備えている。
【００１５】請求項５における半導体装置の抵抗比を制
御する方法は、第１抵抗層と第１金属層との第１の重な
り面積率と、第２抵抗層と第２金属層との第２の重なり
面積率とを所定の値になるように選択して窒化膜から第
１抵抗層および第２抵抗層中に浸入する水素成分の量を
調節することによって第１抵抗層と第２抵抗層との抵抗
比を制御することを特徴とする。
御する方法は、第１抵抗層と第１金属層との第１の重な
り面積率と、第２抵抗層と第２金属層との第２の重なり
面積率とを所定の値になるように選択して窒化膜から第
１抵抗層および第２抵抗層中に浸入する水素成分の量を
調節することによって第１抵抗層と第２抵抗層との抵抗
比を制御することを特徴とする。
【００１６】
【作用】請求項１に係る半導体装置では、第１抵抗層と
第１金属層との重なり面積率と、第２抵抗層と第２金属
層との重なり面積率とがほぼ等しいので、第１抵抗層お
よび第２抵抗層に水素成分を含む窒化膜から水素イオン
が供給された場合に、第１抵抗層の抵抗の変化率と第２
抵抗層の抵抗の変化率とがほぼ等しくなる。これによ
り、第１抵抗層と第２抵抗層との抵抗比の変動を有効に
防止することができる。この結果、第１抵抗層と第２抵
抗層の抵抗比を制御することによって出力を制御するリ
ニア回路において出力値の変動を有効に防止することが
できる。
第１金属層との重なり面積率と、第２抵抗層と第２金属
層との重なり面積率とがほぼ等しいので、第１抵抗層お
よび第２抵抗層に水素成分を含む窒化膜から水素イオン
が供給された場合に、第１抵抗層の抵抗の変化率と第２
抵抗層の抵抗の変化率とがほぼ等しくなる。これによ
り、第１抵抗層と第２抵抗層との抵抗比の変動を有効に
防止することができる。この結果、第１抵抗層と第２抵
抗層の抵抗比を制御することによって出力を制御するリ
ニア回路において出力値の変動を有効に防止することが
できる。
【００１７】請求項２に係る半導体装置では、第１の抵
抗層には電気的に接続されない第１の金属層と第１の抵
抗層との重なり面積率と、第２の抵抗層には電気的に接
続されない第２の金属層と第２の抵抗層との重なり面積
率とがほぼ等しいので、その第１および第２の抵抗層に
は接続されない第１および第２の金属層の存在により、
第１の抵抗層および第２の抵抗層に水素成分を含む窒化
膜から水素イオンが供給された場合に、第１の抵抗層の
抵抗の変化率と第２の抵抗層の抵抗の変化率とがほぼ等
しくなる。これにより、第１の抵抗層と第２の抵抗層と
の抵抗比の変動を有効に防止することができる。
抗層には電気的に接続されない第１の金属層と第１の抵
抗層との重なり面積率と、第２の抵抗層には電気的に接
続されない第２の金属層と第２の抵抗層との重なり面積
率とがほぼ等しいので、その第１および第２の抵抗層に
は接続されない第１および第２の金属層の存在により、
第１の抵抗層および第２の抵抗層に水素成分を含む窒化
膜から水素イオンが供給された場合に、第１の抵抗層の
抵抗の変化率と第２の抵抗層の抵抗の変化率とがほぼ等
しくなる。これにより、第１の抵抗層と第２の抵抗層と
の抵抗比の変動を有効に防止することができる。
【００１８】請求項３に係る半導体装置では、水素成分
を含む窒化膜と第１の抵抗層または第２の抵抗層との間
に窒化膜からの水素イオンの供給を妨げる金属配線層が
存在しないので、第１の抵抗層と第２の抵抗層に供給さ
れる水素イオンの供給割合が等しくなる。これにより、
第１の抵抗層と第２の抵抗層との抵抗値の変化率が等し
くなり、第１の抵抗層と第２の抵抗層との抵抗比の変動
が有効に防止される。
を含む窒化膜と第１の抵抗層または第２の抵抗層との間
に窒化膜からの水素イオンの供給を妨げる金属配線層が
存在しないので、第１の抵抗層と第２の抵抗層に供給さ
れる水素イオンの供給割合が等しくなる。これにより、
第１の抵抗層と第２の抵抗層との抵抗値の変化率が等し
くなり、第１の抵抗層と第２の抵抗層との抵抗比の変動
が有効に防止される。
【００１９】請求項４に係る半導体装置の製造方法で
は、第１の抵抗層および第２の抵抗層上に所定領域に開
口部を有する第２の絶縁膜が形成され、開口部内で第１
および第２の抵抗層に電気的に接続するとともに第２の
絶縁層上に沿って延びる金属層が形成され、その金属層
をパターニングすることによって、第１の抵抗層に電気
的に接続される第１の金属配線層と、第２の抵抗層に電
気的に接続される第２の金属配線層と、第１の抵抗層を
所定の重なり面積率で部分的に覆うとともに第１および
第２の抵抗層には電気的に接続されない第１の金属被覆
層と、第２抵抗層を上記所定の重なり面積率とほぼ同じ
重なり面積率で部分的に覆うとともに第１および第２の
抵抗層には電気的に接続されない第２の金属被覆層とが
形成されるので、第１の金属被覆層および第２の金属被
覆層が、第１の金属配線層と第２の金属配線層の形成時
に同時に形成され、製造工程が複雑化することもない。
は、第１の抵抗層および第２の抵抗層上に所定領域に開
口部を有する第２の絶縁膜が形成され、開口部内で第１
および第２の抵抗層に電気的に接続するとともに第２の
絶縁層上に沿って延びる金属層が形成され、その金属層
をパターニングすることによって、第１の抵抗層に電気
的に接続される第１の金属配線層と、第２の抵抗層に電
気的に接続される第２の金属配線層と、第１の抵抗層を
所定の重なり面積率で部分的に覆うとともに第１および
第２の抵抗層には電気的に接続されない第１の金属被覆
層と、第２抵抗層を上記所定の重なり面積率とほぼ同じ
重なり面積率で部分的に覆うとともに第１および第２の
抵抗層には電気的に接続されない第２の金属被覆層とが
形成されるので、第１の金属被覆層および第２の金属被
覆層が、第１の金属配線層と第２の金属配線層の形成時
に同時に形成され、製造工程が複雑化することもない。
【００２０】請求項５に係る半導体装置における抵抗比
を制御する方法では、第１抵抗層と第１金属層との第１
の重なり面積率と第２抵抗層と第２金属層との第２の重
なり面積率とを所定の値になるように選択して窒化膜か
ら第１および第２の抵抗層中に浸入する水素成分の量を
調節することによって第１および第２抵抗層の抵抗比が
制御されるので、容易に所望の回路特性を得ることがで
きる。
を制御する方法では、第１抵抗層と第１金属層との第１
の重なり面積率と第２抵抗層と第２金属層との第２の重
なり面積率とを所定の値になるように選択して窒化膜か
ら第１および第２の抵抗層中に浸入する水素成分の量を
調節することによって第１および第２抵抗層の抵抗比が
制御されるので、容易に所望の回路特性を得ることがで
きる。
【００２１】
【実施例】まず、ポリシリコン抵抗膜に供給される水素
イオンの量によってポリシリコン抵抗膜の抵抗値がどの
ように変化するについて以下のような実験を行なった。
すなわち、ポリシリコン抵抗膜を覆う金属層のポリシリ
コン抵抗膜に対する被覆面積を４段階に変化させて、ポ
リシリコン抵抗膜の抵抗値の変化率を測定した。図１〜
図８は、上記実験に用いたポリシリコン抵抗膜を有する
半導体装置の断面図および平面図であり、図９はその実
験結果を示した相関図である。すなわち、本実験では、
ポリシリコン抵抗膜１０３を覆うアルミの被覆面積率
を、０％（図１および図２参照）、２３％（図３および
図４参照）、４５％（図５および図６参照）、および７
８％（図７および図８参照）の４段階に変化させた状態
で、ポリシリコン抵抗膜１０３の抵抗値の変化率を測定
した。そしてその測定結果を図９に示している。
イオンの量によってポリシリコン抵抗膜の抵抗値がどの
ように変化するについて以下のような実験を行なった。
すなわち、ポリシリコン抵抗膜を覆う金属層のポリシリ
コン抵抗膜に対する被覆面積を４段階に変化させて、ポ
リシリコン抵抗膜の抵抗値の変化率を測定した。図１〜
図８は、上記実験に用いたポリシリコン抵抗膜を有する
半導体装置の断面図および平面図であり、図９はその実
験結果を示した相関図である。すなわち、本実験では、
ポリシリコン抵抗膜１０３を覆うアルミの被覆面積率
を、０％（図１および図２参照）、２３％（図３および
図４参照）、４５％（図５および図６参照）、および７
８％（図７および図８参照）の４段階に変化させた状態
で、ポリシリコン抵抗膜１０３の抵抗値の変化率を測定
した。そしてその測定結果を図９に示している。
【００２２】まず、図１および図２は、アルミ被覆面積
率が０％の状態を示している。図１および図２を参照し
て、この実験に用いた構造（実験サンプルＡＬ０）は、
ＳｉＯ2 からなる絶縁酸化膜１０２と、絶縁酸化膜１０
２上の所定領域に形成されたポリシリコン抵抗膜１０３
と、ポリシリコン抵抗膜を覆うように形成され、所定領
域にコンタクトホールを有するＣＶＤ−ＳｉＯ2 からな
る絶縁酸化膜１０４と、絶縁酸化膜１０４の２つのコン
タクトホール内でポリシリコン抵抗膜１０３にそれぞれ
電気的に接続されたアルミ配線層１０７と、アルミ配線
層１０７および絶縁酸化膜１０４を覆うように形成され
たプラズマ窒化膜１０６とを備えている。ここで、アル
ミ被覆面積率とは、アルミ配線層１０７以外でポリシリ
コン抵抗膜１０３を覆うアルミ被覆層のポリシリコン抵
抗膜１０３に対する被覆面積率を意味する。したがっ
て、この図１および図２に示した実験サンプルＡＬ０で
は、ポリシリコン抵抗膜１０３を覆うアルミ被覆層が存
在しないので、アルミ被覆面積率は０％となる。
率が０％の状態を示している。図１および図２を参照し
て、この実験に用いた構造（実験サンプルＡＬ０）は、
ＳｉＯ2 からなる絶縁酸化膜１０２と、絶縁酸化膜１０
２上の所定領域に形成されたポリシリコン抵抗膜１０３
と、ポリシリコン抵抗膜を覆うように形成され、所定領
域にコンタクトホールを有するＣＶＤ−ＳｉＯ2 からな
る絶縁酸化膜１０４と、絶縁酸化膜１０４の２つのコン
タクトホール内でポリシリコン抵抗膜１０３にそれぞれ
電気的に接続されたアルミ配線層１０７と、アルミ配線
層１０７および絶縁酸化膜１０４を覆うように形成され
たプラズマ窒化膜１０６とを備えている。ここで、アル
ミ被覆面積率とは、アルミ配線層１０７以外でポリシリ
コン抵抗膜１０３を覆うアルミ被覆層のポリシリコン抵
抗膜１０３に対する被覆面積率を意味する。したがっ
て、この図１および図２に示した実験サンプルＡＬ０で
は、ポリシリコン抵抗膜１０３を覆うアルミ被覆層が存
在しないので、アルミ被覆面積率は０％となる。
【００２３】次に、図３および図４に示した実験サンプ
ルＡＬ１では、ポリシリコン抵抗膜１０３を覆うように
アルミ被覆層１０５ａが形成されている。このアルミ被
覆層１０５ａのポリシリコン抵抗膜１０３に対する被覆
面積率は、２３％である。
ルＡＬ１では、ポリシリコン抵抗膜１０３を覆うように
アルミ被覆層１０５ａが形成されている。このアルミ被
覆層１０５ａのポリシリコン抵抗膜１０３に対する被覆
面積率は、２３％である。
【００２４】次に、図５および図６に示した実験サンプ
ルＡＬ２では、ポリシリコン抵抗膜１０３を被覆するよ
うにアルミ被覆層１０５ａおよび１０５ｂが形成されて
いる。このアルミ被覆層１０５ａおよび１０５ｂによる
アルミ被覆面積率は４５％である。
ルＡＬ２では、ポリシリコン抵抗膜１０３を被覆するよ
うにアルミ被覆層１０５ａおよび１０５ｂが形成されて
いる。このアルミ被覆層１０５ａおよび１０５ｂによる
アルミ被覆面積率は４５％である。
【００２５】次に、図７および図８に示す実験サンプル
ＡＬ３では、アルミ被覆層１０５ａが一方のアルミ配線
層と一体的に形成されている。そして、このアルミ被覆
層１０５ｃによるアルミ被覆面積率は７８％である。
ＡＬ３では、アルミ被覆層１０５ａが一方のアルミ配線
層と一体的に形成されている。そして、このアルミ被覆
層１０５ｃによるアルミ被覆面積率は７８％である。
【００２６】上記した４つの実験サンプルＡＬ０（図１
および図２参照）、ＡＬ１（図３および図４参照）、Ａ
Ｌ３（図５および図６参照）、および、ＡＬ３（図７お
よび図８参照）におけるポリシリコン抵抗膜１０３の抵
抗増加率を測定したところ、図９に示すような結果が得
られた。図９を参照して、アルミ被覆面積率が多いほど
抵抗値が増加しているのがわかる。すなわち、プラズマ
窒化膜１０６からポリシリコン抵抗膜１０３に供給され
る水素イオンの量が少ないほど、抵抗値が増加すること
がわかる。また、アルミ被覆面積率を調整することによ
って、抵抗値を制御することができることも明らかにな
った。このような実験結果を前提として、以下、本発明
の実施例を図面に基づいて説明する。
および図２参照）、ＡＬ１（図３および図４参照）、Ａ
Ｌ３（図５および図６参照）、および、ＡＬ３（図７お
よび図８参照）におけるポリシリコン抵抗膜１０３の抵
抗増加率を測定したところ、図９に示すような結果が得
られた。図９を参照して、アルミ被覆面積率が多いほど
抵抗値が増加しているのがわかる。すなわち、プラズマ
窒化膜１０６からポリシリコン抵抗膜１０３に供給され
る水素イオンの量が少ないほど、抵抗値が増加すること
がわかる。また、アルミ被覆面積率を調整することによ
って、抵抗値を制御することができることも明らかにな
った。このような実験結果を前提として、以下、本発明
の実施例を図面に基づいて説明する。
【００２７】図１０は、本発明の一実施例によるポリシ
リコン抵抗膜を有する半導体装置の平面図である。図１
１は図１０に示した半導体装置のＸ−Ｘにおける断面構
造図であり、図１２は図１０に示した半導体装置のＹ−
Ｙにおける断面構造図である。図１０〜図１２を参照し
て、この第１実施例の半導体装置は、シリコン基板１
と、シリコン基板１の主表面上に形成された絶縁酸化膜
２と、絶縁酸化膜２上に所定の間隔を隔てて延びるよう
に形成されたポリシリコン抵抗膜３ａおよび３ｂと、ポ
リシリコン抵抗膜３ａ、３ｂおよび絶縁酸化膜２上に形
成された絶縁酸化膜４と、絶縁酸化膜４上にポリシリコ
ン抵抗膜３ａを所定の面積率で覆うように形成された金
属配線層５ａと、絶縁酸化膜４上にポリシリコン抵抗膜
３ｂを金属配線層５ａがポリシリコン抵抗膜３ａを覆う
面積率と同じ面積率で覆うように形成された金属配線層
５ｂと、ポリシリコン抵抗膜３ｂにコンタクトホール４
ｂを介して電気的に接続された金属配線層７ｂと、同様
にコンタクトホール４ａを介してポリシリコン抵抗膜３
ａに電気的に接続された金属配線層７ａと、金属配線層
５ａ，５ｂ，７ａおよび７ｂを覆うように形成されたプ
ラズマ窒化膜６とを備えている。
リコン抵抗膜を有する半導体装置の平面図である。図１
１は図１０に示した半導体装置のＸ−Ｘにおける断面構
造図であり、図１２は図１０に示した半導体装置のＹ−
Ｙにおける断面構造図である。図１０〜図１２を参照し
て、この第１実施例の半導体装置は、シリコン基板１
と、シリコン基板１の主表面上に形成された絶縁酸化膜
２と、絶縁酸化膜２上に所定の間隔を隔てて延びるよう
に形成されたポリシリコン抵抗膜３ａおよび３ｂと、ポ
リシリコン抵抗膜３ａ、３ｂおよび絶縁酸化膜２上に形
成された絶縁酸化膜４と、絶縁酸化膜４上にポリシリコ
ン抵抗膜３ａを所定の面積率で覆うように形成された金
属配線層５ａと、絶縁酸化膜４上にポリシリコン抵抗膜
３ｂを金属配線層５ａがポリシリコン抵抗膜３ａを覆う
面積率と同じ面積率で覆うように形成された金属配線層
５ｂと、ポリシリコン抵抗膜３ｂにコンタクトホール４
ｂを介して電気的に接続された金属配線層７ｂと、同様
にコンタクトホール４ａを介してポリシリコン抵抗膜３
ａに電気的に接続された金属配線層７ａと、金属配線層
５ａ，５ｂ，７ａおよび７ｂを覆うように形成されたプ
ラズマ窒化膜６とを備えている。
【００２８】このように、この第１実施例の半導体装置
では、ポリシリコン抵抗膜３ａおよび３ｂをそれぞれ覆
うように金属配線層５ａおよび５ｂを設けるとともに、
ポリシリコン抵抗膜３ａと金属配線層５ａとの重なり面
積率と、ポリシリコン抵抗膜３ｂと金属配線層５ｂとの
重なり面積率とを等しくするように構成する。このよう
に構成することによって、プラズマ窒化膜６からポリシ
リコン抵抗膜３ａおよび３ｂにそれぞれ供給される水素
イオンの供給割合が等しくなる。この結果、ポリシリコ
ン抵抗膜３ａの抵抗値の変化率とポリシリコン抵抗膜３
ｂの抵抗値の変化率とが等しくなるので、ポリシリコン
抵抗膜３ａとポリシリコン抵抗膜３ｂとの抵抗比の変動
を有効に防止することができる。この結果、ＬＳＩリニ
ア回路において複数本のポリシリコン抵抗を用い、その
ポリシリコン抵抗の上方にプラズマ窒化膜が形成された
場合にも、ポリシリコン抵抗膜３ａおよび３ｂの抵抗比
の変動を有効に防止することができ、設計どおりの回路
特性を得ることができる。なお、金属配線層５ａおよび
５ｂとしては、Ａｌ、ＡｌＳｉおよびＡｌＳｉＣｕなど
の単層膜を用いてもよいし、これらとＴｉＮまたはＴｉ
Ｗとを組合わせた多層膜を用いてもよい。
では、ポリシリコン抵抗膜３ａおよび３ｂをそれぞれ覆
うように金属配線層５ａおよび５ｂを設けるとともに、
ポリシリコン抵抗膜３ａと金属配線層５ａとの重なり面
積率と、ポリシリコン抵抗膜３ｂと金属配線層５ｂとの
重なり面積率とを等しくするように構成する。このよう
に構成することによって、プラズマ窒化膜６からポリシ
リコン抵抗膜３ａおよび３ｂにそれぞれ供給される水素
イオンの供給割合が等しくなる。この結果、ポリシリコ
ン抵抗膜３ａの抵抗値の変化率とポリシリコン抵抗膜３
ｂの抵抗値の変化率とが等しくなるので、ポリシリコン
抵抗膜３ａとポリシリコン抵抗膜３ｂとの抵抗比の変動
を有効に防止することができる。この結果、ＬＳＩリニ
ア回路において複数本のポリシリコン抵抗を用い、その
ポリシリコン抵抗の上方にプラズマ窒化膜が形成された
場合にも、ポリシリコン抵抗膜３ａおよび３ｂの抵抗比
の変動を有効に防止することができ、設計どおりの回路
特性を得ることができる。なお、金属配線層５ａおよび
５ｂとしては、Ａｌ、ＡｌＳｉおよびＡｌＳｉＣｕなど
の単層膜を用いてもよいし、これらとＴｉＮまたはＴｉ
Ｗとを組合わせた多層膜を用いてもよい。
【００２９】製造方法としては、まずシリコン基板１上
に絶縁酸化膜２を形成する。そして、絶縁酸化膜２上に
所定の間隔を隔てて所定の方向に延びるようにポリシリ
コン抵抗膜３ａおよび３ｂをそれぞれ形成する。ポリシ
リコン抵抗膜３ａおよび３ｂならびに絶縁酸化膜２上に
絶縁酸化膜４を形成する。ポリシリコン抵抗膜３ａおよ
び３ｂ上に位置する絶縁酸化膜４の所定領域にコンタク
トホール４ａおよび４ｂを形成する。絶縁酸化膜４上の
全面およびコンタクトホール４ａ、４ｂ内に金属層（図
示せず）を形成した後パターニングすることによって、
金属配線層５ａおよび５ｂと金属配線層７ａおよび７ｂ
とを形成する。最後に全面を覆うように保護膜としての
プラズマ窒化膜６を形成する。
に絶縁酸化膜２を形成する。そして、絶縁酸化膜２上に
所定の間隔を隔てて所定の方向に延びるようにポリシリ
コン抵抗膜３ａおよび３ｂをそれぞれ形成する。ポリシ
リコン抵抗膜３ａおよび３ｂならびに絶縁酸化膜２上に
絶縁酸化膜４を形成する。ポリシリコン抵抗膜３ａおよ
び３ｂ上に位置する絶縁酸化膜４の所定領域にコンタク
トホール４ａおよび４ｂを形成する。絶縁酸化膜４上の
全面およびコンタクトホール４ａ、４ｂ内に金属層（図
示せず）を形成した後パターニングすることによって、
金属配線層５ａおよび５ｂと金属配線層７ａおよび７ｂ
とを形成する。最後に全面を覆うように保護膜としての
プラズマ窒化膜６を形成する。
【００３０】このように、この第１実施例の半導体装置
の製造方法では、ポリシリコン抵抗膜３ａおよび３ｂの
それぞれの金属配線層７ａおよび７ｂの形成時に同時に
回路の金属配線層５ａおよび５ｂが形成されるので、製
造プロセスを複雑化させることなく容易に同一の重なり
面積率で覆う金属配線層５ａおよび５ｂを形成すること
ができる。
の製造方法では、ポリシリコン抵抗膜３ａおよび３ｂの
それぞれの金属配線層７ａおよび７ｂの形成時に同時に
回路の金属配線層５ａおよび５ｂが形成されるので、製
造プロセスを複雑化させることなく容易に同一の重なり
面積率で覆う金属配線層５ａおよび５ｂを形成すること
ができる。
【００３１】図１３は、本発明の第２実施例によるポリ
シリコン抵抗膜を有する半導体装置の平面図である。図
１４は、図１３に示した半導体装置のＸ−Ｘにおける断
面構造図である。図１３および図１４を参照して、この
第２実施例の半導体装置は、シリコン基板１と、シリコ
ン基板１の主表面上に形成された絶縁酸化膜２と、絶縁
酸化膜２上に所定の間隔を隔てて所定の方向に延びるよ
うに形成されたポリシリコン抵抗膜３ａおよび３ｂと、
ポリシリコン抵抗膜３ａおよび３ｂならびに絶縁酸化膜
２を覆うように形成された絶縁酸化膜４と、絶縁酸化膜
４上にポリシリコン抵抗膜３ａを所定の重なり面積で覆
うように形成された回路の金属配線層５ａと、絶縁酸化
膜４上にポリシリコン抵抗膜３ｂを、金属配線層５ａが
ポリシリコン抵抗膜３ａを覆うのと同一の重なり面積率
で覆うように形成されたダミー金属配線層１５ｂと、ポ
リシリコン抵抗膜３ａにコンタクトホール４ａを介して
電気的に接続された金属配線層７ａと、ポリシリコン抵
抗膜３ｂにコンタクトホール４ｂを介して電気的に接続
された金属配線層７ｂと、金属配線層５ａ、ダミー金属
配線層１５ｂ、金属配線層７ａおよび７ｂを覆うように
形成されたプラズマ窒化膜６とを備えている。
シリコン抵抗膜を有する半導体装置の平面図である。図
１４は、図１３に示した半導体装置のＸ−Ｘにおける断
面構造図である。図１３および図１４を参照して、この
第２実施例の半導体装置は、シリコン基板１と、シリコ
ン基板１の主表面上に形成された絶縁酸化膜２と、絶縁
酸化膜２上に所定の間隔を隔てて所定の方向に延びるよ
うに形成されたポリシリコン抵抗膜３ａおよび３ｂと、
ポリシリコン抵抗膜３ａおよび３ｂならびに絶縁酸化膜
２を覆うように形成された絶縁酸化膜４と、絶縁酸化膜
４上にポリシリコン抵抗膜３ａを所定の重なり面積で覆
うように形成された回路の金属配線層５ａと、絶縁酸化
膜４上にポリシリコン抵抗膜３ｂを、金属配線層５ａが
ポリシリコン抵抗膜３ａを覆うのと同一の重なり面積率
で覆うように形成されたダミー金属配線層１５ｂと、ポ
リシリコン抵抗膜３ａにコンタクトホール４ａを介して
電気的に接続された金属配線層７ａと、ポリシリコン抵
抗膜３ｂにコンタクトホール４ｂを介して電気的に接続
された金属配線層７ｂと、金属配線層５ａ、ダミー金属
配線層１５ｂ、金属配線層７ａおよび７ｂを覆うように
形成されたプラズマ窒化膜６とを備えている。
【００３２】このように、この第２実施例では、金属配
線層５ａがポリシリコン抵抗膜３ａの上方に形成されて
いる場合に、金属配線層５ａがポリシリコン抵抗膜３ａ
が覆うのと同一の重なり面積率でポリシリコン抵抗膜３
ｂを覆うダミー金属配線層１５ｂを設けるように構成す
る。このように構成することによって、第１実施例と同
様の効果を得ることができる。すなわち、プラズマ窒化
膜６からポリシリコン抵抗膜３ａおよび３ｂにそれぞれ
供給される水素イオンの供給割合が等しくなり、この結
果ポリシリコン抵抗膜３ａの抵抗値の変化率とポリシリ
コン抵抗膜３ｂの抵抗値の変化率とが等しくなる。これ
により、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜
３ｂとの抵抗比の変動を有効に防止することができる。
したがって、設計値どおりの回路特性を得ることができ
る。
線層５ａがポリシリコン抵抗膜３ａの上方に形成されて
いる場合に、金属配線層５ａがポリシリコン抵抗膜３ａ
が覆うのと同一の重なり面積率でポリシリコン抵抗膜３
ｂを覆うダミー金属配線層１５ｂを設けるように構成す
る。このように構成することによって、第１実施例と同
様の効果を得ることができる。すなわち、プラズマ窒化
膜６からポリシリコン抵抗膜３ａおよび３ｂにそれぞれ
供給される水素イオンの供給割合が等しくなり、この結
果ポリシリコン抵抗膜３ａの抵抗値の変化率とポリシリ
コン抵抗膜３ｂの抵抗値の変化率とが等しくなる。これ
により、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜
３ｂとの抵抗比の変動を有効に防止することができる。
したがって、設計値どおりの回路特性を得ることができ
る。
【００３３】なお、ダミー金属配線層１５ｂは、金属配
線層５ａ、金属配線層７ａおよび７ｂと同一工程で形成
できるので、製造工程を複雑化することもない。
線層５ａ、金属配線層７ａおよび７ｂと同一工程で形成
できるので、製造工程を複雑化することもない。
【００３４】図１５は、本発明の第３実施例によるポリ
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図１５を参照して、この第３実施例は、ポリシリコ
ン抵抗膜３ａおよび３ｂの両方を１本の配線層２５が横
切っている場合の本発明の適用例である。すなわち、ポ
リシリコン抵抗膜３ａおよび３ｂを１本の配線層２５が
横切っている場合には、金属配線層２５の長い方のポリ
シリコン抵抗膜３ａ上に位置する領域２５ａの線幅を他
の部分に比べて大きくする。これにより、ポリシリコン
抵抗膜３ａおよび３ｂのそれぞれに対する金属配線層２
５の被覆面積率が等しくなる。この結果、この第３実施
例においても、上記した第１実施例および第２実施例と
同様の効果を得ることができる。すなわち、プラズマ窒
化膜（図示せず）からポリシリコン抵抗膜３ａおよび３
ｂにそれぞれ供給される水素イオンの供給割合が等しく
なり、この結果ポリシリコン抵抗膜３ａの抵抗値の変化
率とポンプ抵抗膜３ｂの抵抗値の変化率とが等しくな
る。これにより、ポリシリコン抵抗膜３ａとポリシリコ
ン抵抗膜３ｂとの抵抗比の変動を有効に防止することが
できる。したがって、設計値どおりの回路特性を得るこ
とができる。なお、金属配線層２５を図１５に示したよ
うなパターン形状に形成するのは、従来のパターニング
技術を用いて容易に行なえるので、製造プロセスを複雑
化させることもない。
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図１５を参照して、この第３実施例は、ポリシリコ
ン抵抗膜３ａおよび３ｂの両方を１本の配線層２５が横
切っている場合の本発明の適用例である。すなわち、ポ
リシリコン抵抗膜３ａおよび３ｂを１本の配線層２５が
横切っている場合には、金属配線層２５の長い方のポリ
シリコン抵抗膜３ａ上に位置する領域２５ａの線幅を他
の部分に比べて大きくする。これにより、ポリシリコン
抵抗膜３ａおよび３ｂのそれぞれに対する金属配線層２
５の被覆面積率が等しくなる。この結果、この第３実施
例においても、上記した第１実施例および第２実施例と
同様の効果を得ることができる。すなわち、プラズマ窒
化膜（図示せず）からポリシリコン抵抗膜３ａおよび３
ｂにそれぞれ供給される水素イオンの供給割合が等しく
なり、この結果ポリシリコン抵抗膜３ａの抵抗値の変化
率とポンプ抵抗膜３ｂの抵抗値の変化率とが等しくな
る。これにより、ポリシリコン抵抗膜３ａとポリシリコ
ン抵抗膜３ｂとの抵抗比の変動を有効に防止することが
できる。したがって、設計値どおりの回路特性を得るこ
とができる。なお、金属配線層２５を図１５に示したよ
うなパターン形状に形成するのは、従来のパターニング
技術を用いて容易に行なえるので、製造プロセスを複雑
化させることもない。
【００３５】図１６は、本発明の第４実施例によるポリ
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図１６を参照して、この第４実施例は、上記した第
３実施例と同様に、ポリシリコン抵抗膜３ａおよび３ｂ
上に１本の金属配線層３５が重なるように形成されてい
る場合の本発明の適用例である。すなわち、この第４実
施例では、金属配線層３５の短い方のポリシリコン抵抗
膜３ｂ上に位置する領域３５ｂの線幅を他の部分に比べ
て小さくなるように形成する。これにより、ポリシリコ
ン抵抗膜３ａおよび３ｂのそれぞれに対する金属配線層
３５の被覆面積率を同じにすることができる。この結
果、上述した第１実施例〜第３実施例と同様の効果を得
ることができる。すなわち、プラズマ窒化膜（図示せ
ず）からポリシリコン抵抗膜３ａおよび３ｂにそれぞれ
供給される水素イオンの供給割合が等しくなり、この結
果ポリシリコン抵抗膜３ａの抵抗値の変化率とポリシリ
コン抵抗膜３ｂの抵抗値の変化率とが等しくなる。これ
により、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜
３ｂとの抵抗比の変動を有効に防止することができる。
この結果、設計値どおりの回路特性を得ることができ
る。
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図１６を参照して、この第４実施例は、上記した第
３実施例と同様に、ポリシリコン抵抗膜３ａおよび３ｂ
上に１本の金属配線層３５が重なるように形成されてい
る場合の本発明の適用例である。すなわち、この第４実
施例では、金属配線層３５の短い方のポリシリコン抵抗
膜３ｂ上に位置する領域３５ｂの線幅を他の部分に比べ
て小さくなるように形成する。これにより、ポリシリコ
ン抵抗膜３ａおよび３ｂのそれぞれに対する金属配線層
３５の被覆面積率を同じにすることができる。この結
果、上述した第１実施例〜第３実施例と同様の効果を得
ることができる。すなわち、プラズマ窒化膜（図示せ
ず）からポリシリコン抵抗膜３ａおよび３ｂにそれぞれ
供給される水素イオンの供給割合が等しくなり、この結
果ポリシリコン抵抗膜３ａの抵抗値の変化率とポリシリ
コン抵抗膜３ｂの抵抗値の変化率とが等しくなる。これ
により、ポリシリコン抵抗膜３ａとポリシリコン抵抗膜
３ｂとの抵抗比の変動を有効に防止することができる。
この結果、設計値どおりの回路特性を得ることができ
る。
【００３６】図１７は、本発明の第５実施例によるポリ
シリコン抵抗膜を有する半導体装置を示した平面図であ
り、図１８は図１７に示した半導体装置のＸ−Ｘにおけ
る断面図であり、図１９はＹ−Ｙにおける断面図であ
る。図１７〜図１９を参照して、この第５実施例の半導
体装置は、シリコン基板１と、シリコン基板１の主表面
上に形成された絶縁酸化膜２と、絶縁酸化膜２上に所定
の間隔を隔てて所定の方向に延びるように形成されたポ
リシリコン抵抗膜３ａおよび３ｂと、ポリシリコン抵抗
膜３ａおよび３ｂならびに絶縁酸化膜２上に接触して形
成された絶縁酸化膜４と、絶縁酸化膜４に設けられたコ
ンタクトホール４ｂを介してポリシリコン抵抗膜３ｂに
電気的に接続された金属配線層７ｂと、同様にコンタク
トホール４ａを介してポリシリコン抵抗膜３ａに電気的
に接続された金属配線層７ａと、絶縁酸化膜４上にポリ
シリコン抵抗膜３ａおよび３ｂに重ならないように配置
された金属配線層４５と、金属配線層７ａおよび７ｂな
らびに絶縁酸化膜４上に接触して形成された保護膜とし
てのプラズマ窒化膜６とを備えている。
シリコン抵抗膜を有する半導体装置を示した平面図であ
り、図１８は図１７に示した半導体装置のＸ−Ｘにおけ
る断面図であり、図１９はＹ−Ｙにおける断面図であ
る。図１７〜図１９を参照して、この第５実施例の半導
体装置は、シリコン基板１と、シリコン基板１の主表面
上に形成された絶縁酸化膜２と、絶縁酸化膜２上に所定
の間隔を隔てて所定の方向に延びるように形成されたポ
リシリコン抵抗膜３ａおよび３ｂと、ポリシリコン抵抗
膜３ａおよび３ｂならびに絶縁酸化膜２上に接触して形
成された絶縁酸化膜４と、絶縁酸化膜４に設けられたコ
ンタクトホール４ｂを介してポリシリコン抵抗膜３ｂに
電気的に接続された金属配線層７ｂと、同様にコンタク
トホール４ａを介してポリシリコン抵抗膜３ａに電気的
に接続された金属配線層７ａと、絶縁酸化膜４上にポリ
シリコン抵抗膜３ａおよび３ｂに重ならないように配置
された金属配線層４５と、金属配線層７ａおよび７ｂな
らびに絶縁酸化膜４上に接触して形成された保護膜とし
てのプラズマ窒化膜６とを備えている。
【００３７】このように、この第５実施例では、ポリシ
リコン抵抗膜３ａおよび３ｂ上には金属配線層７ａおよ
び７ｂ以外に金属配線層を配置しないように構成する。
このように構成することによって、プラズマ窒化膜６か
らポリシリコン抵抗膜３ａおよび３ｂにそれぞれ供給さ
れる水素イオンの供給割合が等しくなり、この結果ポリ
シリコン抵抗膜３ａおよび３ｂのそれぞれの抵抗値の変
化率が等しくなる。これにより、ポリシリコン抵抗膜３
ａおよび３ｂの抵抗比の変動を有効に防止することがで
きる。この結果、所望の回路特性を得ることができる。
リコン抵抗膜３ａおよび３ｂ上には金属配線層７ａおよ
び７ｂ以外に金属配線層を配置しないように構成する。
このように構成することによって、プラズマ窒化膜６か
らポリシリコン抵抗膜３ａおよび３ｂにそれぞれ供給さ
れる水素イオンの供給割合が等しくなり、この結果ポリ
シリコン抵抗膜３ａおよび３ｂのそれぞれの抵抗値の変
化率が等しくなる。これにより、ポリシリコン抵抗膜３
ａおよび３ｂの抵抗比の変動を有効に防止することがで
きる。この結果、所望の回路特性を得ることができる。
【００３８】図２０は、本発明の第６実施例によるポリ
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図２０を参照して、この第６実施例の半導体装置で
は、３つの同一のパターン形状を有するポリシリコン抵
抗膜５３ａ、５３ｂおよび５３ｃを所定の間隔を隔てて
配置する。そして、ポリシリコン抵抗膜５３ａ、５３ｂ
および５３ｃの上方にそれらをそれぞれ覆うように形成
する金属配線層５５ａ、５５ｂおよび５５ｃのパターン
形状を変化させる。すなわち、ポリシリコン抵抗膜５３
ａおよび金属配線層５５ａの重なり面積率と、ポリシリ
コン抵抗膜５３ｂおよび金属配線層５５ｂの重なり面積
率と、ポリシリコン抵抗膜５３ｃおよび金属配線層５５
ｃの重なり面積率とを変化させることによって、同一パ
ターン形状のポリシリコン抵抗膜５３ａ、５３ｂおよび
５３ｃに対して、プラズマ窒化膜（図示せず）から供給
される水素イオンの供給量を変化させる。これにより、
ポリシリコン抵抗膜５３ａ、５３ｂおよび５３ｃのそれ
ぞれの抵抗値を任意の値に設定することができる。図２
０の場合には、ポリシリコン抵抗膜５３ｃの抵抗値が最
も大きく、ポリシリコン抵抗膜５３ｂの抵抗値が中間で
あり、ポリシリコン抵抗膜５３ａの抵抗値が最も小さく
なる。したがって、所定の抵抗比を得たい場合には、所
定の被覆面積を選択すればよい。
シリコン抵抗膜を有する半導体装置を示した平面図であ
る。図２０を参照して、この第６実施例の半導体装置で
は、３つの同一のパターン形状を有するポリシリコン抵
抗膜５３ａ、５３ｂおよび５３ｃを所定の間隔を隔てて
配置する。そして、ポリシリコン抵抗膜５３ａ、５３ｂ
および５３ｃの上方にそれらをそれぞれ覆うように形成
する金属配線層５５ａ、５５ｂおよび５５ｃのパターン
形状を変化させる。すなわち、ポリシリコン抵抗膜５３
ａおよび金属配線層５５ａの重なり面積率と、ポリシリ
コン抵抗膜５３ｂおよび金属配線層５５ｂの重なり面積
率と、ポリシリコン抵抗膜５３ｃおよび金属配線層５５
ｃの重なり面積率とを変化させることによって、同一パ
ターン形状のポリシリコン抵抗膜５３ａ、５３ｂおよび
５３ｃに対して、プラズマ窒化膜（図示せず）から供給
される水素イオンの供給量を変化させる。これにより、
ポリシリコン抵抗膜５３ａ、５３ｂおよび５３ｃのそれ
ぞれの抵抗値を任意の値に設定することができる。図２
０の場合には、ポリシリコン抵抗膜５３ｃの抵抗値が最
も大きく、ポリシリコン抵抗膜５３ｂの抵抗値が中間で
あり、ポリシリコン抵抗膜５３ａの抵抗値が最も小さく
なる。したがって、所定の抵抗比を得たい場合には、所
定の被覆面積を選択すればよい。
【００３９】
【発明の効果】請求項１に係る発明によれば、第１抵抗
層と第２抵抗層との抵抗比を制御するリニア回路を備え
た半導体装置において、第１抵抗層上に所定の重なり面
積率で重なるように第１金属層を形成し、第２抵抗層上
に上記所定の重なり面積率とほぼ同じ重なり面積率で重
なるように第２金属層を形成することによって、プラズ
マ窒化膜から第１抵抗層および第２抵抗層にそれぞれ供
給される水素イオンの供給割合が等しくなるので、第１
抵抗層の抵抗値の変化率と第２抵抗層の抵抗値の変化率
とが等しくなり、第１の抵抗層と第２の抵抗層との抵抗
比の変動を有効に防止することができる。この結果、設
計どおりの出力を得ることができる。
層と第２抵抗層との抵抗比を制御するリニア回路を備え
た半導体装置において、第１抵抗層上に所定の重なり面
積率で重なるように第１金属層を形成し、第２抵抗層上
に上記所定の重なり面積率とほぼ同じ重なり面積率で重
なるように第２金属層を形成することによって、プラズ
マ窒化膜から第１抵抗層および第２抵抗層にそれぞれ供
給される水素イオンの供給割合が等しくなるので、第１
抵抗層の抵抗値の変化率と第２抵抗層の抵抗値の変化率
とが等しくなり、第１の抵抗層と第２の抵抗層との抵抗
比の変動を有効に防止することができる。この結果、設
計どおりの出力を得ることができる。
【００４０】請求項２に係る発明によれば、第２の絶縁
膜上に第１の抵抗層を部分的に覆うとともに第１の抵抗
層には電気的に接続されないようにように第１の金属層
を形成し、第２の絶縁膜上に第２の抵抗層を部分的に覆
うとともに第２の抵抗層には電気的に接続されないよう
に第２の金属層を形成し、第１の金属層と第１の抵抗層
との重なり面積率と第２の金属層と第２の抵抗層との重
なり面積率とをほぼ等しくすることによって、その第１
および第２の抵抗層には接続されない第１および第２の
金属層の存在により、プラズマ窒化膜から第１の抵抗層
および第２の抵抗層にそれぞれ供給される水素イオンの
供給割合が等しくなるので、第１の抵抗層の抵抗値の変
化率と第２の抵抗層の抵抗値の変化率とが等しくなり、
第１の抵抗層と第２の抵抗層との抵抗比の変動を有効に
防止することができる。この結果、設計どおりの回路特
性を得ることができる。
膜上に第１の抵抗層を部分的に覆うとともに第１の抵抗
層には電気的に接続されないようにように第１の金属層
を形成し、第２の絶縁膜上に第２の抵抗層を部分的に覆
うとともに第２の抵抗層には電気的に接続されないよう
に第２の金属層を形成し、第１の金属層と第１の抵抗層
との重なり面積率と第２の金属層と第２の抵抗層との重
なり面積率とをほぼ等しくすることによって、その第１
および第２の抵抗層には接続されない第１および第２の
金属層の存在により、プラズマ窒化膜から第１の抵抗層
および第２の抵抗層にそれぞれ供給される水素イオンの
供給割合が等しくなるので、第１の抵抗層の抵抗値の変
化率と第２の抵抗層の抵抗値の変化率とが等しくなり、
第１の抵抗層と第２の抵抗層との抵抗比の変動を有効に
防止することができる。この結果、設計どおりの回路特
性を得ることができる。
【００４１】請求項３に係る発明によれば、第１の抵抗
層および第２の抵抗層と水素成分を含む窒化膜との間
に、第１の抵抗層および第２の抵抗層のための金属配線
層以外の窒化膜からの水素イオンの供給を妨げる金属配
線層が形成されないので、第１の抵抗層および第２の抵
抗層にプラズマ窒化膜から供給される水素イオンの供給
割合が等しくなる。この結果、第１の抵抗層と第２の抵
抗層の抵抗値の変化率もそれぞれ等しくなり、第１の抵
抗層と第２の抵抗層との抵抗比の変動を有効に防止する
ことができる。
層および第２の抵抗層と水素成分を含む窒化膜との間
に、第１の抵抗層および第２の抵抗層のための金属配線
層以外の窒化膜からの水素イオンの供給を妨げる金属配
線層が形成されないので、第１の抵抗層および第２の抵
抗層にプラズマ窒化膜から供給される水素イオンの供給
割合が等しくなる。この結果、第１の抵抗層と第２の抵
抗層の抵抗値の変化率もそれぞれ等しくなり、第１の抵
抗層と第２の抵抗層との抵抗比の変動を有効に防止する
ことができる。
【００４２】請求項４に係る発明では、第１の抵抗層お
よび第２の抵抗層上に所定領域に開口部を有する第２の
絶縁膜を形成し、その開口部内で第１および第２の抵抗
層に電気的に接続するとともに第２の絶縁膜上に沿って
延びる金属層を形成し、その後その金属層をパターニン
グすることによって、第１の抵抗層に電気的に接続する
第１の金属層と、第２の抵抗層に電気的に接続する第２
の金属層と、第１の抵抗層を所定の重なり面積率で部分
的に覆うとともに第１および第２の抵抗層には電気的に
接続されない第１の金属被覆層と、第２の抵抗層を上記
所定の重なり面積率とほぼ同じ重なり面積率で部分的に
覆うとともに第１および第２の抵抗層には電気的に接続
されない第２の金属被覆層とを形成することにより、第
１の金属被覆層および第２の金属被覆層が第１の金属配
線層および第２の金属配線層の形成時に同時に形成され
るので、製造工程を複雑化することなく容易に第１の抵
抗層と第２の抵抗層との抵抗比の変動を有効に防止する
ことができる。
よび第２の抵抗層上に所定領域に開口部を有する第２の
絶縁膜を形成し、その開口部内で第１および第２の抵抗
層に電気的に接続するとともに第２の絶縁膜上に沿って
延びる金属層を形成し、その後その金属層をパターニン
グすることによって、第１の抵抗層に電気的に接続する
第１の金属層と、第２の抵抗層に電気的に接続する第２
の金属層と、第１の抵抗層を所定の重なり面積率で部分
的に覆うとともに第１および第２の抵抗層には電気的に
接続されない第１の金属被覆層と、第２の抵抗層を上記
所定の重なり面積率とほぼ同じ重なり面積率で部分的に
覆うとともに第１および第２の抵抗層には電気的に接続
されない第２の金属被覆層とを形成することにより、第
１の金属被覆層および第２の金属被覆層が第１の金属配
線層および第２の金属配線層の形成時に同時に形成され
るので、製造工程を複雑化することなく容易に第１の抵
抗層と第２の抵抗層との抵抗比の変動を有効に防止する
ことができる。
【００４３】請求項５に係る抵抗比を制御する方法によ
れば、第１抵抗層と第１金属層との第１の重なり面積率
と、第２抵抗層と第２金属層との第２の重なり面積率と
を所定の値になるように選択して窒化膜から第１および
第２抵抗層中に浸入する水素成分の量を調節することに
よって第１抵抗層と第２抵抗層との抵抗比を制御するこ
とにより、容易に所定の抵抗比を有する半導体回路を得
ることができる。
れば、第１抵抗層と第１金属層との第１の重なり面積率
と、第２抵抗層と第２金属層との第２の重なり面積率と
を所定の値になるように選択して窒化膜から第１および
第２抵抗層中に浸入する水素成分の量を調節することに
よって第１抵抗層と第２抵抗層との抵抗比を制御するこ
とにより、容易に所定の抵抗比を有する半導体回路を得
ることができる。
【図１】アルミ被覆面積率と抵抗増加率との関係を測定
するための実験サンプルＡＬ０（アルミ被覆面積率＝０
％）を示した平面図である。
するための実験サンプルＡＬ０（アルミ被覆面積率＝０
％）を示した平面図である。
【図２】図１に示した実験サンプルＡＬ０の断面図であ
る。
る。
【図３】アルミ被覆面積率と抵抗増加率との関係を測定
するための実験サンプルＡＬ１（アルミ被覆面積率＝２
３％）を示した平面図である。
するための実験サンプルＡＬ１（アルミ被覆面積率＝２
３％）を示した平面図である。
【図４】図３に示した実験サンプルＡＬ１の断面図であ
る。
る。
【図５】アルミ被覆面積率と抵抗増加率との関係を測定
するための実験サンプルＡＬ２（アルミ被覆面積率＝４
５％）を示した平面図である。
するための実験サンプルＡＬ２（アルミ被覆面積率＝４
５％）を示した平面図である。
【図６】図５に示した実験サンプルＡＬ２の断面図であ
る。
る。
【図７】アルミ被覆面積率と抵抗増加率との関係を測定
するための実験サンプルＡＬ３（アルミ被覆面積率＝７
８％）を示した平面図である。
するための実験サンプルＡＬ３（アルミ被覆面積率＝７
８％）を示した平面図である。
【図８】図７に示した実験サンプルＡＬ３の断面図であ
る。
る。
【図９】図１〜図８に示した実験サンプルを用いて測定
したアルミ被覆面積率と抵抗増加率との関係を示した相
関図である。
したアルミ被覆面積率と抵抗増加率との関係を示した相
関図である。
【図１０】本発明の第１実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図１１】図１０に示した第１実施例の半導体装置のＸ
−Ｘにおける断面図である。
−Ｘにおける断面図である。
【図１２】図１０に示した第１実施例の半導体装置のＹ
−Ｙにおける断面図である。
−Ｙにおける断面図である。
【図１３】本発明の第２実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図１４】図１３に示した第２実施例の半導体装置のＸ
−Ｘにおける断面図である。
−Ｘにおける断面図である。
【図１５】本発明の第３実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図１６】本発明の第４実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図１７】本発明の第５実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図１８】図１７に示した第５実施例の半導体装置のＸ
−Ｘにおける断面図である。
−Ｘにおける断面図である。
【図１９】図１７に示した第５実施例の半導体装置のＹ
−Ｙにおける断面図である。
−Ｙにおける断面図である。
【図２０】本発明の第６実施例によるポリシリコン抵抗
膜を有する半導体装置の平面図である。
膜を有する半導体装置の平面図である。
【図２１】従来のポリシリコン抵抗膜を有する半導体装
置の平面図である。
置の平面図である。
【図２２】図２１に示した従来の半導体装置のＸ−Ｘに
おける断面図である。
おける断面図である。
【図２３】従来の定電圧回路を示した回路図である。
【図２４】従来のポリシリコン抵抗膜を有する半導体装
置の問題点を説明するための断面図である。
置の問題点を説明するための断面図である。
１：シリコン基板 ２：絶縁酸化膜 ３ａ：ポリシリコン抵抗膜 ３ｂ：ポリシリコン抵抗膜 ４：絶縁酸化膜 ４ａ、４ｂ：コンタクトホール ５ａ：金属配線層 ５ｂ：金属配線層 ６：プラズマ窒化膜 ７ａ：金属配線層 ７ｂ：金属配線層 １０：水素イオン １５ｂ：ダミー金属配線層 なお、各図中、同一符号は同一または相当部分を示す。
Claims (5)
- 【請求項１】 対になった第１および第２の抵抗の抵抗
比を調節することによって出力を制御するリニア回路を
備えた半導体装置であって、 前記第１の抵抗となる多結晶シリコンからなる第１抵抗
層と、 前記第２の抵抗となる多結晶シリコンからなる第２抵抗
層と、 前記第１抵抗層上に所定の重なり面積率で重なるように
形成された第１金属層と、 前記第２抵抗層上に前記所定の重なり面積率とほぼ同じ
重なり面積率で重なるように形成された第２金属層と、 前記第１金属層および第２金属層を覆うように形成され
た水素成分を含む窒化膜とを備えた、半導体装置。 - 【請求項２】 第１の絶縁膜上に形成された不純物を含
む多結晶シリコンからなる第１の抵抗層と、 前記第１の抵抗層と所定の間隔を隔てて形成され、前記
第１の抵抗層との抵抗比が所定の値に設定された、不純
物を含む多結晶シリコンからなる第２の抵抗層と、 前記第１および第２の抵抗層上に形成された第２の絶縁
膜と、 前記第２の絶縁膜上に前記第１の抵抗層と部分的に重な
るとともに前記第１の抵抗層とは電気的に接続されない
ように形成された第１の金属層と、 前記第２の絶縁膜上に前記第２の抵抗層と部分的に重な
るとともに前記第２の抵抗層とは電気的に接続されない
ように形成された第２の金属層と、 前記第１の金属層および前記第２の金属層上に形成され
た水素成分を含む窒化膜とを備え、 前記第１の金属層と前記第１の抵抗層との重なり面積率
と、前記第２の金属層と前記第２の抵抗層との重なり面
積率とがほぼ等しい、半導体装置。 - 【請求項３】 第１の絶縁膜上に形成された不純物を含
む多結晶シリコンからなる第１の抵抗層と、 前記第１の抵抗層と所定の間隔を隔てて形成され、前記
第１の抵抗層との抵抗比が所定の値に設定された、不純
物を含む多結晶シリコンからなる第２の抵抗層と、 前記第１の抵抗層、前記第２の抵抗層および前記第１の
絶縁膜上に接触して形成された第２の絶縁膜と、 前記第２の絶縁膜上に形成された水素イオンの供給を妨
げる金属配線層と、 前記第２の絶縁膜および前記金属配線層上に接触して形
成された水素成分を含む窒化膜とを備えた半導体装置に
おいて、 前記金属配線層は、前記第１の抵抗層および前記第２の
抵抗層に重ならない位置に形成されていることを特徴と
する、半導体装置。 - 【請求項４】 第１の絶縁膜上に所定の間隔を隔てて、
それらの抵抗比が所定の値に設定され、不純物を含む多
結晶シリコンからなる第１の抵抗層および第２の抵抗層
を形成する工程と、 前記第１の抵抗層および前記第２の抵抗層上に所定領域
に開口部を有する第２の絶縁膜を形成する工程と、 前記開口部内で前記第１および第２の抵抗層に電気的に
接続するとともに前記第２の絶縁膜上に沿って延びる金
属層を形成する工程と、 前記金属層をパターニングすることによって、前記第１
の抵抗層に電気的に接続される第１の金属配線層と、前
記第２の抵抗層に電気的に接続される第２の金属配線層
と、前記第１の抵抗層を所定の重なり面積率で部分的に
覆うとともに前記第１および第２の抵抗層には電気的に
接続されない第１の金属被覆層と、前記第２の抵抗層を
前記所定の重なり面積率とほぼ同じ重なり面積率で部分
的に覆うとともに前記第１および第２の抵抗層には電気
的に接続されない第２の金属被覆層とを形成する工程
と、 前記第１の金属配線層、前記第２の金属配線層、前記第
１の金属被覆層および前記第２の金属被覆層上にプラズ
マ窒化膜を形成する工程とを備えた、半導体装置の製造
方法。 - 【請求項５】 多結晶シリコンからなる第１抵抗層と、
多結晶シリコンからなる第２抵抗層と、前記第１抵抗層
上に重なるように形成された第１金属層と、前記第２抵
抗層上に重なるように形成された第２金属層と、前記第
１金属層および第２金属層を覆うように形成された水素
成分を含む窒化膜とを備えた半導体装置における、前記
第１抵抗層と前記第２抵抗層との抵抗比を制御する方法
において、 前記第１抵抗層と前記第１金属層との第１の重なり面積
率と、前記第２抵抗層と前記第２金属層との第２の重な
り面積率とを所定の値になるように選択して、前記窒化
膜から前記第１抵抗層および前記第２抵抗層中に浸入す
る水素成分の量を調節することによって、前記第１抵抗
層と前記第２抵抗層との抵抗比を制御することを特徴と
する、半導体装置における抵抗比を制御する方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5081967A JP2750992B2 (ja) | 1992-08-12 | 1993-04-08 | 半導体装置およびその製造方法 |
| US08/316,380 US5500553A (en) | 1992-08-12 | 1994-09-30 | Semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
| US08/589,222 US5956592A (en) | 1992-08-12 | 1996-01-22 | Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21512092 | 1992-08-12 | ||
| JP4-215120 | 1992-08-12 | ||
| JP5081967A JP2750992B2 (ja) | 1992-08-12 | 1993-04-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112410A JPH06112410A (ja) | 1994-04-22 |
| JP2750992B2 true JP2750992B2 (ja) | 1998-05-18 |
Family
ID=26422953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5081967A Expired - Lifetime JP2750992B2 (ja) | 1992-08-12 | 1993-04-08 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5500553A (ja) |
| JP (1) | JP2750992B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633028B2 (ja) * | 1995-04-28 | 2005-03-30 | 株式会社デンソー | 厚膜印刷基板及びその製造方法 |
| US5621240A (en) * | 1995-09-05 | 1997-04-15 | Delco Electronics Corp. | Segmented thick film resistors |
| CA2179246C (en) * | 1995-09-20 | 2000-10-24 | Kris Iniewski | Polysilicon defined diffused resistor |
| JP3581459B2 (ja) * | 1995-10-24 | 2004-10-27 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP4084436B2 (ja) * | 1997-03-26 | 2008-04-30 | 沖電気工業株式会社 | 化合物半導体装置の特性の制御方法 |
| JP3214445B2 (ja) * | 1998-05-21 | 2001-10-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6770564B1 (en) * | 1998-07-29 | 2004-08-03 | Denso Corporation | Method of etching metallic thin film on thin film resistor |
| US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
| US6100154A (en) * | 1999-01-19 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor |
| US6232194B1 (en) | 1999-11-05 | 2001-05-15 | Taiwan Semiconductor Manufacturing Company | Silicon nitride capped poly resistor with SAC process |
| US6481831B1 (en) | 2000-07-07 | 2002-11-19 | Hewlett-Packard Company | Fluid ejection device and method of fabricating |
| US6457814B1 (en) | 2000-12-20 | 2002-10-01 | Hewlett-Packard Company | Fluid-jet printhead and method of fabricating a fluid-jet printhead |
| US6457815B1 (en) | 2001-01-29 | 2002-10-01 | Hewlett-Packard Company | Fluid-jet printhead and method of fabricating a fluid-jet printhead |
| US20020158945A1 (en) * | 2001-04-30 | 2002-10-31 | Miller Richard Todd | Heating element of a printhead having resistive layer over conductive layer |
| JP4803898B2 (ja) * | 2001-05-17 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6732422B1 (en) * | 2002-01-04 | 2004-05-11 | Taiwan Semiconductor Manufacturing Company | Method of forming resistors |
| US7566607B2 (en) | 2004-09-30 | 2009-07-28 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| JP5073954B2 (ja) * | 2006-03-15 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその自動配置配線方法 |
| JP4333714B2 (ja) | 2006-08-31 | 2009-09-16 | セイコーエプソン株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
| US8838213B2 (en) * | 2006-10-19 | 2014-09-16 | The General Hospital Corporation | Apparatus and method for obtaining and providing imaging information associated with at least one portion of a sample, and effecting such portion(s) |
| JP5148139B2 (ja) * | 2007-03-12 | 2013-02-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
| US8642460B2 (en) * | 2011-06-08 | 2014-02-04 | International Business Machines Corporation | Semiconductor switching device and method of making the same |
| JP5573821B2 (ja) * | 2011-11-14 | 2014-08-20 | 株式会社デンソー | 半導体装置 |
| CN107331695B (zh) * | 2017-06-09 | 2019-10-01 | 南京中感微电子有限公司 | 一种n阱电阻及其生成方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4208781A (en) * | 1976-09-27 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
| US4178674A (en) * | 1978-03-27 | 1979-12-18 | Intel Corporation | Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor |
| JPS5553452A (en) * | 1978-10-16 | 1980-04-18 | Hitachi Ltd | Semiconductor device |
| US4426658A (en) * | 1980-12-29 | 1984-01-17 | Sprague Electric Company | IC With protection against reversed power supply |
| JPS57117268A (en) * | 1981-01-14 | 1982-07-21 | Toshiba Corp | Semiconductor device |
| US4516313A (en) * | 1983-05-27 | 1985-05-14 | Ncr Corporation | Unified CMOS/SNOS semiconductor fabrication process |
| JPS604253A (ja) * | 1983-06-23 | 1985-01-10 | Nec Corp | 半導体集積回路メモリ |
| JPS60244057A (ja) * | 1984-05-18 | 1985-12-03 | Nec Corp | 半導体装置 |
| JPS6185851A (ja) * | 1984-10-04 | 1986-05-01 | Nec Corp | 半導体装置 |
| JPS61144050A (ja) * | 1984-12-17 | 1986-07-01 | Mitsubishi Electric Corp | 半導体集積回路装置の入力保護回路 |
| JPS61166135A (ja) * | 1985-01-18 | 1986-07-26 | Nec Corp | 半導体装置 |
| JPS61174746A (ja) * | 1985-01-30 | 1986-08-06 | Toshiba Corp | 半導体集積回路装置 |
| JPS6338324A (ja) * | 1986-08-01 | 1988-02-18 | Nec Corp | アドレツシング回路付ゲ−トアレイ |
| JPS63248157A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | 半導体装置の製造方法 |
| US4878770A (en) * | 1987-09-09 | 1989-11-07 | Analog Devices, Inc. | IC chips with self-aligned thin film resistors |
| JPH01152733A (ja) * | 1987-12-10 | 1989-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01298746A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0251269A (ja) * | 1988-08-12 | 1990-02-21 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US5084420A (en) * | 1988-10-07 | 1992-01-28 | Mos Electronics Corp. | Resistor with side wall contact |
| JPH02303158A (ja) * | 1989-05-18 | 1990-12-17 | Sanyo Electric Co Ltd | 半導体集積回路の製造方法 |
| JPH0322561A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0342831A (ja) * | 1989-07-11 | 1991-02-25 | Seiko Epson Corp | 半導体装置 |
| JPH0389549A (ja) * | 1989-08-31 | 1991-04-15 | Fujitsu Ltd | 半導体装置 |
| JPH03160752A (ja) * | 1989-11-20 | 1991-07-10 | New Japan Radio Co Ltd | ポリシリコン高抵抗の製造方法 |
| JPH03214661A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04152562A (ja) * | 1990-10-16 | 1992-05-26 | Seiko Epson Corp | 半導体装置 |
-
1993
- 1993-04-08 JP JP5081967A patent/JP2750992B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-30 US US08/316,380 patent/US5500553A/en not_active Expired - Lifetime
-
1996
- 1996-01-22 US US08/589,222 patent/US5956592A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112410A (ja) | 1994-04-22 |
| US5500553A (en) | 1996-03-19 |
| US5956592A (en) | 1999-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2750992B2 (ja) | 半導体装置およびその製造方法 | |
| US5397729A (en) | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US20080122035A1 (en) | Semiconductor device | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| KR930020585A (ko) | 반도체장치 및 그 제조방법 | |
| US6333238B2 (en) | Method for minimizing the temperature coefficient of resistance of passive resistors in an integrated circuit process flow | |
| US6960979B2 (en) | Low temperature coefficient resistor | |
| JP3213909B2 (ja) | 抵抗およびその作製方法 | |
| EP0911879B1 (en) | Ferroelectric device for semiconductor integrated circuit and method for manufacturing the same | |
| JP4646891B2 (ja) | 半導体装置及びその製造方法 | |
| US6291873B1 (en) | Semiconductor device having a resistive element connected to a transistor and substrate | |
| JP2570263B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0661227A (ja) | 半導体装置の製造方法 | |
| JPH01239940A (ja) | 半導体装置 | |
| JP2003282716A (ja) | 半導体装置 | |
| JP3166153B2 (ja) | 半導体装置 | |
| JPH06334050A (ja) | 半導体装置 | |
| JP2717033B2 (ja) | 半導体集積回路 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH05291506A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH09260588A (ja) | 半導体装置 | |
| JPS6031263A (ja) | 半導体集積回路装置 | |
| JPH05121553A (ja) | 半導体装置およびその製造方法 | |
| JPS5870568A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 16 |