JP2009182203A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009182203A JP2009182203A JP2008020705A JP2008020705A JP2009182203A JP 2009182203 A JP2009182203 A JP 2009182203A JP 2008020705 A JP2008020705 A JP 2008020705A JP 2008020705 A JP2008020705 A JP 2008020705A JP 2009182203 A JP2009182203 A JP 2009182203A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- air gap
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】エアギャップにより配線間の寄生容量を低減しつつ、安定したエアギャップを形成できる半導体装置を提供する。
【解決手段】基板1と、この基板1上に形成された第1の絶縁膜2と、この第1の絶縁膜2上に形成された複数の金属配線3と、この金属配線3および上記第1の絶縁膜2を覆う第2の絶縁膜4と、この第2の絶縁膜4上に形成された第3の絶縁膜5とを有する。一対の隣り合う金属配線3の間に、溝部7内に、エアギャップ6が設けられている。金属配線3の間隔LWが所定の間隔LWに対する変動量に応じ、上記第2の絶縁膜4の膜厚は調整されている。
【選択図】図2
【解決手段】基板1と、この基板1上に形成された第1の絶縁膜2と、この第1の絶縁膜2上に形成された複数の金属配線3と、この金属配線3および上記第1の絶縁膜2を覆う第2の絶縁膜4と、この第2の絶縁膜4上に形成された第3の絶縁膜5とを有する。一対の隣り合う金属配線3の間に、溝部7内に、エアギャップ6が設けられている。金属配線3の間隔LWが所定の間隔LWに対する変動量に応じ、上記第2の絶縁膜4の膜厚は調整されている。
【選択図】図2
Description
この発明は、半導体装置およびその製造方法に関し、更に詳しくは、多層配線を有する半導体装置およびその製造方法に関する。
近年の半導体装置は、それに集積されている回路の高密度化に伴い、回路を構成する配線間の間隔が縮小され、また、配線が多層化されている。その結果、配線間の寄生容量が増加している。配線間の寄生容量の増加は、集積回路の動作速度を遅延させ、高速化を阻害する。また、配線相互のクロストークも問題となる。
通常、層間絶縁膜としては、比誘電率が4程度のSiO2が用いられている。配線間の寄生容量を小さくするために、SiO2より低誘電率の層間絶縁膜を用いることが提案されている。例えば、膜中に微細な空孔を有する多孔質膜や、有機SOG膜等の低誘電率膜が実用化されている。しかし、これら膜は、製造設備の変更が必要であること、加工の難易度が高いという問題があった。加えて、これら膜は、機械的強度が低いという膜の特性上の問題も多い。
配線間の寄生容量を小さくするための別の方法として、低誘電率膜を使用する代わりに、配線間にエアギャップと呼ばれる空隙を配置する方法がある。エアギャップは閉領域からなる空隙で、比誘電率がほぼ1と低い。そのため、配線間の寄生容量を低減するのに効果的である。
エアギャップを形成する方法として、特許第2853661号公報(特許文献1)の方法がある。この方法は、配線間の距離に応じてエアギャップを形成する方法である。図7に示すように、この半導体装置110では、シリコン基板でなる基板101を、選択的に被覆して複数の配線層102が設けられている。基板101の表面には、トランジスタ素子の半導体素子が形成されフィールド酸化膜もしくは層間絶縁膜を有する。配線層102の表面には、TiN膜などの反射防止膜103が設けられている。第1の酸化シリコン膜141は、配線層102および基板101を被覆し、配線間隔が規定値のところに空孔116を有している。配線間隔が、規定値より大きいところには、空孔116は、設けられていない。
空孔116は、反射防止膜103の表面を越えてはいない。第1の酸化シリコン膜141は、第2の酸化シリコン膜142に被覆されている。第2の酸化シリコン膜142には、空孔が設けられておらず、CMP法により平坦化処理されている。
第1、第2の酸化シリコン膜141、142の積層膜でなる層間絶縁膜を選択的に被覆して、複数の上層配線層105が設けられている。上層配線層105の表面には、反射防止膜106がある。
上層配線層105および第2の酸化シリコン膜142を覆うように、第3の酸化シリコン膜171が設けられている。第3の酸化シリコン膜171には、隣接する上層配線層105間の間隔が規定値に設定された部分にのみ、空孔117が、設けられている。配線間隔が規定値より大きい所には、空孔117は設けられていない。空孔117は、反射防止膜106の表面を越えてはいない。
第3の酸化シリコン膜171は、第4の酸化シリコン膜172に被覆されている。第4の酸化シリコン膜172には、空孔が設けられておらず、CMP法により平坦化処理されている。
次に、上記半導体装置110の製造方法について説明する。
まず、図8Aに示すように、基板101全面にAl−Si−Cu合金膜などの金属膜をスパッタ法などにより成膜し、次いで、窒化チタン(TiN)などの反射防止膜103を成膜し、パターニングすることにより配線層102を形成する。
次に、図8Bに示すように、第1の酸化シリコン膜141を、高密度プラズマ発生源を備えたバイアスCVD法(ここではバイアスECR−CVD法)により、堆積させる。このとき、配線間隔が規定値より狭い所には、反射防止膜103を超えない高さの位置に空孔116が形成され、配線間隔が規定値より広い所には、空孔が形成されないようにする。
ここで、成膜条件の設定により、配線間隔が規定値より狭い所でも空孔が発生せず、逆に広いところに空孔が発生し、また、空孔が大きくなりすぎて、反射防止膜103を超える高さの位置に、空孔が存在するようになる。
配線間隔が規定値より広いところでは、配線間の静電容量を空孔により低下させる必要がなく(動作速度上問題がない)、また、配線層の支持強度を十分強く保つ必要があるため、空孔が存在してはならない。
また、反射防止膜103を超える高さの位置に空孔が存在すれば、後に適用される化学的機械的研磨(ケミカルメカニカルポリッシング、以下CMP)の際に使用される水などが空孔に侵入して、半導体装置の信頼性を損なうおそれがあり、反射防止膜103を超える高さの位置に空孔が存在してはならない。
空孔116を含む第1の酸化シリコン膜141を成膜した後、プラズマCVD法により、図8Cに示すように、第2の酸化シリコン膜142を堆積させる。第1の酸化シリコン膜141を成膜するバイアスCVD法でもよいし、その他のプラズマCVD法でもよいが、いずれにせよ、第1の酸化シリコン膜141の形成時よりも速い成膜速度で成膜する。
なお、第1の酸化シリコン膜141では、空孔116を配線間隔が規定値より狭い所で反射防止膜103を超えない高さの位置に生成させるため、成膜速度を速くすることが困難である。よって、生産性向上のために、第1の酸化シリコン膜141の上に第2の酸化シリコン膜142をより速い成膜速度で成膜する。
そして、CMP法を用いて、図8Dに示すように、平坦化させた第2の酸化シリコン膜142を形成する。その後、全く同様にして、図8Eに示すように、上層配線層105を形成し、空孔117のある第3の酸化シリコン膜171と、第4の酸化シリコン膜172とを、形成する。
このように、高周波バイアス電力、ガス成分比および流量を制御することにより、配線間隔が所定値を越えない部分にのみ、配線層の高さに達しない空孔を形成することができる。
特許第2853661号公報
しかしながら、上記従来の半導体装置では、製造工程のばらつきにより配線間隔に変動が発生して、配線の間隔が広くなった場合、空孔の形成ができず、線間容量の増大を招き不良品となる半導体装置が発生していた。
そこで、この発明の課題は、エアギャップにより配線間の寄生容量を低減しつつ、安定したエアギャップを形成できる半導体装置およびその製造方法を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
基板と、
この基板上に形成された第1の絶縁膜と、
この第1の絶縁膜上に形成されると共に互いに間隔をあけて配列された複数の金属配線と、
隣り合う上記金属配線の間に溝部を形成するようにこの金属配線を覆う第2の絶縁膜と、
この第2の絶縁膜上に形成された第3の絶縁膜と
を備え、
少なくとも一対の隣り合う金属配線の間に、上記溝部内に、エアギャップが設けられ、
このエアギャップが設けられた一対の金属配線において、この一対の金属配線に形成された上記第2の絶縁膜の膜厚は、この一対の金属配線の間隔に応じて、制御されていることを特徴としている。
基板と、
この基板上に形成された第1の絶縁膜と、
この第1の絶縁膜上に形成されると共に互いに間隔をあけて配列された複数の金属配線と、
隣り合う上記金属配線の間に溝部を形成するようにこの金属配線を覆う第2の絶縁膜と、
この第2の絶縁膜上に形成された第3の絶縁膜と
を備え、
少なくとも一対の隣り合う金属配線の間に、上記溝部内に、エアギャップが設けられ、
このエアギャップが設けられた一対の金属配線において、この一対の金属配線に形成された上記第2の絶縁膜の膜厚は、この一対の金属配線の間隔に応じて、制御されていることを特徴としている。
この発明の半導体装置によれば、少なくとも一対の隣り合う金属配線の間に、エアギャップが設けられているので、金属配線間の寄生容量を小さくすることができる。また、このエアギャップが設けられた一対の金属配線において、この一対の金属配線に形成された上記第2の絶縁膜の膜厚は、この一対の金属配線の間隔に応じて、制御されているので、精度良くエアギャップが形成されており、寄生容量の変動を抑えることができる。例えば、間隔が広くなるほど、第2の絶縁膜の膜厚を厚くして、エアギャップの位置を一定に保持する。
また、一実施形態の半導体装置では、上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚以下である。
この実施形態の半導体装置によれば、上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚以下であるので、隣り合う金属配線の間に形成された溝部のアスペクト比の調整が容易となる。
また、一実施形態の半導体装置では、上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚の30%〜70%である。
この実施形態の半導体装置によれば、上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚の30%〜70%であるので、隣り合う金属配線の間に形成された溝部のアスペクト比の調整が容易となる。
また、一実施形態の半導体装置では、上記エアギャップは、上記第3の絶縁膜に囲まれている。
この実施形態の半導体装置によれば、上記エアギャップは、上記第3の絶縁膜に囲まれているので、上記隣り合う金属配線が、上記エアギャップを介して、短絡することを確実に防止する。
また、一実施形態の半導体装置では、
上記金属配線の上面に形成された上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられている。
上記金属配線の上面に形成された上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられている。
この実施形態の半導体装置によれば、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚tcapは、tcap=pdiff(LWstd−LWmeas)+tstdで与えられているので、上記第2の絶縁膜の膜厚の決定が容易となる。
上記課題を解決するため、この発明の半導体装置の製造方法は、
基板上に第1の絶縁膜を形成する工程と、
複数の金属配線を、互いに間隔をあけて配列するように、上記第1の絶縁膜上に形成する工程と、
エアギャップを設ける領域に相当する隣り合う上記金属配線の間の間隔を測定する工程と、
この測定された間隔に応じて第2の絶縁膜の膜厚を決定する工程と、
この第2の絶縁膜にて上記金属配線を覆って、隣り合う上記金属配線の間に溝部を形成する工程と、
この第2の絶縁膜上に第3の絶縁膜を形成すると共に、上記エアギャップを設ける領域に相当する隣り合う金属配線の間に、上記溝部内に、エアギャップを設ける工程と
を備えることを特徴としている。
基板上に第1の絶縁膜を形成する工程と、
複数の金属配線を、互いに間隔をあけて配列するように、上記第1の絶縁膜上に形成する工程と、
エアギャップを設ける領域に相当する隣り合う上記金属配線の間の間隔を測定する工程と、
この測定された間隔に応じて第2の絶縁膜の膜厚を決定する工程と、
この第2の絶縁膜にて上記金属配線を覆って、隣り合う上記金属配線の間に溝部を形成する工程と、
この第2の絶縁膜上に第3の絶縁膜を形成すると共に、上記エアギャップを設ける領域に相当する隣り合う金属配線の間に、上記溝部内に、エアギャップを設ける工程と
を備えることを特徴としている。
この発明の半導体装置の製造方法によれば、上記エアギャップを設ける領域に相当する隣り合う金属配線の間に、エアギャップを設けるので、金属配線間の寄生容量を小さくすることができる。また、上記エアギャップを設ける領域に相当する隣り合う金属配線の間の間隔を測定して、この測定された間隔に応じて第2の絶縁膜の膜厚を決定するので、精度良くエアギャップを形成できて、寄生容量の変動を抑えることができる。例えば、間隔が広くなるほど、第2の絶縁膜の膜厚を厚くして、エアギャップの位置を一定に保持する。
また、一実施形態の半導体装置の製造方法では、上記金属配線の側面に形成される上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚の30%〜70%である。
この実施形態の半導体装置の製造方法によれば、上記金属配線の側面に形成される上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚の30%〜70%であるので、隣り合う金属配線の間に形成される溝部のアスペクト比の調整が容易となる。
したがって、所望する領域の溝部のみに、エアギャップを設けることができて、エアギャップの作り分けが容易になる。
また、一実施形態の半導体装置の製造方法では、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚は、隣り合う上記金属配線の間隔に応じて事前に取得されたテーブルにて、与えられる。
この実施形態の半導体装置の製造方法によれば、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚は、隣り合う上記金属配線の間隔に応じて事前に取得されたテーブルにて、与えられるので、上記第2の絶縁膜の膜厚の決定が容易となる。
また、一実施形態の半導体装置の製造方法では、
上記金属配線の上面に形成される上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられている。
上記金属配線の上面に形成される上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられている。
この実施形態の半導体装置の製造方法によれば、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚tcapは、tcap=pdiff(LWstd−LWmeas)+tstdで与えられているので、上記第2の絶縁膜の膜厚の決定が容易となる。
また、一実施形態の半導体装置の製造方法では、上記第2の絶縁膜は、プラズマCVD法により、形成される。
また、一実施形態の半導体装置の製造方法では、上記第3の絶縁膜は、プラズマCVD法により、形成される。
この発明の半導体装置によれば、少なくとも一対の隣り合う金属配線の間に、エアギャップが設けられているので、金属配線間の寄生容量を小さくすることができる。また、このエアギャップが設けられた一対の金属配線において、この一対の金属配線に形成された上記第2の絶縁膜の膜厚は、この一対の金属配線の間隔に応じて、制御されているので、精度良くエアギャップが形成されており、寄生容量の変動を抑えることができる。
この発明の半導体装置の製造方法によれば、上記エアギャップを設ける領域に相当する隣り合う金属配線の間に、エアギャップを設けるので、金属配線間の寄生容量を小さくすることができる。また、上記エアギャップを設ける領域に相当する隣り合う金属配線の間の間隔を測定して、この測定された間隔に応じて第2の絶縁膜の膜厚を決定するので、精度良くエアギャップを形成できて、寄生容量の変動を抑えることができる。
以下、この発明を図示の実施の形態により詳細に説明する。
図1は、この発明の半導体装置の一実施形態である平面図を示している。図2は、図1のA−A’断面図である。図1と図2に示すように、この半導体装置10は、基板1と、この基板1上に形成された第1の絶縁膜2と、この第1の絶縁膜2上に形成された複数の金属配線3と、この金属配線3および上記第1の絶縁膜2を覆う第2の絶縁膜4と、この第2の絶縁膜4上に形成された第3の絶縁膜5とを有する。
上記複数の金属配線3は、互いに間隔LWをあけて配列されている。隣り合う上記金属配線3の間には、上記第2の絶縁膜4によって、溝部7が形成されている。この溝部7には、上記第3の絶縁膜5が配置されている。
少なくとも一対の隣り合う金属配線3の間に、上記溝部7内に、エアギャップ6が設けられている。上記エアギャップ6は、上記第3の絶縁膜5に囲まれている。
このエアギャップ6が設けられた一対の金属配線3において、この一対の金属配線3に形成された上記第2の絶縁膜4の膜厚は、この一対の金属配線3の間隔LWに応じて、制御されている。例えば、間隔LWが広くなるほど、第2の絶縁膜4の膜厚を厚くする。
上記基板1は、例えば、シリコン基板のような半導体基板である。この基板1上には、例えば、トランジスタ、メモリ、抵抗やキャパシタ等の素子が形成されていてもよく、それらは、層間絶縁膜により覆われていてもよい。
上記第1の絶縁膜2は、当該分野で通常使用される材料からなる膜であれば特に限定されず、例えば、SiN、SiO、SiON、SiOC、SiC、SiOF等からなる膜である。
上記金属配線3は、上記第1の絶縁膜2上に設けられた金属膜31と、金属膜31の上面に設けられた反射防止膜32とを有する。なお、この反射防止膜32は、設けなくてもよい。
上記反射防止膜32は、金属配線3を加工するためのリソグラフィー工程およびエッチング工程において良好な形状を得ることを目的として形成されるが、他の目的として金属配線3のアスペクト比を調整してもよい。反射防止膜32は、SiON膜、有機膜等である。
上記金属膜31は、当該分野で通常使用される材料からなる配線であれば特に限定されず、例えば、Ag、Au、Al、Cu、Ta、W、Ru、Ti等の金属、それら金属の合金、それら金属の窒化物等からなる配線である。
さらに、上記金属膜31は、これら金属、合金、窒化物等の積層体であってもよい。積層体としては、例えば、金属/窒化物/合金/窒化物の構成が挙げられ、より具体的には、Ti/TiN/AlCu/TiNのような構成が挙げられる。この構成であれば、第1の絶縁膜2と、金属膜31を覆う第2の絶縁膜4との密着性を確保しつつ、所望の導電性を確保できる。金属膜31の膜厚は、特に限定されないが、200〜500nmとすることができる。
上記金属配線3の幅は、金属配線3を流れる電流や電圧の大きさ、構成する材質により相違するが、通常、100〜800nmである。
上記金属配線3は、第1の絶縁膜2上に、所定間隔で少なくとも一対設けられる。所定間隔は、金属配線3間に、エアギャップ6を含む領域と、配線間絶縁膜4,5のみからなる領域とを形成することができさえすれば、特に限定されない。例えば、所定間隔は、金属配線3の幅と同程度にすることができる。上記金属配線3は、所定間隔で少なくとも一対設けられてさえすれば、その本数、形状等は限定されない。
ここで、配線間におけるエアギャップ6を含む領域では、一方の金属配線3の側壁から他方の金属配線3の側壁に向かって、第2の絶縁膜4、エアギャップ6を含む第3の絶縁膜5および第2の絶縁膜4の組み合わせからなる。
一方、配線間における配線間絶縁膜4,5のみからなる領域において、一方の金属配線3の側壁から他方の金属配線3の側壁に向かって、第2の絶縁膜4および第3の絶縁膜5の組み合わせからなる。
上記第2の絶縁膜4および上記第3の絶縁膜5の材料は、特に限定されず、当該分野で通常使用される材料をいずれも使用でき、例えば、SiN、SiO、SiON、SiOC、SiC、SiOF等である。
上記第2の絶縁膜4は、例えば、上記第3の絶縁膜5と同じか、または、上記第3の絶縁膜5よりも低い比誘電率を有する。このような比誘電率を有することで、金属配線3間の寄生容量を更に低減できる。
上記第2の絶縁膜4の比誘電率は、例えば、2.5〜4.5の範囲であり、上記第3の絶縁膜5の比誘電率は、例えば、3.5〜4.5の範囲である。第2の絶縁膜4と第3の絶縁膜5との組み合わせとして、第2の絶縁膜4/第3の絶縁膜5で表して、PCVD−SiO/HDP−CVD−SiO、低誘電率層間絶縁膜(Low−k膜)/HDP−CVD−SiOF等がある。なお、HDPは、高密度プラズマの略である。
上記第2の絶縁膜4の膜厚は、一対の金属配線3間を満たさない膜厚に限定され、例えば一対の金属配線3間隔が200nmの場合は、10〜200nmとなる。また、上記第2の絶縁膜4の膜厚は、エアギャップ6を含む領域においては、一対の金属配線3間距離に応じて、対向する第2の絶縁膜4距離が規定の寸法となるように調整されている。
具体的には、金属配線3の延在方向に直交する方向の断面において、エアギャップ6を含む領域の溝部7aのアスペクト比は、配線間絶縁膜4,5のみからなる領域の溝部7bのアスペクト比の1.1倍以上の大きさとしている。
ここで、エアギャップ6を含む領域の溝部7aのアスペクト比とは、溝部7aの深さ/溝部7aの幅の比であり、言い換えると、エアギャップ6を含む第3の絶縁膜5の底面から金属配線3の上面の第2の絶縁膜4の上面までの高さ/第3の絶縁膜5の幅の比である。
配線間絶縁膜4,5のみからなる領域の溝部7bのアスペクト比とは、溝部7bの深さ/溝部7bの幅の比であり、言い換えると、第3の絶縁膜5の底面から金属配線3の上面の第2の絶縁膜4の上面までの高さ/第3の絶縁膜5の幅の比である。
上記第3の絶縁膜5の膜厚は、一対の金属配線3間を満たし、それにプラグを形成しうる膜厚である。上記第3の絶縁膜5は、例えば、金属配線3の上面から、50〜500nmの膜厚となるように、調整される。
上記金属配線3の側面に形成された上記第2の絶縁膜4の膜厚は、上記金属配線3の上面に形成された上記第2の絶縁膜4の膜厚以下であってもよい。例えば、金属配線3側面の第2の絶縁膜4の膜厚は、金属配線3上面の第2の絶縁膜4の膜厚の30%〜70%である。
また、上記金属配線3の上面に形成された上記第2の絶縁膜4の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜4の膜厚変動係数
LWmeas :エアギャップ6が設けられた一対の金属配線3の間隔LWの測定値
LWstd :隣り合う金属配線3の間隔LWの規程値
tstd :第2の絶縁膜4の膜厚の規程値
で与えられてもよい。
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜4の膜厚変動係数
LWmeas :エアギャップ6が設けられた一対の金属配線3の間隔LWの測定値
LWstd :隣り合う金属配線3の間隔LWの規程値
tstd :第2の絶縁膜4の膜厚の規程値
で与えられてもよい。
上記構成の半導体装置10によれば、少なくとも一対の隣り合う金属配線3の間に、エアギャップ6が設けられているので、金属配線3間の寄生容量を小さくすることができる。また、このエアギャップ6が設けられた一対の金属配線3において、この一対の金属配線3に形成された上記第2の絶縁膜4の膜厚は、この一対の金属配線3の間隔LWに応じて、制御されているので、精度良くエアギャップ6が形成されており、寄生容量の変動を抑えることができる。例えば、間隔LWが広くなるほど、第2の絶縁膜4の膜厚を厚くして、エアギャップ6の位置を一定に保持する。
また、上記金属配線3側面の上記第2の絶縁膜4の膜厚は、上記金属配線3上面の上記第2の絶縁膜4の膜厚以下であってもよく、隣り合う金属配線3の間に形成された溝部7のアスペクト比の調整が容易となる。
また、上記金属配線3側面の上記第2の絶縁膜4の膜厚は、上記金属配線3上面の上記第2の絶縁膜4の膜厚の30%〜70%であってもよく、隣り合う金属配線3の間に形成された溝部7のアスペクト比の調整が一層容易となる。
また、上記エアギャップ6は、上記第3の絶縁膜5に囲まれているので、上記隣り合う金属配線3が、上記エアギャップ6を介して、短絡することを確実に防止する。
また、上記金属配線3上面の上記第2の絶縁膜4の膜厚tcapは、tcap=pdiff(LWstd−LWmeas)+tstdで与えられてもよく、上記第2の絶縁膜4の膜厚の決定が容易となる。
次に、上記半導体装置10の製造方法について説明する。
図3Aに示すように、基板1の上に第1の絶縁膜2を堆積する。例えば、第1の絶縁膜2は、以下の条件で形成したSiN膜(比誘電率7.0)とする。
成膜設備:プラズマCVD
基板温度:350〜500℃
膜厚:10〜200nm
ガス1:SiH4 50〜400SCCM
ガス2:NH3 50〜1000SCCM
ガス3:N2 1〜3SLM
ソースパワー(13.56MHz):100〜1000W
バイアスパワー(350kHz):50〜500W
真空度:1〜5Torr
(SCCMは、standerd cm/min:1気圧、25℃)
(SLMは、standerd リットル/min:1気圧、25℃)
成膜設備:プラズマCVD
基板温度:350〜500℃
膜厚:10〜200nm
ガス1:SiH4 50〜400SCCM
ガス2:NH3 50〜1000SCCM
ガス3:N2 1〜3SLM
ソースパワー(13.56MHz):100〜1000W
バイアスパワー(350kHz):50〜500W
真空度:1〜5Torr
(SCCMは、standerd cm/min:1気圧、25℃)
(SLMは、standerd リットル/min:1気圧、25℃)
次に、第1の絶縁膜2上に金属膜31を堆積する。例えば、Ti、TiN、Al、Cu、TiNの順にそれぞれ20nm、30nm、400nm、50nmを堆積して、金属膜31とする。さらに、反射防止膜32として SiN膜を形成する。
その後、図3Bに示すように、公知のフォト、エッチング技術を用いて、金属膜31および反射防止膜32を金属配線3に加工する。加工した後、所定の位置における金属配線間の距離を計測しておく。
次に、図3Cに示すように、第1の絶縁膜2および金属配線3を覆うように、第2の絶縁膜4を堆積する。例えば、第2の絶縁膜4は、以下の条件で形成したSiO膜(比誘電率4.2)とする。
成膜設備:プラズマCVD
基板温度:350〜500℃
膜厚:10〜150nm
ガス1:TEOS 400〜1000mg
ガス2:O2 300〜1000SCCM
ガス3:He 300〜1000SCCM
ソースパワー(13.56MHz):300〜1500W
真空度:3〜15Torr
成膜設備:プラズマCVD
基板温度:350〜500℃
膜厚:10〜150nm
ガス1:TEOS 400〜1000mg
ガス2:O2 300〜1000SCCM
ガス3:He 300〜1000SCCM
ソースパワー(13.56MHz):300〜1500W
真空度:3〜15Torr
この第2の絶縁膜4により、隣接する金属配線3の間に、溝部7を形成する。また、金属配線3の側面に形成される第2の絶縁膜4の膜厚は、金属配線3の間隔LWの1/2未満とし、エアギャップ6の大きさに応じて膜厚調整を行う。このとき、隣り合う金属配線3の間隔LWのデータを基に、第2の絶縁膜4の膜厚を決定する。この決定には、事前に、金属配線3の側面に形成される第2の絶縁膜4の膜厚と、金属配線3の上面に形成される第2の絶縁膜4の膜厚を求めたテーブルを元に、行なわれる。あるいは、金属配線3の上面に形成される第2の絶縁膜4の膜厚と、金属配線3の側面に形成される第2の絶縁膜4の膜厚との間に、一定の相関関係が認められている場合には、テーブルではなく計算式による算出で決定してよい。
次に、図2に示すように、第2の絶縁膜4および金属配線3を覆うように、第3の絶縁膜5を形成する。例えば、第3の絶縁膜5は、以下の条件で形成したSiO膜(比誘電率4.2)とする。
成膜設備:HDP−CVD(高密度プラズマ化学気相成長法)
基板温度:300〜500℃
膜厚:300〜2000nm
ガス1:SiH4 50〜200SCCM
ガス2:O2 50〜300SCCM
ガス3:Ar 50〜300SCCM
ソースパワー(400kHz):2000〜5000W
バイアスパワー(13.56MHz):1000〜4000W
成膜設備:HDP−CVD(高密度プラズマ化学気相成長法)
基板温度:300〜500℃
膜厚:300〜2000nm
ガス1:SiH4 50〜200SCCM
ガス2:O2 50〜300SCCM
ガス3:Ar 50〜300SCCM
ソースパワー(400kHz):2000〜5000W
バイアスパワー(13.56MHz):1000〜4000W
HDP−CVD法で第3の絶縁膜5を形成することで、金属配線3の間の溝部7が所定のアスペクト比以上であれば、エアギャップ6が形成される。
例えば、成膜チャンバーに、SiH4を100sccm、O2を100sccm、Arを300sccm導入し、周波数450kHzのプラズマ発生源の電力(ソースパワー)を3500W、周波数13.56MHzのバイアスパワーを2000Wとする。この条件であれば、金属配線3の間の溝部7のアスペクト比として、2.5以下の埋め込みが可能である。
ここでは、溝部7のアスペクト比を2.5として、成膜条件を記載したが、電力やガス流量などを変えることで、所定のアスペクト比の値は、0.1から4の範囲で任意に変えることができる。
次に、公知のCMP(化学的機械研磨)技術を用いて、第3の絶縁膜5の平坦化を行い、第3の絶縁膜5の表面の段差を防止して、第3の絶縁膜5上に形成される上層の金属配線の断線の発生を抑制できる。なお、平坦化処理前に、プラズマTEOS膜のような絶縁膜を堆積し、次いで平坦化処理をしてもよい。
次に、図4に、上記半導体装置10の製造方法のフローチャートを示す。
まず、基板1を準備し(ステップS1)、この基板1上に素子を形成し(ステップS2)、基板1上に第1の絶縁膜2を形成する(ステップS3)。
その後、第1の絶縁膜2上に金属膜31を形成し(ステップS4)、複数の金属配線3を、互いに間隔をあけて配列するように、第1の絶縁膜2上に形成する(ステップS5)。この金属配線3のパターンは、公知のフォト、エッチング技術を用いて、形成される。
そして、金属配線3のパターン間の寸法を測定する(ステップS6)。つまり、エアギャップ6を設ける領域に相当する隣り合う上記金属配線3の間の間隔LWを測定する。
その後、この測定された間隔LWに応じて第2の絶縁膜4の膜厚を決定する(ステップS7)。この第2の絶縁膜4にて上記金属配線3を覆って、隣り合う上記金属配線3の間に溝部7を形成する(ステップS8)。つまり、第2の絶縁膜4の膜厚は、一対の金属配線3の間隔LWを計測した結果に基づいて、制御される。例えば、間隔LWが広くなるほど、第2の絶縁膜4の膜厚を厚くする。
そして、この第2の絶縁膜4上に第3の絶縁膜5を形成すると共に、上記エアギャップ6を設ける領域に相当する隣り合う金属配線3の間に、上記溝部7内に、エアギャップ6を設ける(ステップS9)。つまり、金属配線3を覆うように配線間に絶縁膜4,5を形成することで、エアギャップ6を含む領域と、配線間絶縁膜4,5のみからなる領域とを、形成する。その後、第3の絶縁膜5の表面を平坦化に処理する(ステップS10)。
なお、上記金属配線3側面の上記第2の絶縁膜4の膜厚を、上記金属配線3上面の上記第2の絶縁膜4の膜厚の30%〜70%としてもよく、隣り合う金属配線3の間に形成される溝部7のアスペクト比の調整が容易となる。したがって、所望する領域の溝部7のみに、エアギャップ6を設けることができる。
また、上記金属配線3上面の上記第2の絶縁膜4の膜厚を、隣り合う上記金属配線3の間隔LWに応じて事前に取得されたテーブルにて、与えるようにしてもよく、上記第2の絶縁膜4の膜厚の決定が容易となる。
また、上記金属配線3の上面に形成される上記第2の絶縁膜4の膜厚tcapを、tcap=pdiff(LWstd−LWmeas)+tstdで与えるようにしてもよく、上記第2の絶縁膜4の膜厚の決定が容易となる。
また、第1の絶縁膜2は、特に限定されず、例えば、プラズマCVD法、CVD法、熱酸化法等の公知の方法で形成できる。金属配線3は、特に限定されず、例えば、蒸着法、CVD法、スパッタ法等により金属膜31を形成した後、フォト、エッチング技術を用いて、パターニングすることで形成できる。
また、配線間の絶縁膜4,5の形成方法は、エアギャップ6を含む領域と、配線間の絶縁膜4,5のみからなる領域とを、作り分けることができる方法であればよい。
具体的には、第3の絶縁膜5の形成時に、同時に、エアギャップ6を形成する方法である。エアギャップ6は、第3の絶縁膜5が形成される領域のアスペクト比が大きい部分に優先的に形成される。
そのため、金属配線3の延在方向に直交する方向において、第2の絶縁膜4の形成厚を調整することで、第3の絶縁膜5を形成する溝部7のアスペクト比を、エアギャップ6の形成を所望する領域では大きく、所望しない領域では小さくする方法がある。
すなわち、エアギャップ6の形成を所望する領域においてのみ、第2の絶縁膜4を、一対の金属配線3が向かい合う側面の両方に形成することで、アスペクト比を調整できる。
なお、所望する領域のアスペクト比は、所望しない領域のアスペクト比より、1.1倍以上大きくすることで、エアギャップ6が形成される。この条件では、エアギャップ6の作り分けがより容易となる。
また、第2の絶縁膜4は、金属配線3の側面に形成されていればよく、金属配線3の間の第1の絶縁膜2上に形成されていても、形成されていなくてもよい。形成されていない場合は、エアギャップ6がより下方に形成され、金属配線3層間の寄生容量を低減できる。
また、第1の絶縁膜2が、同一のエッチング条件下で、第2の絶縁膜4よりエッチングレートが遅い材料からなっていてもよい。遅い材料からなることで、エアギャップ6を含む領域を形成する際の第2の絶縁膜4の除去において、第1の絶縁膜2も同時に除去されるのを防止できる。
その結果、エアギャップ6を有する領域と有さない領域とのアスペクト比の差をより大きくできる。
例えば、第1の絶縁膜2のドライエッチング速度は、第2の絶縁膜4のドライエッチング速度の0.9倍以下の速度が望ましい。上記ドライエッチング速度を満たす第1の絶縁膜2/第2の絶縁膜4の組み合わせとしては、SiN/SiO、SiN/SiOF等がある。
上記構成の半導体装置の製造方法によれば、上記エアギャップ6を設ける領域に相当する隣り合う金属配線3の間に、エアギャップ6を設けるので、金属配線3間の寄生容量を小さくすることができる。また、上記エアギャップ6を設ける領域に相当する隣り合う金属配線3の間の間隔LWを測定して、この測定された間隔LWに応じて第2の絶縁膜4の膜厚を決定するので、精度良くエアギャップ6を形成できて、寄生容量の変動を抑えることができる。
ここで、隣り合う金属配線3の間の間隔LWが変化する場合を説明する。
図5Aおよび図5Bに、比較例を示す。図5Aに示すように、半導体装置111の間隔LWが、図2の半導体装置10の間隔LWに比べて、広く変化した場合、第2の絶縁膜4の膜厚が図2と同じであれば、溝部7のアスペクト比は小さくなって、エアギャップ6が上方に形成される。一方、図5Bに示すように、半導体装置112の間隔LWが、図2の半導体装置10の間隔LWに比べて、狭く変化した場合、第2の絶縁膜4の膜厚が図2と同じであれば、溝部7のアスペクト比は大きくなって、エアギャップ6が下方に形成される。
これに対して、本発明のように、隣り合う金属配線3の間の間隔LWに基づいて、第2の絶縁膜4の膜厚を制御すると、図6Aに示すように、半導体装置11の間隔LWが、図2の半導体装置10の間隔LWに比べて、広く変化した場合、第2の絶縁膜4の膜厚を厚くすることで、溝部7のアスペクト比を一定に保って、エアギャップ6の位置を一定に保持できる。一方、図6Bに示すように、半導体装置12の間隔LWが、図2の半導体装置10の間隔LWに比べて、狭く変化した場合、第2の絶縁膜4の膜厚を薄くすることで、溝部7のアスペクト比を一定に保って、エアギャップ6の位置を一定に保持できる。つまり、間隔LWが広くなるほど、第2の絶縁膜4の膜厚を厚くして、エアギャップ6の位置を一定に保持する。
1 基板
2 第1の絶縁膜
3 金属配線
31 金属膜
32 反射防止膜
4 第2の絶縁膜
5 第3の絶縁膜
6 エアギャップ
7 溝部
7a エアギャップを含む領域の溝部
7b 配線間絶縁膜のみからなる領域の溝部
10,11,12 半導体装置
LW 間隔
2 第1の絶縁膜
3 金属配線
31 金属膜
32 反射防止膜
4 第2の絶縁膜
5 第3の絶縁膜
6 エアギャップ
7 溝部
7a エアギャップを含む領域の溝部
7b 配線間絶縁膜のみからなる領域の溝部
10,11,12 半導体装置
LW 間隔
Claims (11)
- 基板と、
この基板上に形成された第1の絶縁膜と、
この第1の絶縁膜上に形成されると共に互いに間隔をあけて配列された複数の金属配線と、
隣り合う上記金属配線の間に溝部を形成するようにこの金属配線を覆う第2の絶縁膜と、
この第2の絶縁膜上に形成された第3の絶縁膜と
を備え、
少なくとも一対の隣り合う金属配線の間に、上記溝部内に、エアギャップが設けられ、
このエアギャップが設けられた一対の金属配線において、この一対の金属配線に形成された上記第2の絶縁膜の膜厚は、この一対の金属配線の間隔に応じて、制御されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚以下であることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
上記金属配線の側面に形成された上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成された上記第2の絶縁膜の膜厚の30%〜70%であることを特徴とする半導体装置。 - 請求項1から3の何れか一つに記載の半導体装置において、
上記エアギャップは、上記第3の絶縁膜に囲まれていることを特徴とする半導体装置。 - 請求項1から4の何れか一つに記載の半導体装置において、
上記金属配線の上面に形成された上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられていることを特徴とする半導体装置。 - 基板上に第1の絶縁膜を形成する工程と、
複数の金属配線を、互いに間隔をあけて配列するように、上記第1の絶縁膜上に形成する工程と、
エアギャップを設ける領域に相当する隣り合う上記金属配線の間の間隔を測定する工程と、
この測定された間隔に応じて第2の絶縁膜の膜厚を決定する工程と、
この第2の絶縁膜にて上記金属配線を覆って、隣り合う上記金属配線の間に溝部を形成する工程と、
この第2の絶縁膜上に第3の絶縁膜を形成すると共に、上記エアギャップを設ける領域に相当する隣り合う金属配線の間に、上記溝部内に、エアギャップを設ける工程と
を備えることを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
上記金属配線の側面に形成される上記第2の絶縁膜の膜厚は、上記金属配線の上面に形成される上記第2の絶縁膜の膜厚の30%〜70%であることを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
上記金属配線の上面に形成される上記第2の絶縁膜の膜厚は、隣り合う上記金属配線の間隔に応じて事前に取得されたテーブルにて、与えられることを特徴とする半導体装置の製造方法。 - 請求項6から8の何れか一つに記載の半導体装置の製造方法において、
上記金属配線の上面に形成される上記第2の絶縁膜の膜厚tcapは、
tcap=pdiff(LWstd−LWmeas)+tstd
pdiff :第2の絶縁膜の膜厚変動係数
LWmeas :エアギャップが設けられた一対の金属配線の間隔の測定値
LWstd :隣り合う金属配線の間隔の規程値
tstd :第2の絶縁膜の膜厚の規程値
で与えられていることを特徴とする半導体装置の製造方法。 - 請求項6から9の何れか一つに記載の半導体装置の製造方法において、
上記第2の絶縁膜は、プラズマCVD法により、形成されることを特徴とする半導体装置の製造方法。 - 請求項6から10の何れか一つに記載の半導体装置の製造方法において、
上記第3の絶縁膜は、プラズマCVD法により、形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020705A JP2009182203A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020705A JP2009182203A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182203A true JP2009182203A (ja) | 2009-08-13 |
Family
ID=41035923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008020705A Pending JP2009182203A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182203A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130983A (ja) * | 2012-11-30 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2015035925A1 (en) * | 2013-09-12 | 2015-03-19 | International Business Machines Corporation | Ultra-thin metal wires formed through selective deposition |
CN113539954A (zh) * | 2021-08-05 | 2021-10-22 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0244755A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 半導体集積回路装置の製造方法およびそれに用いる製造装置 |
JP2000031278A (ja) * | 1998-07-10 | 2000-01-28 | Nippon Steel Corp | 半導体装置の製造方法 |
US6303464B1 (en) * | 1996-12-30 | 2001-10-16 | Intel Corporation | Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer |
JP2004193431A (ja) * | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-01-31 JP JP2008020705A patent/JP2009182203A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0244755A (ja) * | 1988-08-05 | 1990-02-14 | Hitachi Ltd | 半導体集積回路装置の製造方法およびそれに用いる製造装置 |
US6303464B1 (en) * | 1996-12-30 | 2001-10-16 | Intel Corporation | Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer |
JP2000031278A (ja) * | 1998-07-10 | 2000-01-28 | Nippon Steel Corp | 半導体装置の製造方法 |
JP2004193431A (ja) * | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130983A (ja) * | 2012-11-30 | 2014-07-10 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2015035925A1 (en) * | 2013-09-12 | 2015-03-19 | International Business Machines Corporation | Ultra-thin metal wires formed through selective deposition |
CN105531812A (zh) * | 2013-09-12 | 2016-04-27 | 国际商业机器公司 | 通过选择性沉积形成的超薄金属线 |
US9558999B2 (en) | 2013-09-12 | 2017-01-31 | Globalfoundries Inc. | Ultra-thin metal wires formed through selective deposition |
CN105531812B (zh) * | 2013-09-12 | 2018-09-07 | 格罗方德半导体股份有限公司 | 通过选择性沉积形成的超薄金属线 |
CN113539954A (zh) * | 2021-08-05 | 2021-10-22 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
CN113539954B (zh) * | 2021-08-05 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459389B2 (en) | Method of forming a semiconductor device having air gaps and the structure so formed | |
US7741228B2 (en) | Method for fabricating semiconductor device | |
JP2008109043A (ja) | 半導体装置の製造方法および半導体装置 | |
CN110120381A (zh) | 包括通路插塞的半导体器件 | |
JP2973905B2 (ja) | 半導体装置の製造方法 | |
JP2008205470A (ja) | 半導体素子の微細金属配線パターンの形成方法 | |
JP2009194286A (ja) | 半導体装置及びその製造方法 | |
TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JPH10189716A (ja) | 半導体装置およびその製造方法 | |
KR20070063499A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2004221444A (ja) | 半導体装置の製造方法 | |
US6440838B1 (en) | Dual damascene structure employing laminated intermediate etch stop layer | |
JP2009182203A (ja) | 半導体装置およびその製造方法 | |
JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
JP2010027874A (ja) | 半導体装置とその製造方法 | |
JP4540504B2 (ja) | 半導体装置の製造方法 | |
KR100478497B1 (ko) | 반도체 소자의 제조 방법 | |
KR100377442B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
US6977438B2 (en) | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer | |
JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5568244B2 (ja) | 半導体装置の製造方法 | |
JP2009147054A (ja) | 半導体装置およびその製造方法 | |
JP2009158657A (ja) | 配線構造の製造方法および配線構造 | |
JP5221979B2 (ja) | 半導体装置の製造方法 | |
JPH11307629A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100218 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20121116 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |