KR0157348B1 - 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 - Google Patents

프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법

Info

Publication number
KR0157348B1
KR0157348B1 KR1019950024517A KR19950024517A KR0157348B1 KR 0157348 B1 KR0157348 B1 KR 0157348B1 KR 1019950024517 A KR1019950024517 A KR 1019950024517A KR 19950024517 A KR19950024517 A KR 19950024517A KR 0157348 B1 KR0157348 B1 KR 0157348B1
Authority
KR
South Korea
Prior art keywords
fuse
link
pair
links
programmable
Prior art date
Application number
KR1019950024517A
Other languages
English (en)
Other versions
KR960009116A (ko
Inventor
호세 베자마 래스키드
조셉 세피스 도미니크
세스한 크리스나
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960009116A publication Critical patent/KR960009116A/ko
Application granted granted Critical
Publication of KR0157348B1 publication Critical patent/KR0157348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse

Abstract

전기적 및 열적으로 동기화된 이벤트(event)에 의해 프로그램 될 수 있는 서브미크론 크기의 노이즈 면역성 퓨즈가 기술된다. 퓨즈는 서로 근접하는 한 쌍의 퓨즈 링크, 쌍을 형성하는 2개의 링크를 열적으로 결합하는 열전도 및 전기적 절연 물질의 층, 및 결합층을 통해 링크들 사이의 에너지 전달을 게이트하기 위해 제2 링크를 활성화함으로써 제1 링크를 프로그래밍하는 수단을 포함한다. 프로그래밍 기능을 수행하기 위해 열과 전기 펄스를 조합함으로써, 퓨즈 구조물의 신뢰성은 단일 소자 퓨즈의 신뢰성과 비교하여 크게 향상된다.

Description

프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
제1a도-제1b도는 제1종래 기술의 퓨즈 구조물의 개략도.
제2a도-제2b도는 제2종래 기술의 퓨즈 구조물의 개략도.
제3도는 본 발명에 따른 퓨즈 구조물의 3차원 투시도.
제4a도-제4b도는 각각 본 발명에 따른 퓨즈 구조물의 개략적인 상면도 및 측면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 열전도층 20,22 : 단자
25,27 : 퓨즈링크
본 발명은 VLSI 회로에서 사용하기 위한 전기적으로 프로그램가능한 퓨즈설계 및 구조물에 관한 것으로, 특히 노이즈 면역성(noise immunity)을 나타냄으로써, 의사(suuprio) 노이즈 신호에 의해 우발적으로(accidentally) 프로그램 되는 것을 방지할 수 있는 규모가 축소된 퓨즈의 설계에 관한 것이다.
전기적으로 프로그램가능한 퓨즈는 초대규모 집적회로(Very Large Scale Integrated Circuits: VLSI)의 설계 및 제조에 널리 사용되어 왔다.
퓨즈는 간혹 용장(redundancy) 목적으로 사용되는데, 그러한 점에서 집적회로(IC) 칩 또는 IC 어셈블리내의 특정 결함 영역은 전기적으로 분리되어 기능적인 영역으로 대체될 수 있다. 퓨즈를 프로그래밍하는 이러한 기술은 수율(yield)을 향상시키고, 회로 설계자에게 융통성을 부가한다는 장점을 가져서, 본 기술 분야에 숙련된 기술자들에게 널리 공지된 방식으로 수리(repair) 예를 들어, 엔지니어링 체인지(engineering change: EC)를 용이하게 한다.
전형적으로, 퓨즈는 레이저 재핑(laser zapping)으로 공지되어 있는 동작으로 레이저에 의해 프로그램될 수 있는데, 퓨즈는 물리적으로 가열되어 융제(ablated)된다. 다른 프로그래밍 기술은 퓨즈 저항이 주울 열(joule heating)을 일으켜서 열적으로 용융되어 서로 전기적인 상호접속을 전기적으로 분리시키도록 펄스의 형태로 퓨즈 링크를 통해 전류를 통과시키는 기술을 포함한다. 상기 2가지 경우 모두에서, 에너지는 프로그래밍 단계 동안 퓨즈에 직접 인가된다
예로서, 마키다(Machida) 등의 영국 특허 제2,237,446 A호에는, 외부 배선 및 프로그래밍 소스에 퓨즈를 접속시키는 2개의 단자를 갖는 퓨즈 위에 개구가 형성되는 프로세스가 기술되어 있다. 마키다 등의 기술에 따른 퓨즈는 제la도 및 제1b도에 도시된다.
대안적인 방법으로는, 제2의 전형적인 퓨즈 레이아웃에 있어서, 제2a도 및 제2b도에 도시된 바와 같이, 에너지가 퓨즈에 간접적으로 인가될 수 있다. 이 레이아웃은 레스터(Lester) 등의 미합중국 특허 제5,084,691호에 기술되어 있는데, 가열 소자(또는 소자들)(12)를 갖는 제어가능한 퓨즈는 저온 땜납 합금(11)을 용융시키기에 충분한 에너지를 제공하도록 나타나 있다. 이 퓨즈는 비연속성(discontinuity)을 보장하기에 충분히 높은 레벨까지 용융 온도를 상승시키는 퓨즈 근처에 밀접하게 위치된 에너지원에 의해 분리된다.
본 분야에 공지되어 있는 유사한 구조물뿐만 아니라 마키다 등 및 레스터 등에 의해 기술된 형태의 퓨즈에는 고유하게 퓨즈의 프로그래밍 단계 동안 전류를 통과시키는 2개의 단자가 있다. 모든 퓨즈에 공통적인 것은 주울 열과, 퓨즈가 비연속성으로 되도록 2개의 단자를 통과하는 전류의 조합이다.
퓨즈 형성 및 집적 기술이 본 기술 분야의 숙련된 자들에게는 널리 알려져 있지만, 이러한 형태의 퓨즈는 심각한 결점을 갖고 있다.
먼저, IC 칩에 전원이 공급될 때, 과도 전류 및 전압 스파이크(spike)가 배선에 항상 존재하여, 라인내의 전원을 변동시킨다. 이러한 상황은 칩 집적이 증가할수록 더욱 중요하게 되고, 칩 크기는 서브미크론 범위까지 축소된다. 두번째로, 종종, 주위 환경에서의 전기적인 노이즈가 IC 칩 설계의 명세(specification)를 초과할 수 있는 전압 변동을 일으킬 수 있다. 이들 변동 또는 노이즈 스파이크가 발생한다면, 상술된 형태의 퓨즈는 우발적인 프로그램밍에 요구된 임계치 이상의 점에 도달할 수 있어서, 퓨즈를 부주의하게 블로윙(blowing; 절단)시키는 것으로 생각할 수 있다.
따라서, 본 발명의 주요 목적은 노이즈 면역성인 퓨즈를 제공하는 것이다. 즉, 우발적인 프로그래밍을 트리거할 수 있는 전기적인 노이즈로부터 퓨즈를 보호하기 위한 것이다.
본 발명의 다른 목적은 비교적 낮은 전류가 퓨즈를 통과함으로써 프로그램될 수 있는 퓨즈 구조물을 제공하기 위한 것이다.
본 발명의 다른 목적은 표준 CMOS(Complementary Metal Oxide Semiconductor:상보형 금속 산화물 반도체) 또는 BiCMOS(Bipolar CMOS) 프로세스 제조 기술에 최소의 프로세스를 부가하여 퓨즈를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 블로우(blow; 퓨즈 절단) 단계 동안 파편의 생성을 최소화시키는 프로그래밍 가능한 퓨즈 구조물을 제공하는 것이다.
본 발명의 다른 목적은 집적회로 크기를 축소시킬 수 있는 퓨즈 구조물을 제공하는 것이다.
본 발명의 특별한 목적은 IC 칩이 다음 레벨의 어셈블리(예를 들어, 모듈 또는 카드)상에 장착된 후 오랫동안 프로그램될 수 있는 퓨즈 구조물을 제공하는 것이다.
본 발명의 상기 및 다른 목적에 따라, 절연층에 의해 절연된 기판을 갖는 집적회로에 있어서, 절연층에 의해 절연된 기판; 절연층상에, 서로 근접해 있는 한 쌍의 전류 캐링(carring) 퓨즈 링크를 포함하는 프로그램가능한 퓨즈 구조물; 퓨즈 링크의 쌍을 열적으로 결합시키는 열전도성 물질의 결합층; 및 퓨즈 링크쌍 중 제2 링크로부터 제1 링크까지 열전도성 물질의 층을 통해 에너지를 전달하기 위해 퓨즈 링크의 쌍 중 제2 링크를 활성화시킴으로써 퓨즈 링크쌍 중 제1 링크를 프로그래밍 하기 위한 수단을 포함하는 프로그램가능한 퓨즈 구조물이 제공된다.
동일한 소자를 나타내는 데 동일한 참조부호를 붙인 도면을 참조하여 본 발명의 양호한 예에 의해 본 발명을 더 설명하겠다.
본 발명의 기술에 따른 퓨즈 구조물을 도시하는 제3도를 참조하면, 전원에 교대로 부착된 단자들(20)에 퓨즈 링크(25)가 전기적으로 접속된다. 단자(22)와 접속하는 제2 링크(27)은 퓨즈 링크(25)와 유사하지만 동일하지는 않는 설계를 사용하여 퓨즈 링크(25)에 근접하여 (즉, 전류 리소그래픽 프로세스가 전형적으로 0.5 미크론 정도를 허용하는 만큼 가깝게) 위치된다. 열전도 소자(10)은 퓨즈의 프로그래밍을 용이하게 하기 위해 전기 절연체 및 열 전도체로서 사용된다. 전압이 퓨즈 링크(25 및 27)에 독립적으로 인가된다면, 어떠한 퓨즈 링크도 블로우되지 않는다. 퓨즈 구조물은 회로내의 전기적 노이즈의 큰 변화가 퓨즈를 프로그램시키기에 부적절한 경우에도 충분히 견디도록(robust) 설계된다. 프로그래밍 단계 동안 전류는 퓨즈(25 및 27)을 동시에 통과하여, 특정량의 주울 열이 양 소자에서 발생하도록 한다. 열전도층(10)은 전류가 2개의 라인에 존재하는 경우 퓨즈가 그 용융점에 도달할 때까지 퓨즈(25)로부터의 열 손실을 방지한다. 양 퓨즈 링크를 통과하는 전류는 매우 짧은 지연 스팬(delay span)내에 펄스가 동시에 발생할 때 순차적으로 인가되는 동기된 펄스의 형태, 또는 다르게는 동시에 발생하는 펄스와 같은 형태일 수 있다
제2 양호한 실시 예에서, 퓨즈 링크(25 및 27)은 서로 위·아래를 통과하도록 정렬되어, 상술한 것과 동일한 효과를 발생할 수 있다. 이러한 구성에서, 열적 결합 물질은 2개의 퓨즈 링크를 전기적으로 분리시켜야 한다.
상술한 바와 같이, 퓨즈 링크(25 및 27)은 절연층(10)에 의해 커버되거나 중첩되고, 절연층(2) 위에 설치된다. 퓨즈 링크(25)는 프로그래밍을 가능하게 하는데 사용되는 전기 회로의 일부가 되도록 설계된 1차 퓨즈이다. 링크(27)은 2차 퓨즈이고, 1차 퓨즈를 프로그래밍할 수 있게 하는 전기 회로의 일부가 되게 설계된다.
1차 퓨즈(25) 및 2차 퓨즈(27)은 능동 소자가 되도록 설계된다(능동 소자는 충분한 에너지가 퓨즈 링크들 중 어느 하나에 제공되는 경우 블로윙할 수 있도록 설계된다). 그러나, 더 간단한 제조 및 제어 프로세스를 제공하기 위해, 퓨즈들은 유사한 블로윙 특성으로 제조되는 것이 아니라, 2차 퓨즈(27)보다 더 높은 전력 발생 능력을 갖는 1차 퓨즈를 제공하는 것이 좋다. 이러한 것은 퓨즈들이 유사한 폭 및 조성으로 만들어진 경우에 퓨즈 링크들이 동일한 전원으로부터 동작할 수 있게 하면서, 퓨즈 링크의 길이를 제어함으로써 쉽게 달성될 수 있다.
제4a도-제4b도는 본 발명에 따른 퓨즈 구조물의 평면(상면)도 및 횡단면(측면)도이다. 제3도에 도시된 퓨즈의 레이아웃이 4개의 콘택트 또는 단자(20 및 22)를 각각 접속하는 2개의 퓨즈 링크(25 및 27)를 도시하지만, 본 기술 분야에 숙련된 자들은 퓨즈 링크(25 및 27)와 유사한 다수의 퓨즈 링크(25 및 27)이 설계시 유리하게 사용될 수 있다는 것을 이해할 것이다.
퓨즈 링크(25 및 27) 위에 위치된 열결합층(10)은 1차 퓨즈 링크(25)와 2차 퓨즈 링크(27) 사이에 열 링크를 제공한다. 따라서, 1차 퓨즈(25)에 열 에너지를 전달하는 능력에 의해, 2차 퓨즈(27)은 가열 소자에 공통으로 할당된 많은 애트리뷰트(attribute)를 갖는다. 열 결합층(10)은 BeO, Al3N4또는 다이아몬드와 같은 높은 열전도도를 갖는 임의의 전기적 절연 물질로 이루어진다. 본 기술 분야의 숙련자들은 상술한 물질이 단지 예시적인 목적으로만 설명되고, 다양한 물질 성분이 유사하게 만족한 결과를 제공할 수 있다는 것을 용이하게 이해할 수 있을 것이다. 유사하게, 열 결합층(10)이 2개의 퓨즈 소자를 링크하는 한, 구조물내의 서로 다른 레벨에 1차 및 2차 퓨즈를 설치함으로써 동일한 기능성을 갖게 하는 것이 가능하다.
2차 퓨즈 소자(27)의 기능은 일단 1차 퓨즈가 프로그래밍 레벨에서 에너지가 공급되면(energized) 에너지 방산률(dissipation rate)을 조절(orchestrate)하는 것이다. 2차 퓨즈가 활성화되지 않는 경우, 에너지는 활성 1차 퓨즈로부터 열 결합층(10)을 통해 2차 퓨즈 영역으로, 그리고 2개의 퓨즈로부터 모든 주변 영역으로 신속히 방산될 수 있다. 2차 퓨즈가 활성화되는 경우, 열 결합층을 통해 에너지를 전달하기 위한 포텐셜이 제한적일 때만 1차 퓨즈로부터 2차 퓨즈로의 에너지 방산률이 감소된다. 1차 퓨즈 링크(25)로부터의 에너지 손실률을 제어하는 능력에 의해, 2차 퓨즈 링크(27)은 게이트 소자에 공통적으로 할당된 기능을 얻는다. 따라서, 정상 회로 동작 동안, 1차 퓨즈의 온도는 항상 2차 퓨즈의 온도보다 높다.
제4b도에 도시된 층(6, 7 및 8)은 퓨즈가 일반적으로 칩 개별화 단계(chip personalization phase) 동안과 같은 프로세스의 나중 단계에 피착된 다수의 층 아래에 매립된다는 것을 예시한다. 전형적으로, 층(6)은 장치와 제1 금속층을 절연시키기 위한 절연체일 수 있다. SiO2와 같은 물질이 층(6)용으로 사용될 수 있다. 층(7)은 보통 평탄화층이고, 본 기술 분야에 공지된 방법에 의해 평탄화될 수 있는 유리 또는 절연체일 수 있다. 마지막으로, 층(8)은 평면 구조물상에 형성될 수 있고, 금속, 폴리이미드, 또는 칩 또는 어셈블리를 와이어링하기에 적절한 몇몇 다른 물질일 것이다. 층(6, 7 및 8)은 제3도에 도시되지 않았는데, 이것은 이 층들이 본 발명의 필수 구성요소라고 생각되지 않기 때문이다.
제4a도에 도시된 퓨즈 구조물의 열적 성능은 본 발명에 따른 퓨즈 구조물의 유효성(effectiveness)을 설명하기 위한 유한 요소법(finite elements method)을 사용하여 열 모델을 만듬으로써 연구되어 왔다. 2개의 퓨즈 링크는 2000Å 두께의 폴리실리콘의 층(25 및 27)을 사용하여 SiO2의 5000Å의 피착층(2) 위에 만들어진다. 이어서, 2000Å의 BeO층이 퓨즈층(25 및 27) 위에 피착된다. 이어서, 다층 구조물은 퓨즈 링크에 전기적 접속을 제공하는데 필요한 만큼 SiO2절연층 및 폴리실리콘층으로 덮힌다. 1차 퓨즈 링크(25)의 전형적인 크기는 2 미크론 × 0.5 미크론이고, 2차 퓨즈 링크(27)의 전형적인 크기는 3 미크론 × 0.5 미크론이다. 열 결합층(10)의 크기는 1 미크론 × 2 미크론이다. 실험적으로, 이러한 특성을 갖는 퓨즈는 퓨즈 링크 물질이 용융 상태일 때 적어도 0.4 마이크로초 동안 전압 펄스를 인가함으로써 프로그램될 수 있다는 것이 측정되었다.
퓨즈(25 및 27)은 양호하게 그들을 전도성으로 만들기 위해 도프된 다결정성 실리콘으로 이루어진다. 폴리실리콘 라인은 퓨즈로서 유리하게 사용될 수 있는데, 이것은 그 저항값이 충분히 높아서 펄스될 때 적절한 주울 열을 제공하기 때문이다. 특정 폴리실리콘 라인은 펄스시 전류 유도 저항 변화(Current Induced Resistance Change; CIRC) 동작(behavior)을 한다. 폴리실리콘의 도핑 및 그레인 크기는 이러한 효과를 강화하거나 저지하기 위해 최적화될 수 있다. 또한, 퓨즈가 저저항으로 CIRC 동작을 하게 하고, 전류가 유지된다면 여전히 블로우되게 하는 것이 가능하다 CIRC 동작은 n형 도프 물질내에서보다 p형 폴리실리콘내에서 가장 일반적이다. 또한 퓨즈로서 동작하지만 CIRC 동작을 나타내지 않는 다른 장점을 갖는 폴리실리콘 위에 실리사이드 물질(예를 들어, TiSi2또는 WSi2)를 형성하는 것도 가능하다. 본 분야의 숙련자들에게는 다른 전도성 물질이 유사한 결과를 얻도록 선택적으로 사용될 수 있다는 것이 명백하다.
상술한 구조물의 평가는 안정 상태가 1 마이크로초 이후에 도달될 수 있다는 것을 보여준다. 이 구조물에 의해 도달된 최대 온도는 인가된 펄스의 형태에 의존한다. 양호한 모델에 따르면, 전압 펄스가 1차 퓨즈에만 인가될 때, 1차 퓨즈가 도달하게 된 최대 온도는 1280℃이고, 2차 퓨즈에 대해서는 527℃였다. 이러한 에너지는 1차 퓨즈가 그 용융점에 도달하기에는 충분하지 않다. 전압 펄스가 2차 퓨즈에만 인가되는 경우 1차 퓨즈는 400℃에, 2차 퓨즈는 922℃에 도달한다 이것은 또한 에너지가 공급된(energizied) 퓨즈를 블로우하기에는 충분하지 않다. 마지막으로, 전압 펄스가 2개의 퓨즈에 동시적으로 인가되는 경우, 2개의 퓨즈에 에너지를 공급한 후 1차 퓨즈는 0.1 마이크로초 동안 용융 온도에 도달한다. 2차 퓨즈 온도는 0.5 마이크로초 이상 동안은 1400℃를 초과하지 않고, 3 볼트 펄스가 구조물에 인가될 때 최대인 1416℃에 도달한다.
동일한 전압 펄스가 2개의 퓨즈에 인가될 때, 2차 퓨즈는, 2차 퓨즈를 블로우시키는 것이 가능하기 전에 1차 퓨즈가 오랫동안 블로우되게 하는 용융 온도에 도달하기 위한 긴 시간, 및 1차 퓨즈를 통해 흐르는 전류에 비해 2차 퓨즈의 퓨즈링크에 인가된 낮은 전류라는 2개의 보호 메카니즘에 의해 우발적인 블로우가 방지된다. 이 결과는 2차 퓨즈를 블로우시키는데 필요한 시간이 1차 퓨즈를 블로우시키는데 필요한 0.4 마이크로초 이상 증가된다는 것이다. 그러나, 본 기술 분야에 숙련된 자들은 상기 보호 메카니즘 중 어느 하나라도 2차 퓨즈의 우발적인 블로윙을 방지하기에 충분할 것임이 이해될 것이다.
열적 노이즈 면역성 프로그램가능한 퓨즈의 제조는 종래의 반도체 제조 공정을 이용하여 달성된다. 평면형 기판상에, SiO2와 같은 절연층이 양호하게는 블랭킷 필름(blanket film) 으로서 피착된다. 약 0.2㎛의 두께를 갖는 다결정성 실리콘과 같은 적절한 퓨즈 물질이 마찬가지로 블랭킷 필름으로서 피착된다. 종래의 포토리소그래픽 기술을 이용하여, 1차 및 2차 퓨즈 링크가 현상되고, 동시에 단일 마스크를 이용하여 에칭됨으로써, 퓨즈들 사이의 간격이 일정하게 된다. 2개의 퓨즈 링크 사이의 전형적인 간격은 0.5㎛ 정도이지만, 원하는 모델에 따라 변할 수 있다. 퓨즈는 CF4와 같은 개스를 이용하여, 반응성 이온 에칭 툴내에서 수행된 이방성 에칭을 이용하여 에칭된다. 이어서, 열전도층, 예를 들어 BeO가 퓨즈 구조물 위의 블랭킷 필름으로서 피착된다. 열층은 2개의 퓨즈 링크를 접속 및 중첩시키는 물질의 스트립(strip)을 남겨놓고 웨이퍼로부터 선택적으로 제거될 수 있다. 이어서, 예를 들어, SiO2와 같은 절연층이 모든 표면을 패시베이트(passivate)하기 위해 피착된다. 접촉 레벨 리소그래피는 2개의 퓨즈 링크의 2개의 단자 위의 컨택트를 개방하기 위해 사용된다. 최종 구조물은 제3도 및 제4a도-제4b도에 도시된다.
다르게는, 상술한 것과 같은 퓨즈 구조물은 또한 퓨즈 구조물 위에 수직으로 배치된 열전도 물질의 층을 추가함으로써 제조될 수 있다. 2차 퓨즈는 1차 퓨즈 위를 교차하는 퓨즈 구조물의 일부분으로만 제조될 수 있지만, 열전도층과의 물리적인 컨택트가 유지된다는 것을 보장한다.

Claims (22)

  1. 절연층에 의해 절연된 기판을 갖는 집적회로내의 프로그램가능한 퓨즈 구조물에 있어서, 상기 절연층상에 있는, 서로 근접한 한 쌍의 전류 캐링(carrying) 퓨즈 링크; 상기 퓨즈 링크 쌍을 열적으로 결합시키는 열전도 물질의 결합층; 및 상기 퓨즈 링크쌍 중 제2 링크로부터 상기 열전도 물질의 층을 통해 상기 쌍 중 제1 링크로 에너지를 전달하기 위해 상기 퓨즈 링크쌍 중 상기 제2 링크를 활성화함으로써 상기 퓨즈 링크 쌍중 제1 링크를 프로그래밍하는 수단을 포함하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  2. 제1항에 있어서, 상기 기판이 상기 기판상에 형성된 SiO2의 층에 의해 절연되는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  3. 제1항에 있어서, 상기 퓨즈 링크쌍의 각각의 링크가 2개의 단자를 갖고 있고, 각각의 상기 단자는 집적회로에 배선을 제공하는 상호접속 와이어에 각각 부착되는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  4. 제3항에 있어서, 상기 퓨즈 링크들 각각의 상기 단자들 중 하나가 공통 상호접속 라인을 공유하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  5. 제1항에 있어서, 상기 열전도층은 전기적 절연층인 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  6. 제5항에 있어서, 상기 열전도층은 BeO, Al3N4및 다이아몬드로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  7. 제1항에 있어서, 상기 프로그래밍 수단은 상기 퓨즈 링크쌍의 각 링크에 동시에 인가된 전압 펄스인 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  8. 제1항에 있어서, 상기 프로그래밍 수단은 상기 퓨즈 링크쌍의 각 링크에 순차적으로 인가된 동기화 펄스인 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  9. 제1항에 있어서, 상기 열전도 및 전기 절연층은 상기 퓨즈 링크쌍의 제1 및 제2 링크를 서로 겹치게 하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  10. 제1항에 있어서, 상기 퓨즈 링크의 제1 링크는 상기 퓨즈 링크의 제2 링크 위에서 교차하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  11. 제1항에 있어서, 상기 퓨즈 링크의 제1 링크는 상기 퓨즈 링크의 제2 링크 아래에서 교차하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  12. 제1항에 있어서, 상기 퓨즈 링크쌍 중 제2 링크는 일단 상기 제1 퓨즈 링크가 프로그래밍 레벨로 에너지가 공급되면(energized) 상기 제1 퓨즈 링크의 에너지 방산률(energy dissipation late)을 게이트(gate)하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  13. 절연층에 의해 절연된 기판을 갖는 집적 회로내의 프로그램가능한 퓨즈 구조물에 있어서, 상기 절연층상에 있는, 서로 근접한 한 쌍의 전류 캐링 퓨즈 링크; 상기 한 쌍의 퓨즈 링크를 열적으로 결합시키는 열전도 물질의 결합층; 및 제1 링크에 의해 발생된 에너지의 열전도 물질층을 통한 전달을 제2 링크가 게이트하게 함으로써 상기 퓨즈 링크쌍 중 상기 제1 링크에 의해 발생된 에너지를 제한하여 상기 퓨즈 링크쌍 중 제1 링크를 프로그래밍하는 수단을 포함하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  14. 제13항에 있어서, 상기 프로그래밍은 상기 제1 링크를 통해 흐르는 전류와, 상기 제2 링크에 의해 게이트되는, 제1 링크내에 발생된 제한된 에너지를 조합함으로써 발생하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  15. 절연층에 의해 절연된 기판을 갖는 집적 회로내의 프로그램가능한 퓨즈 구조물에 있어서, 각각의 퓨즈 링크쌍내의 퓨즈 링크가 서로 근접해 있는, 절연층상의 다수의 퓨즈 링크의 쌍; 상기 다수의 퓨즈 링크쌍의 각각을 열적으로 결합하는 열전도 물질; 및 상기 다수의 쌍들 중 적어도 하나의 쌍 중 하나의 링크를 활성화하여 상기 열전도 물질을 통해 프로그램될 상기 적어도 하나의 쌍을 형성하는 다른 링크에 에너지를 전달함으로써 퓨즈 구조물을 프로그래밍하는 수단을 포함하는 것을 특징으로 하는 집적 회로.
  16. 집적회로내의 프로그램가능한 퓨즈 구조물에 있어서, 절연층상의 적어도 하나의 퓨즈 링크; 상기 적어도 하나의 퓨즈 링크내의 상기 절연층상의 가열 소자; 상기 가열 소자에 상기 적어도 하나의 퓨즈 링크를 열적으로 결합하는 열전도 물질의 결합층; 및 상기 가열 소자를 활성화하는 수단을 포함하고, 상기 가열 소자로부터의 에너지가 상기 퓨즈 링크를 오픈하기 위해 상기 퓨즈 링크에 결합되는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  17. 제16항에 있어서, 상기 가열 소자를 공유하는 다수의 상기 퓨즈 링크를 더 포함하는 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  18. 제16항에 있어서, 상기 가열 소자는 퓨즈 링크인 것을 특징으로 하는 프로그램 가능한 퓨즈 구조물.
  19. 제16항에 있어서, 상기 열전도 물질은 전기적으로 절연성인 것을 특징으로 하는 프로그램가능한 퓨즈 구조물.
  20. 절연 기판상의 집적회로내의 퓨즈를 프로그래밍하기 위한 방법에 있어서, 서로 근접한 한 쌍의 전류 캐링 퓨즈 링크를 상기 절연층상에 형성하는 단계; 열전도 물질로 상기 한 쌍의 퓨즈 링크를 열적으로 결합시키는 단계; 및 상기 퓨즈 링크쌍 중 제2 링크로부터 상기 열전도 물질을 통해 상기 쌍 중 제1 링크로 에너지를 전달하기 위해 상기 퓨즈 링크쌍 중 상기 제2 링크를 활성화함으로써 상기 쌍 중 하나의 퓨즈 링크를 프로그래밍하는 단계를 포함하는 것을 특징으로 하는 퓨즈 프로그래밍 방법.
  21. 제20항에 있어서, 상기 열전도 물질은 전기적으로 절연성인 것을 특징으로 하는 퓨즈 프로그래밍 방법.
  22. 제20항에 있어서, 상기 퓨즈 링크의 상기 쌍 중 하나의 링크는 가열 소자인 것을 특징으로 하는 퓨즈 프로그래밍 방법.
KR1019950024517A 1994-08-10 1995-08-09 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 KR0157348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/292,901 US5444287A (en) 1994-08-10 1994-08-10 Thermally activated noise immune fuse
US8/292,901 1994-08-10
US08/292,901 1994-08-10

Publications (2)

Publication Number Publication Date
KR960009116A KR960009116A (ko) 1996-03-22
KR0157348B1 true KR0157348B1 (ko) 1998-11-16

Family

ID=23126725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024517A KR0157348B1 (ko) 1994-08-10 1995-08-09 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법

Country Status (6)

Country Link
US (2) US5444287A (ko)
EP (1) EP0696812A1 (ko)
JP (1) JP3065512B2 (ko)
KR (1) KR0157348B1 (ko)
CN (1) CN1054944C (ko)
MY (1) MY112467A (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5851903A (en) * 1996-08-20 1998-12-22 International Business Machine Corporation Method of forming closely pitched polysilicon fuses
US5955960A (en) * 1997-03-24 1999-09-21 Jean-Luc Monnier Tamper resistant electronic lock and method of using same
KR19980081244A (ko) * 1997-04-09 1998-11-25 고사이아끼오 벼 병해 방제용 조성물 및 그것을 이용한 벼 병해 방제방법
US5976917A (en) 1998-01-29 1999-11-02 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
FR2778497B1 (fr) * 1998-05-07 2003-06-13 Sgs Thomson Microelectronics Fusible de circuit integre, a focalisation de courant
US6294453B1 (en) 1998-05-07 2001-09-25 International Business Machines Corp. Micro fusible link for semiconductor devices and method of manufacture
JP3150113B2 (ja) * 1998-11-11 2001-03-26 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
US6214694B1 (en) 1998-11-17 2001-04-10 International Business Machines Corporation Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
DE19957423B4 (de) * 1998-11-30 2008-09-18 Ust Umweltsensortechnik Gmbh Vorrichtung zum Schutz von elektrischen Verbrauchern
DE10005836B4 (de) * 2000-02-10 2006-10-12 Vossloh-Schwabe Elektronik Gmbh Leiterplattensicherung mit erhöhter Sicherheit
US6368902B1 (en) 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
EP1346412B1 (en) * 2000-12-22 2008-03-12 Nxp B.V. Semiconductor device comprising an arrangement of an electrically programmable non-volatile memory element
DE10245393A1 (de) * 2002-09-28 2004-04-08 Wickmann-Werke Gmbh Mittels Lichtbogen selbst-konfigurierendes Bauelement
US20050077594A1 (en) * 2003-10-10 2005-04-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device with polysilicon fuse and method for trimming the same
US6933591B1 (en) 2003-10-16 2005-08-23 Altera Corporation Electrically-programmable integrated circuit fuses and sensing circuits
US20050087836A1 (en) * 2003-10-22 2005-04-28 Taiwan Semiconductor Manufacturing Co. Electrically programmable polysilicon fuse with multiple level resistance and programming
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7242072B2 (en) * 2004-11-23 2007-07-10 International Business Machines Corporation Electrically programmable fuse for silicon-on-insulator (SOI) technology
US7382036B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse
US8093716B2 (en) * 2005-07-29 2012-01-10 Texas Instruments Incorporated Contact fuse which does not touch a metal layer
US7645645B2 (en) * 2006-03-09 2010-01-12 International Business Machines Corporation Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof
JP4708310B2 (ja) * 2006-06-19 2011-06-22 三菱電機株式会社 回路遮断装置
KR100871697B1 (ko) * 2007-01-17 2008-12-08 삼성전자주식회사 열발산 구조를 포함하는 전기 퓨즈
EP2111148B1 (en) * 2007-01-19 2015-08-12 Given Imaging (Los Angeles) LLC Micro-remote gastrointestinal physiological measurement device
JP2009016568A (ja) * 2007-07-04 2009-01-22 Toshiba Corp 半導体集積回路装置
US8901702B1 (en) 2013-05-10 2014-12-02 Honeywell International Inc. Programmable electrical fuse with temperature gradient between anode and cathode
JP6287137B2 (ja) * 2013-12-03 2018-03-07 富士電機株式会社 ポリシリコンヒューズおよびポリシリコンヒューズを有する、半導体装置およびポリシリコンヒューズの分断方法
US10490374B2 (en) * 2014-09-12 2019-11-26 Northrop Grumman Systems Corporation Phase-change material distributed switch systems
DE102015207187B4 (de) * 2015-04-21 2016-11-17 Siemens Aktiengesellschaft Umrichter mit Kurzschlussunterbrechung in einer Halbbrücke
US10700270B2 (en) 2016-06-21 2020-06-30 Northrop Grumman Systems Corporation PCM switch and method of making the same
US11546010B2 (en) 2021-02-16 2023-01-03 Northrop Grumman Systems Corporation Hybrid high-speed and high-performance switch system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814853A (en) * 1981-10-28 1989-03-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with programmable fuse
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
JPS63140550A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 冗長回路用電気ヒユ−ズ
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
JP2816394B2 (ja) 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
JP2913768B2 (ja) * 1990-05-23 1999-06-28 日本電気株式会社 半導体装置
US5084691A (en) * 1990-10-01 1992-01-28 Motorola, Inc. Controllable fuse
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits

Also Published As

Publication number Publication date
JP3065512B2 (ja) 2000-07-17
CN1120735A (zh) 1996-04-17
JPH0864105A (ja) 1996-03-08
MY112467A (en) 2001-06-30
CN1054944C (zh) 2000-07-26
US5444287A (en) 1995-08-22
KR960009116A (ko) 1996-03-22
EP0696812A1 (en) 1996-02-14
US5614440A (en) 1997-03-25

Similar Documents

Publication Publication Date Title
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
TW228036B (ko)
EP1479106B1 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
EP0078165B1 (en) A semiconductor device having a control wiring layer
US3792319A (en) Poly-crystalline silicon fusible links for programmable read-only memories
US6633055B2 (en) Electronic fuse structure and method of manufacturing
EP0112675B1 (en) A link structure selectively activable to create a conducting link in an integrated circuit
JP3048885B2 (ja) 集積回路中の埋め込み半導体ヒューズ構造およびその形成方法
US20060220174A1 (en) E-Fuse and anti-E-Fuse device structures and methods
US4853758A (en) Laser-blown links
US8952487B2 (en) Electronic circuit arrangement
JPH06260558A (ja) プログラミング可能なアンチヒューズ要素
US4960729A (en) Integrated circuits and a method for manufacture thereof
KR20050112099A (ko) 프로그래머블 반도체 장치
US5827759A (en) Method of manufacturing a fuse structure
US20090090993A1 (en) Single crystal fuse on air in bulk silicon
US5572050A (en) Fuse-triggered antifuse
US6815264B2 (en) Antifuses
JP2007515072A (ja) 集積回路ヒューズおよびその製造方法
JPH0256815B2 (ko)
JPS6059678B2 (ja) プログラマブル・リ−ド・オンリ・メモリ素子
JPS61176135A (ja) 半導体装置
JPH0451561A (ja) 半導体装置
JPS6143465A (ja) 半導体装置
KR20070015910A (ko) 집적 회로 퓨즈 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020509

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee