KR20070015910A - 집적 회로 퓨즈 및 제조 방법 - Google Patents

집적 회로 퓨즈 및 제조 방법 Download PDF

Info

Publication number
KR20070015910A
KR20070015910A KR1020067014307A KR20067014307A KR20070015910A KR 20070015910 A KR20070015910 A KR 20070015910A KR 1020067014307 A KR1020067014307 A KR 1020067014307A KR 20067014307 A KR20067014307 A KR 20067014307A KR 20070015910 A KR20070015910 A KR 20070015910A
Authority
KR
South Korea
Prior art keywords
conductive layer
type
junction
forming
integrated circuit
Prior art date
Application number
KR1020067014307A
Other languages
English (en)
Inventor
존 엠. 영
Original Assignee
아나로그 디바이시즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아나로그 디바이시즈 인코포레이티드 filed Critical 아나로그 디바이시즈 인코포레이티드
Priority to KR1020067014307A priority Critical patent/KR20070015910A/ko
Publication of KR20070015910A publication Critical patent/KR20070015910A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 퓨즈는 기판의, 접합부에서 만나는 P-형 및 N-형 영역, P-형 및 N-형 영역 상의 도전층, 및 퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 접합부 상의 도전층을 개방하기 위한 도전층으로의 회로 접속을 포함한다. 집적 회로 퓨즈를 제조하는 방법 또한 제공된다.
집적 회로 퓨즈, 도전층, 메모리 어레이

Description

집적 회로 퓨즈 및 제조 방법{INTEGRATED CIRCUIT FUSE AND METHOD OF FABRICATION}
<관련 출원으로의 상호 참조>
본 출원은 본원에서 그 전체가 참조로서 포함되는 2003년 12월 17일에 출원된 가출원번호 60/530,146을 기초로 하는 우선권을 주장한다.
<기술 분야>
본 발명은 집적 회로 제조에 관한 것이며, 보다 상세히는 집적 회로 퓨즈 및 집적 회로 퓨즈를 제조하는 방법에 관한 것이다.
다수의 집적 회로 설계는 대형 온-칩(on-chip) 메모리 어레이를 포함한다. 일례로서 디지털 신호 프로세서가 있다. 수율(yield rate)을 향상시키기 위해서, 메모리 어레이는 제조 이후의 수리를 할 수 있도록 여분의 행 및 열을 포함하여 제조될 수 있다. 1 비트 장애는 이러한 장애를 포함하는 열 또는 행을 교체함으로써 수리될 수 있다. 이러한 수리는 결함이 있는 열 또는 행을 디스에이블시키고 메모리 어레이의 여분의 열 또는 행을 인에이블시키는 집적 회로 퓨즈의 사용을 통해 이루어질 수 있다.
집적 회로 퓨즈는 또한 칩 ID 및/또는 회로 파라미터와 같은 칩의 다양한 특 징을 프로그램하는 데에 이용될 수 있다. 아날로그 집적 회로의 퓨즈 트리밍(trimming)은 예를 들면, 1995년 1월 24일에 Moyal 등에게 허여된 미국 특허 제5,384,727호, 및 1995년 5월 2일에 Moyal 등게 허여된 미국 특허 제5,412,594호에 기재되어 있다.
칩은 복수의 집적 회로 퓨즈를 포함할 수 있다. 이러한 집적 회로 퓨즈는 매우 작은 크기를 가져야 하며, 신뢰성 있게 단절되어야 하고, 2개의 뚜렷한 논리적 상태를 가져야 한다.
한 종래 기술의 접근법에서, 금속 퓨즈는 레이저 에너지를 이용함으로써 금속 연속성을 중단(interrupt)하도록 프로그래밍된다. 칩 수리 비용은 종종 총 제조 비용의 10%가 되지만, 이러한 비용은 수리를 채용하지 않을 때의 대량의 수율 손실 때문에 용인될 수 있는 것으로 여겨져 왔다.
다른 종래 기술의 접근법에서, 퓨즈는 금속표면층을 가지는 폴리실리콘 링크를 포함한다. 퓨즈가 프로그래밍되어야 할 때, 전류가 금속층을 지나가서 금속 이동(metal migration) 및 열적 단절을 일으킨다. 저항은 통상적으로 2ohm/square에서 30 ohm/square까지 대략 한 자릿수 만큼 변한다. 폴리실리콘이 열적으로 단절될 때까지 에너지 인가는 계속된다. 폴리실리콘의 열적 단절에 요구되는 추가적인 에너지는 상당히 크다. 또한, 개방 상태의 저항은 10K ohm 범위 내에 있다. 그러므로, 퓨즈는 완전히 열리지 않는다. 또한, 시간에 따라 저항이 감소할 수 있다. 폴리실리콘 퓨즈는, 예를 들면, 2003년 9~10 월에 발간된 "IEEE Design & Test of Computers" 의 67 -75 페이지에 기재된, 1999년 10월 26일에 D. Anand 등에 의해 Boyd 등에 허여된 발명의 명칭이 "An On-Chip Self-Repair Calculation and Fusing Methodology"인 미국 특허 제5,973,977에 기재된다.
집적 회로 퓨즈의 모든 종래 기술은 하나 이상의 단점을 가졌다. 따라서, 향상된 집적 회로 퓨즈 및 집적 회로 퓨즈를 제조하는 방법이 필요하다.
본 발명의 제1 양태에 따른, 집적 회로 퓨즈가 제공된다. 집적 회로 퓨즈는 기판 내의 접합부에서 인접해 있는 P-형 및 N-형 영역, P-형 및 N-형 영역 상의 도전층, 및 퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 접합부 상의 도전층을 개방하기 위한, 도전층으로의 회로 접속을 포함한다.
본 발명의 제2 양태에 따르면, 집적 회로 퓨즈를 제조하기 위한 방법이 제공된다. 이 방법은 접합부에서 인접해 있는 P-형 및 N-형 영역을 기판에 형성하는 단계, P-형 및 N-형 영역 상에 도전층을 형성하는 단계, 및 퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 접합부 상의 도전층을 개방하기 위하여 전기 에너지원에 도전층을 접속하는 단계를 포함한다.
도 1은 본 발명의 제1 실시예에 따른 집적 회로 퓨즈의 간단한 단면도.
도 2는 도 1의 집적 회로 퓨즈의 상면도.
도 3은 도 1 및 도 2의 집적 회로 퓨즈의 등가 회로를 도시하는 개략도.
도 4는 본 발명의 제2 실시예에 따른 집적 회로 퓨즈의 상면도.
도 5는 도 4의 집적 회로 퓨즈의 단면도.
본 발명을 보다 잘 이해하기 위하여, 본원에 참조로서 포함되는 첨부된 도면에 대한 참조가 이루어진다.
본 발명의 제1 실시예에 따른 집적 회로 퓨즈가 도 1 및 도 2에 도시된다. 도 1은 단면도이며 도 2는 상면도이다. P-형 기판(12)에 N-웰(10)이 형성된다. P-형 영역(20) 및 N-형 영역(22)이 N-웰(10)에 형성된다. P-형 영역(20) 및 N-형 영역(22)은 접합부(24)에 인접해 있다. 각각 P-형 확산 및 N-형 확산이라고도 칭하는 P-형 영역(20) 및 N-형 영역(22)은 또한 적절한 도펀트 이온으로 이온을 주입한 다음 도펀트 이온이 확산되도록 어닐링함으로써 형성되어 반도체 다이오드를 형성한다.
P-형 영역(20) 및 N-형 영역(22) 상에, 특히 접합부(24)를 덮도록 도전층(30)이 형성된다. 도전층(30)은 금속이거나, 자가-정렬된 실리사이드 공정에 따라 형성된 금속 실리사이드와 같은 금속 실리사이드일 수 있다. P-형 영역(20) 위의 도전층(30)은 접점(32)에 의해 금속 배선(34)에 접속된다. N-형 영역(22) 위의 도전층(30)은 접점(36)에 의해 금속 배선(38)에 접속된다. 금속 배선(34 및 38)은 절연층(40)에 의해 기판(12)으로부터 분리된 패턴화된 금속층의 일부일 수 있다. 실제로, 금속 배선(34)은 복수의 접점(32)에 의해 도전층(30)에 접속될 수 있고 금속 배선(38)은 복수의 접점(36)에 의해 도전층(30)에 접속될 수 있어서 전류-전달 능력을 향상시킨다.
도 2에 도시된 바와 같이, P-형 영역(20)은 상대적으로 큰 면적의 접촉 영 역(20a) 및 상대적으로 좁은 접합부 영역(20b)을 포함할 수 있다. 마찬가지로, N-형 영역(22)은 상대적으로 큰 면적의 접촉 영역(22a) 및 상대적으로 좁은 접합부 영역(22b)을 포함할 수 있다. 접합부 영역(20b 및 22b)은 접합부(24)에서 접해 있고, 접합부(24)의 너비 W를 한정한다.
자가-정렬된 실리사이드 공정에 따르면, 금속 실리사이드는 P-형 영역(20) 및 N-형 영역(22) 상에 형성되고 이들 영역 외측에는 형성되지 않는다. 따라서, (도 1의) 도전층(30)은 접촉 영역(20a 및 22a) 위에서는 상대적으로 큰 면적을 가지며 접합부 영역(20b 및 22b) 위에서는 상대적으로 좁다. 이러한 구성에 의해 접촉 영역(20a 및 22a) 위의 도전층(30)에는 복수개의 접점이 형성될 수 있다. 또한, 도전층(30)은, 후술될 바와 같이 퓨즈가 프로그래밍될 때 접합부(24) 위에서는 상대적으로 좁아 도전층(30)의 단절을 용이하게 한다. 전류가 도전층(30)을 지나갈 때, 전류 밀도는 접합부(24) 위의 좁은 영역에서 가장 높으므로, 접합부(24) 위의 도전층(30)을 단절시키게 된다.
도 1 및 도 2의 집적 회로 퓨즈의 등가 회로가 도 3에 도시된다. 저항(60 및 62)은 각각 P-형 영역(20) 및 N-형 영역(22)위의 도전층(30)의 저항을 나타낸다. 가변 저항(64)은 접합부(24) 위의 도전층(30)의 저항을 나타낸다. 다이오드(70)는 P-형 영역(20)과 N-형 영역(22) 간의 접합부(24)에서의 다이오드에 대응한다. 저항(72 및 74)은 각각 P-형 영역(20) 및 N-형 영역(22)의 벌크 저항을 나타낸다. 도 3에 더 도시된 바와 같이, 저항(62 및 74)은 공급 전압 Vdd에 접속될 수 있고, 저항(60 및 72)은 트랜지스터 스위치(80)에 접속될 수 있다. 트랜지스터 스위치(80)는 퓨즈 프로그램 신호의 응답으로, 저항(60 및 72)을 접지와 같은 기준 전압에 접속할 수 있다. 도 1을 다시 참조하면, 공급 전압 Vdd는 금속 배선(38)에 접속될 수 있고, 트랜지스터 스위치(80)는 금속 배선(34)에 접속될 수 있다.
사용시, 도 1-3의 집적 회로 퓨즈는 폐쇄 상태로 제조되고 개방 상태로 바꿀 수 없도록 프로그래밍될 수 있다. 폐쇄 상태에서, 전기 전류는 금속 배선(38)으로부터 도전층(30)을 통하여 금속 배선(34)으로 흐른다. 개방 상태에서, 다이오드(70)가 역-바이어스(reverse-biased)될 때 퓨즈는 금속 배선(38)과 금속 배선(34) 간에 높은 전기 저항을 가진다. 도 1 내지 3의 퓨즈는 금속 이동 및 단절을 일으키기에 충분한 전류가 도전층(30)을 통하게 함으로써 프로그래밍된다. 이는 퓨즈 프로그램 신호를 트랜지스터 스위치(80)에 인가함으로써 수행될 수 있으며, 이로써 트랜지스터 스위치(80)는 도전층(30) 및 P-형 영역(20)을 접지에 접속하여 전기 전류가 도전층(30)을 지나가게 된다. 도 2에 도시된 바와 같이, 도전층(30)은 접합부(24) 위에서 상대적으로 좁기 때문에, 금속은 접합부(24) 위에서 단절된다. 이는 (도 3의) 높은 저항을 가지는 역-바이어스된 다이오드(70)로서 작용하는 P-형 영역(20) 및 N-형 영역(22)이 통상적으로 100k ohm 범위에 있도록 한다.
이제 본 발명의 실시예에 따른 집적 회로 퓨즈의 예가 기술된다. P-형 영역(20)은 도펀트 원자를 1015 내지 1020 atom/cm3 범위 내의 도우즈로 주입함으로써 형성될 수 있다. N-형 영역(22)은 도펀트 원자를 1015 내지 1020 atom/cm3 범위 내의 도우즈로 주입함으로써 형성될 수 있다. P-형 영역(20) 및 N-형 영역(22)은 대략 200 A°의 깊이를 가질 수 있고, 접합부(24)의 너비 W는 0.1 내지 0.5 ㎛ 범위 내에 있을 수 있다. 도전층(30)은 10 내지 100 A°의 범위 내의 두께를 가지는 텅스텐일 수 있다. 도전층(30)의 다른 적절한 물질은 티타늄, 플래티넘 및 팔라듐을 포함한다. 이들 파라미터는 단지 예로서 주어진 것이며 본 발명의 범위를 한정하는 것이 아니라고 이해될 것이다.
본 발명의 선택적인 특징이 도 1에 도시된다. 열 차폐부(50)가 접합부(24)의 위에 위치할 수 있다. 열 차폐부는 예를 들면, 집적 회로의 금속 상호접속층의 패턴화된 영역과 같은 금속층일 수 있다. 차폐부(50)는 낮은 에너지에서의 단절을 촉진하도록 퓨즈의 국부적인 영역에 열을 포함시키는 것을 돕는다. 차폐부(50)는 또한 단절용 퓨즈의 열로부터 집적 회로의 상측 레벨을 보호하는 작용을 한다.
본 발명의 제2 실시예에 따른 집적 회로 퓨즈가 도 4 및 도 5에 도시된다. 도 4는 상면도이고 도 5는 단면도이다. P-형 영역(120) 및 N-형 영역(122)이 N-웰(110)에 형성된다. P-형 영역(120) 및 N-형 영역(122)은 접합부(124)에 접해있다. 도 1 내지 3의 실시예와는 다르게, P-형 영역(120) 및 N-형 영역(122)은 상대적으로 좁은 접합부 영역을 포함하지 않는다. 대신에, P-형 영역(120) 및 N-형 영역(122)은 이들의 전체 너비를 따라 접해 있어 강성의 PN 접합부를 제공한다.
도 4 및 도 5의 실시예에서, P-형 영역(120) 및 N-형 영역(122)을 덮는 도전 층(130)의 크기 및 형태는 패턴화된 마스킹층에 의해 한정된다. RPO로서 알려진 마스킹층은 실리사이드 도전층(130)의 패터닝에 이용될 수 있다. 마스킹층은 도전층(130)이 덮지 않은 영역을 한정하는 마스크 세그먼트(142 및 144)로 도 4에 도시된다. 도 4에 도시된 바와 같이, 마스크 세그먼트(142)는 접합부(124) 위에서 피크(146)로 테이퍼(taper)되고, 마스크 세그먼트(144)는 접합부(124) 위에서 피크(148)로 테이퍼된다. 마스크 세그먼트(142 및 144)의 바깥 부분은 도전층(130)에 의해 덮이는 부분을 한정한다. 그러므로, 피크(146 및 148) 간의 간격(spacing)은 접합부(124) 위의 도전층(130)의 너비 W를 한정한다. 마스크 세그먼트(142 및 144)의 테이퍼는 도전층(130)이 접합부(124) 위에서 가장 좁은 너비 W를 가짐을 보장한다. 결과적으로, 전기 전류가 도전층(130)을 지나갈 때, 전류 밀도는 접합부(124) 위의 좁은 영역에서 가장 높아, 도전층(130)은 접합부(124) 위에서 단절되게 된다.
도전층(130)의 크기 및 형태는 마스크 세그먼트(142 및 144)의 크기 및 형태를 제어함으로써 제어될 수 있다고 이해될 것이다. 그러므로, 예를 들면, 피크(146 및 148) 간의 간격 및 마스크 세그먼트(142 및 144)의 테이퍼는 변할 수 있다. 또한, 테이퍼는 선형일 수 있거나 비선형일 수 있다.
실제 직접 회로는 본원에 기술되고 도시된 유형의 임의의 개수의 집적 회로 퓨즈를 포함할 수 있다고 이해될 것이다. 퓨즈는 다른 회로와 결합되어 소정의 기능을 제공한다.
본원에서 본 발명의 바람직한 실시예라 고려되는 것들이 도시되고 기술되었 지만, 다양한 변경 및 수정이 특허 청구 범위에 정의된 본 발명의 범위를 벗어나지 않고 이루어질 수 있음이 본 기술 분야에서 숙련된 기술을 가진 자에게 명백할 것이다.

Claims (26)

  1. 집적 회로 퓨즈로서,
    기판 내의 접합부에서 인접하는 P-형 및 N-형 영역,
    상기 P-형 및 N-형 영역 상의 도전층, 및
    퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 상기 접합부에서의 상기 도전층을 개방하기 위한 상기 도전층으로의 회로 접속들을 포함하는 집적 회로 퓨즈.
  2. 제1항에 있어서,
    상기 P-형 및 N-형 영역은 각각 P-형 및 N-형 확산을 포함하는 집적 회로 퓨즈.
  3. 제1항에 있어서,
    상기 P-형 및 N-형 영역은 상기 기판 내의 N-웰에 형성되는 집적 회로 퓨즈.
  4. 제1항에 있어서,
    상기 도전층은 실리사이드층을 포함하는 집적 회로 퓨즈.
  5. 제1항에 있어서,
    상기 도전층은 금속을 포함하는 집적 회로 퓨즈.
  6. 제1항에 있어서,
    상디 도전층은 텅스텐을 포함하는 집적 회로 퓨즈.
  7. 제1항에 있어서,
    상기 도전층은 전기 에너지의 인가 시에 상기 접합부에서 개방하도록 형태가 이루어지는 집적 회로 퓨즈.
  8. 제1항에 있어서,
    상기 접합부는 대략 0.5 ㎛ 이하의 너비를 가지는 집적 회로 퓨즈.
  9. 제1항에 있어서,
    상기 회로 접속들은 상기 집적 회로의 공급 전압으로의 접속을 포함하는 집적 회로 퓨즈.
  10. 제1항에 있어서,
    상기 회로 접속들은 상기 접합부의 반대측 상의 상기 도전층으로의 전기 접속들을 포함하는 집적 회로 퓨즈.
  11. 제1항에 있어서,
    상기 접합부 위에 차폐부를 더 포함하는 집적 회로 퓨즈.
  12. 집적 회로 퓨즈를 제조하는 방법으로서,
    접합부에서 인접하는 P-형 및 N-형 영역을 기판에 형성하는 단계,
    상기 P-형 및 N-형 영역 위에 도전층을 형성하는 단계, 및
    퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 상기 접합부 상의 상기 도전층을 개방하기 위하여 상기 도전층을 전기 에너지원에 접속하는 단계를 포함하는 집적 회로 퓨즈를 제조하는 방법.
  13. 제12항에 있어서,
    상기 P-형 및 N-형 영역을 형성하는 단계는 각각 P-형 및 N-형 확산을 형성하는 단계를 포함하는 방법.
  14. 제13항에 있어서,
    상기 기판 상의 N-웰에 P-형 및 N-형 확산을 형성하는 단계를 포함하는 방법.
  15. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 실리사이드층을 형성하는 단계를 포함하는 방법.
  16. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 금속층을 형성하는 단계를 포함하는 방법.
  17. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 텅스텐층을 형성하는 단계를 포함하는 방법.
  18. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 상기 도전층의 너비 및 두께를 제어하여 원하는 퓨즈 프로그래밍 조건을 제공하는 단계를 포함하는 방법.
  19. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 상기 도전층의 형태를 제어하여 원하는 퓨즈 프로그래밍 조건을 제공하는 단계를 포함하는 방법.
  20. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 원하는 퓨즈 프로그래밍 조건을 제공하도록 상기 도전층을 마스킹층으로 패터닝하는 단계를 포함하는 방법.
  21. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 상기 접합부 상에 최소 너비를 제공하도록 상기 도전층을 패터닝하는 단계를 포함하는 방법.
  22. 제12항에 있어서,
    상기 도전층을 형성하는 단계는 상기 접합부 상에 상기 전류 밀도를 향상시키도록 상기 도전층을 패터닝하는 단계를 포함하는 방법.
  23. 제12항에 있어서,
    상기 상기 도전층을 접속하는 단계는 상기 도전층을 상기 집적 회로의 공급 전압에 접속하는 단계를 포함하는 방법.
  24. 제12항에 있어서,
    상기 도전층을 접속하는 단계는 상기 접합부의 반대측 상의 상기 P-형 및 N-형 영역 및 상기 도전층으로의 접속들을 제공하는 단계를 포함하는 방법.
  25. 제12항에 있어서,
    상기 접합부 상에 차폐부를 형성하는 단계를 더 포함하는 방법.
  26. 집적 회로 퓨즈로서,
    기판에 형성된 N-웰 내의, 접합부에서 인접하는 P-형 및 N-형 확산,
    상기 P-형 및 N-형 확산 상의 실리사이드층, 및
    퓨즈 프로그램 신호의 응답으로 충분한 전기 에너지를 인가하여 상기 접합부에서의 상기 실리사이드층을 개방하기 위한 상기 접합부의 반대측 상의 상기 P-형과 N-형 확산 및 상기 실리사이드층으로의 회로 접속을 포함하는 집적 회로 퓨즈.
KR1020067014307A 2003-12-17 2004-12-17 집적 회로 퓨즈 및 제조 방법 KR20070015910A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067014307A KR20070015910A (ko) 2003-12-17 2004-12-17 집적 회로 퓨즈 및 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60/530,146 2003-12-17
KR1020067014307A KR20070015910A (ko) 2003-12-17 2004-12-17 집적 회로 퓨즈 및 제조 방법

Publications (1)

Publication Number Publication Date
KR20070015910A true KR20070015910A (ko) 2007-02-06

Family

ID=43650227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067014307A KR20070015910A (ko) 2003-12-17 2004-12-17 집적 회로 퓨즈 및 제조 방법

Country Status (1)

Country Link
KR (1) KR20070015910A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013420B2 (en) 2007-09-03 2011-09-06 Samsung Electronics Co., Ltd. Electrical fuse device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013420B2 (en) 2007-09-03 2011-09-06 Samsung Electronics Co., Ltd. Electrical fuse device

Similar Documents

Publication Publication Date Title
US5163180A (en) Low voltage programming antifuse and transistor breakdown method for making same
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
US3792319A (en) Poly-crystalline silicon fusible links for programmable read-only memories
KR100462509B1 (ko) 상전이에 의한 저항치의 변화로 프로그램되는프로그래머블 소자
TWI445137B (zh) 單次性可編程記憶體、電子系統、電性熔絲記憶體、可編程電阻式記憶體及其方法
US4814853A (en) Semiconductor device with programmable fuse
US6897543B1 (en) Electrically-programmable integrated circuit antifuses
US4823181A (en) Programmable low impedance anti-fuse element
US4943538A (en) Programmable low impedance anti-fuse element
US4881114A (en) Selectively formable vertical diode circuit element
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
TWI399847B (zh) 可調諧反熔絲元件及其製造方法
CN102856250B (zh) 具有鳍片基础熔丝的集成电路及相关制造方法
JPH023278A (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
US7923811B1 (en) Electronic fuse cell with enhanced thermal gradient
WO2003073503A2 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
EP1831927B1 (en) An anti-fuse cell and its manufacturing process
US20090090993A1 (en) Single crystal fuse on air in bulk silicon
US8278732B1 (en) Antifuse element for integrated circuit device
US6088256A (en) Integrated circuit with electrically programmable fuse resistor
US20040056325A1 (en) Optically and electrically programmable silicided polysilicon fuse device
US6949423B1 (en) MOSFET-fused nonvolatile read-only memory cell (MOFROM)
US20050133882A1 (en) Integrated circuit fuse and method of fabrication
KR20070015910A (ko) 집적 회로 퓨즈 및 제조 방법
JP3288385B2 (ja) フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination