JP3288385B2 - フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 - Google Patents

フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法

Info

Publication number
JP3288385B2
JP3288385B2 JP52805297A JP52805297A JP3288385B2 JP 3288385 B2 JP3288385 B2 JP 3288385B2 JP 52805297 A JP52805297 A JP 52805297A JP 52805297 A JP52805297 A JP 52805297A JP 3288385 B2 JP3288385 B2 JP 3288385B2
Authority
JP
Japan
Prior art keywords
fuse
conductivity type
conductor track
antifuse
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52805297A
Other languages
English (en)
Other versions
JPH11506874A (ja
Inventor
ツェットラー トーマス
ヴィンナール ヨーゼフ
ゲオルガコス ゲオルク
ポックラント ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11506874A publication Critical patent/JPH11506874A/ja
Application granted granted Critical
Publication of JP3288385B2 publication Critical patent/JP3288385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、フューズ（分離可能な接続ブリッジ）およ
びアンチフューズ（接続可能な導体中断部）ならびにフ
ューズとアンチフューズの製造および活性化方法に関す
る。
フューズ機構は、本来の製造プロセスの後で導電接続
を分離（“フューズ”）したり新たに形成（“アンチフ
ューズ”）する目的で、集積回路において用いられる。
この種のフューズ機構の適用事例はきわめて多種多様で
ある。たとえばアナログ回路のトリミングないし調整の
ためにフューズが利用される。また、冗長的な回路部分
を活性化し欠陥部分を切断するためにフューズが用いら
れる。また、プログラマブル・ロジックアレイ（PLA）
において、フューズにより論理結合がプログラミングさ
れる。さらに、セキュリティに関してクリティカルな回
路であれば、回路のテストモードに対する不正なものに
よるアクセスが、フューズによって防止される。
フューズ機構ないしアンチフューズ機構についての大
事な判定基準は、耐用年数と信頼性である。つまり、ど
れだけ確実にどのくらいの期間にわたってフューズない
しアンチフューズが、電流密度や温度とは無関係に両方
の状態すなわちオフ／オンを保つか、ということであ
る。さらに別の判定基準は、たとえばフューズのテスト
などにおいて、フューズ機構ないしアンチフューズ機構
を活性化するための手間である。さらに安全性に関して
クリティカルな適用事例のためには、プログラミングの
書き換えや外部からの接触に対するセキュリティが重要
である。
これまでは主として金属、ポリシリコンあるいは誘電
体から成るフューズ機構が製造されてきた。
最初に挙げたフューズ機構の場合、金属化面（たとえ
ばAlSiCu）の材料から製造されたフューズが、トリミン
グやセキュリティの適用事例のために広く普及してい
る。この場合、活性化の形態に従ってレーザフューズと
電気フューズとに区別される。レーザフューズの場合、
パルス化されたレーザ（たとえばネオジミウムYAGレー
ザ）のエネルギーによりフューズ機構の金属トラックが
局所的に、すなわち典型的には２〜約５マイクロｍの幅
で溶融され、そのようにして切断される。レーザフュー
ズ機構のもつ欠点とは、レーザユニットを備えたテスタ
のために高いコストをかけて、かなり長い期間、ウェハ
全体を処理しなければならないことである。これに対し
電気フューズ機構は、十分に大きい電流パルスによって
分離される。動作温度がかなり高いと金属フューズ機構
はどれでも、再び癒着してしまうリスクを有している。
しかも金属フューズは、光学的な補助手段によって比較
的容易に外部から探し出すことができ、外部からの接触
接続を操作できてしまう。このことは、安全性に関して
クリティカルな適用事例の場合には殊に重大な欠点とな
る。
別の分類に入れるべきポリフューズは、金属フューズ
と同じようにレーザフューズまたは電気フューズとして
構成される。電気フューズとしては、導電性材料のポリ
シリコンは金属に比べ不利である。なぜならば、基板と
の熱的結合が比較的良好であるしマイグレーション耐性
が良好であるがゆえに、熱による破壊つまりはフューズ
の活性化がかえって難しくなってしまっているからであ
る。
３つめの分類に入れるべきアンチフューズは、誘電体
（たとえば材料Sinから成る誘電体、M.T.Takagi,I.Yosh
ii,N,Ikeda,H.Yasuda,K.Hama,Pros,IEDM 1993,p.31−34
参照）、または高抵抗の半導体（たとえばアモルファス
シリコンから成る半導体、K.E.Gordon,R.J.Wong,Proc.I
EDM 1993,p.27−30参照）を破壊可能な絶縁体として有
するものであり、このようなアンチフューズは典型的に
はプログラマブルロジックアレイに使われる。このよう
なアンチフューズは、十分に高い電圧により活性化され
る。操作されないよう保護する点については、金属フュ
ーズやポリフューズよりも改善されている。しかし、プ
ログラミングされた（導電性となった）アンチフューズ
には局所的に高い電流密度が生じるため、絶縁状態が再
び戻ってしまうおそれがある。このようなアンチフュー
ズにおける他の重大な欠点は、付加的な絶縁層や電極層
のためにプロセスが著しく煩雑になることである。
ヨーロッパ特許出願EP 655 783 A1により知られてい
るアンチフューズ機構は、ｎ形ウェル内に形成されたp+
ドーピング拡散領域と、この拡散領域に対応して設けら
れたアルミニウム導体路を有している。このアンチフュ
ーズ機構は十分に大きい電流が導体路に印加されること
で活性化され、その結果、アルミニウムが導体路から下
へ向かって拡散領域へと移動し、拡散領域のpn接合が破
壊されることで、もはや取り消すことのできない接続が
引き起こされる。このアンチフューズ機構はなんといっ
ても、一方的にしか作動できないすなわち一方の電流方
向でしか作動できないアンチフューズ機構であって、つ
まりこのアンチフューズ機構は阻止方向に接続されたダ
イオードである。しかもこのアンチフューズ機構を活性
化するためには、慣用の金属フューズと同様、かなり簡
単に探し出せ外部から操作できてしまう金属トラックが
必要であり、したがってこの種のアンチフューズは、殊
に安全性が重要となる適用事例においては利用できな
い。さらにヨーロッパ特許出願EP 655 783 A1により知
られている構成では、フューズの形成は基本的に不可能
である。
したがって本発明の課題は、安全性に関して重要な集
積回路に適用できる簡単に製造および活性化の可能なフ
ューズおよび／またはアンチフューズ機構を提供するこ
とにある。
本発明によればこの課題は、請求項１記載のフューズ
（分離可能な接続ブリッジ）、請求項８記載のアンチフ
ューズ（接続可能な導体中断部）、ならびに請求項16、
17記載のフューズまたはアンチフューズの製造および活
性化方法により解決される。
本発明によれば、新たな分類つまり新たな形式のフュ
ーズ機構およびアンチフューズ機構が提供される。これ
によれば、基板上に被着されしたがって難なく見分けら
れてしまう金属トラックの代わりに、半導体基板の表面
の中に形成された外から見分けられない導電性の拡散導
体路が形成されており、これは活性化にあたり分離され
たり形成されたりするものである。基板の半導体材料は
第１の導電形であり、他方、拡散接続路の材料は、第１
の導電形とは逆の極性をもつ第２の導電形である。フュ
ーズ機構やアンチフューズ機構に関する以下の説明で
は、第１の導電形はｐとし第２の導電形はｎとするが、
本発明の枠内でこれら両方の導電形を入れ換えることが
できる。
本発明の基本原理によれば、導電性に拡散領域だけを
有するフューズ機構およびアンチフューズ機構を半導体
基板に形成することができ、したがっていかなる金属ト
ラックも不要である。そしてこのことで、本発明による
フューズ機構およびアンチフューズ機構は外から見つけ
出すことができなくなり、外からコンタクトをとろうと
するのはきわめて面倒であり、プログラミングのしなお
しは不可能である。そのため、本発明によるフューズ機
構およびアンチフューズ機構は、セキュリティ回路に格
別適している。本発明によるフューズ機構およびアンチ
フューズ機構は生得的に高度な信頼性を有している。そ
れというのも、フューズやアンチフューズの活性化のた
めに実行される拡散事象は熱力学的に非可逆的であり、
したがってひとたび活性化されたフューズないしアンチ
フューズであれば基本的に２度と元に戻すことはできな
い。
本発明によるフューズ機構またはアンチフューズ機構
の活性化のため有利には、活性区間の局所的加熱のため
にレーザビームを使用でき、このことで拡散領域からの
ｎドーパントとｐドーパントの非可逆的な相互拡散が行
われる。レーザを使用して活性化区間を加熱するほか
に、基本的に拡散導体路に電流を流すことによって加熱
することもできる。また、他の変形加熱手法も考えら
れ、たとえば有利にはポリシリコンにより製造されたメ
アンダ状抵抗による抵抗加熱の形態も考えられ、この場
合、メアンダ状抵抗は半導体基板において活性化区間と
じかに隣り合うところに集積して形成することができ
る。
本発明によるフューズ（分離可能な接続ブリッジ）
は、第１の導電形の半導体材料から成る基板中に形成さ
れこの第１の導電形とは逆の第２の導電形である導電性
の導体路を有しており、この導体路は縦方向に連続的に
貫通していて、縦方向を横切る方向でまえもって定めら
れた幅をもっている。第１の導電形の半導体材料は導体
路の材料に対し、フューズ動作温度よりも高い所定の活
性化温度において導体路の幅全体にわたり、第１の導電
形の半導体材料および／または第２の導電形の導体路材
料の拡散により切断が生じるような濃度を有する。
この場合、半導体材料から成る基板に形成された拡散
領域を導体路に対応させて設けることができ、この拡散
領域は第１の導電形のドーパントによるドーピングによ
り形成されている。
本発明によるフューズ（接続ブリッジ）の有利な実施
形態によれば、ドーパントのドーピングにより形成され
た第１の導電形の拡散領域が、この拡散領域の寸法より
も僅かな幅を有する第２の導電形の導体路の両方の側に
形成されている。この場合、有利には、第２の導電形の
導体路は、第１の導電形の拡散領域におけるドーパント
のドーピング濃度よりも小さいドーピング濃度を有する
ドープエレメントのドーピングにより形成されている。
本発明によるアンチフューズ（接続可能な導体切断
部）は、導体路と拡散領域を有しており、導体路は、半
導体材料から成る基板中に形成されていてドーパントに
よるドーピングにより導電性に形成されている。この導
体路は、縦方向で所定の間隔をもつギャップを形成する
第１の導電形である導体路部分を有しており、拡散領域
は、第１の導電形とは逆の第２の導電形であり、導体路
部分のギャップの領域を少なくとも充填している。この
場合、導体路部分のドーパントは基板の半導体材料に関
し所定の拡散係数において、アンチフューズ動作温度よ
りも高い所定の活性化温度のときに導体路のギャップの
間隔全体にわたり、導体路部分のドーパントの拡散が生
じるようなドーピング濃度を有している。
この場合、第２の導電形の拡散領域は、第１の導電形
である導体路部分のドーパントのドーピング濃度よりも
低いドーピング濃度を有するドープエレメントのドーピ
ングにより形成されている。
本発明によるアンチフューズ（導体切断部）は、導体
路部分およびこの導体路部分のギャップを充填する拡散
領域により、少なくとも２つのpn接合部を有する活性化
区間が形成されている点で有利である。したがって、本
発明によるアンチフューズは両面的な両方の電流方向に
おける真のアンチフューズとなる。
セキュリティの適用事例のために有利であることに、
パッシベーション層により保護されたままになっている
本発明によるフューズは、分析することもできずしたが
って外部からコンタクトをとろうとすることは不可能で
ある。この場合、少なくとも導体路の一部および半導体
材料および／または拡散領域から成る活性化区間は被覆
層により覆われている。この被覆層は、基板の主表面に
形成され電気的に絶縁性であり、活性化区間の局所的な
加熱のため所定の波長のビームに対し透過性であるかま
たは少なくとも半透明である。典型的なフューズレーザ
（たとえばネオジミウムYAGレーザ）は、たとえば酸化
物またはSi3N4から成るような透過性または少なくとも
半透明の被覆層を阻止されることなくそのまま貫通し、
ビームエネルギーを優勢的にシリコンつまり拡散導体路
または基板の材料に沈積させる。
セキュリティの適用事例に対し格別有利なこととして
本発明によれば、半導体基板内に埋め込まれて配置され
たフューズまたはアンチフューズが設けられており、そ
の結果、外側から見つけ出すことならびに外部からコン
タクトをとることはいっそう難しくなる。この場合、拡
散路または導体路は半導体材料から成る基板の中におい
て、基板主表面からみて所定の深さのところに配置また
は形成されている。
基板の主表面に対しフューズやアンチフューズを横方
向に配置することのほかに、本発明によるこの実施形態
によれば垂直方向つまりはスペースの節約されるフュー
ズまたはアンチフューズの配置が可能となる。この場
合、基板内部に形成された導体路はその長手方向におい
て基板主表面に対し交差する方向で延在している。
本発明によるフューズ（分離可能な接続ブリッジ）の
製造および活性化方法は以下のステップを有している。
すなわち、 −第１の導電形の半導体材料から成る基板を設けるステ
ップと、 −第１の導電形とは逆の第２の導電形である導体路を、
前記半導体材料から成る基板に形成するステップとを有
し、該導体路は導電性であり縦方向に連続的に貫通して
いて縦方向を交差する方向で所定の幅を有しており、 −前記の導体路と基板半導体材料の少なくとも一部分を
含む活性化区間を、フューズの動作温度よりも高い所定
の活性化温度まで加熱し、前記の第１の導電形の半導体
材料および／または導体路材料の拡散により、導体路の
幅全体にわたり非可逆的な切断を生じさせるステップを
有している。
さらに、本発明によるアンチフューズ（接続可能な導
体切断部）の製造および活性化方法は以下のステップを
有している。すなわち、 −ドーパントによるドーピングにより、長手方向に所定
幅のギャップを形成する第１の導電形の導体路部分をも
つ導電性の導体路を、第１の導電形とは異なる第２の導
電形の半導体材料から成る基板に形成するステップと、 −前記導体路部分のギャップを含む活性化区間を、アン
チフューズ動作温度よりも高い所定の活性化温度まで加
熱し、前記導体路のギャップ全体にわたり導体路部分の
ドーパントにより非可逆的な拡散を行わせるステップを
有している。
本発明の殊に有利な実施形態によれば、活性化区間の
局所的な加熱のため所定の波長の放射が用いられる。こ
の場合、有利には、活性化区間の局所的な加熱のためレ
ーザ光源の放射が用いられる。
また、活性化区間の加熱のため、適切なドーピングに
より抵抗路として形成された導体路に加熱電流が印加さ
れる。これに対する代案として、活性化区間の加熱のた
め、導体路と熱的接触状態にある加熱素子が用いられ
る。
本発明のその他の特徴、利点ならびに機能は、以下の
図面に示された実施例の説明に記載されている。
図面 図１は、本発明の１つの実施例によるフューズ（分離
可能な接続ブリッジ）を示す図である。
図２は、図１に示した実施例によるフューズ機構の平
面図である。
図３は、本発明の別の実施例によるフューズ（分離可
能な接続ブリッジ）を示す図である。
図４は、図３に示した別の実施例によるフューズ（分
離可能な接続ブリッジ）の概略図である。
図５は、本発明の別の実施例による垂直方向拡散フュ
ーズ機構を示す図である。
図６は、本発明の１つの実施例による拡散アンチフュ
ーズ機構を示す図である。
図７は、図６に示した実施例によるアンチフューズ機
構の平面図である。
図８は、本発明の別の実施例による垂直方向拡散アン
チフューズ機構を示す図である。
図９は、本発明の別の実施例による拡散アンチフュー
ズ機構を有する結線アレイの平面図である。
図10Aおよび図10Bは、本発明の別の実施例による拡散
アンチフューズ機構を有するプログラミング可能なNAND
ゲートとNORゲートの回路図である。
図11Aおよび図11Bは、図10Aおよび図10Bによる実施例
のレイアウト実例を示す平面図である。
図１および図２には、本発明の１つの実施例による横
方向拡散フューズ機構の基本構造が示されており、これ
には低濃度でｎ形にドープされた狭く平坦な拡散路が設
けられていて、その幅は約0.5〜１μｍであり、これは
ｐ形ドープされた広い領域２によって囲まれている。領
域２は、ベース材料としてシリコンを用いたウェハの基
板とすることができ、この基板はたとえば約３・1015cm
-3の濃度でホウ素により行われる基本ドーピングによっ
て、すでに事前にドーピングされている。拡散路は、12
0KeVのエネルギーおよび約5.0・1014cm-2の注入量によ
ってヒ素をイオン注入することにより製造される。この
目的のため、周知のやり方で基板の主表面３にたとえば
約1.5μｍの厚さのホトレジストが塗布され、適切なマ
スクを介して露光されて現像される。イオン注入後、ホ
トレジストがたとえば酸素含有プラズマ雰囲気において
除去される。拡散路のイオン注入に続いて、約900℃の
温度で約20分間、アニーリングステップが行われる。次
に主表面３上に、所定の波長のビームを透過させるある
いは少なくとも半透明の被覆層４が析出される。分離可
能な接続ブリッジすなわちフューズ55を活性化するため
に、破線で示された活性化区間６が局所的に加熱され、
たとえば適切な波長のレーザ光を短期間照射することに
より加熱され、その結果、活性化区間６の領域におい
て、拡散路からのｎ形ドーパントとｐ形ドーピング領域
２からのｐ形ドーパントの相互拡散が行われるようにな
る。領域２におけるｐ形ドープの濃度が十分に高けれ
ば、活性化区間６の領域は高抵抗になりつまりドーピン
グ状態が変化し、結果としてｎ形ドープされた拡散路は
切断されることになる。
図３および図４には、本発明の別の実施例によるフュ
ーズ機構が示されている。この場合、参照符号１ならび
に３〜６は、図１および図２の実施例と同じ構成部分を
表している。ここではさらに拡散路に対し、シリコンな
どの半導体材料から成る基板中に形成されたp+形ドーピ
ング拡散領域7,8が、両方の側にそれぞれ対応づけられ
て設けられている。これらのp+形ドーピング拡散領域7,
8は、たとえば20KeVのエネルギーおよび約5.0・1015cm
-2の注入量でホウ素をイオン注入することにより形成さ
れ、基板の主表面３に関して拡散路の幅ｍよりも大きい
寸法s,tを有することができる。これら両方の拡散領域
7,8は、互いに間隔ｒを隔てて配置されている。この場
合、以下の寸法を採用することができる:m＝0.6μｍ、
ｒ＝１μｍ、ｓ＝８μｍ、ｔ＝10μｍ。また、拡散領域
7,8はシリコン基板中のｐ形ウェル９内に形成されてお
り、このウェルは通常のホトリソグラフィプロセスステ
ップによる構造化により形成できるものであり、それに
よればマスク10が用いられ、その後、約230KeVのエネル
ギーと約1.0・1013cm-2の注入量によるイオン注入によ
り形成することができる。
図５には、本発明によるフューズ機構５の別の実施例
が示されている。これによれば、基板ないしはｎ形ウェ
ル内において主表面31に対し垂直方向に形成されて並置
されている２つの接続ブリッジ12,13が設けられてお
り、それらはｎ形ドーピング拡散路14を有している。こ
の場合、２つのｎ形ドーピング領域15,16が、垂直方向
に延在する細いｎ形チャネル17,18を介して互いに接続
されている。主表面31からの接触接続のため、n+形ドー
プされしたがって低抵抗の２つのコンタクト領域19,20
が設けられており、これらは適切なホトリソグラフィプ
ロセスステップならびに適切なイオン注入ステップによ
り製造される。また、主表面31に形成された別のp+形ド
ーピングコンタクト領域によって、完全に基板ないしｎ
形ウェル11内に配置されているp+形ドーピング拡散領域
22の接触接続が可能になる。垂直方向に配置された接続
ブリッジの活性化のためには、横方向拡散フューズ機構
のところですでに説明した加熱手法が適している。
図６および図７には、本発明の別の実施例による横方
向拡散アンチフューズ機構の基本構造が略示されてい
る。この場合、有利には高濃度でp+形ドープされた幅広
く深い拡散路23が設けられており、これは約10μｍの幅
と約15μｍの長さの２つの導体路部分24,25を有してお
り、これらは互いに隔てられていて、約１〜1.2μｍの
ギャップ26が形成されている。そしてこの拡散路23は、
低濃度でｎ形ドープされた大きい領域により囲まれてお
り、これはｎ形ウェル28として半導体材料から成る基板
内に形成されている。この基板はベース材料として、た
とえば３・1015cm-3のホウ素によりｐ形に基本ドーピン
グされたシリコンを有している。
ここに形成されているｎ形ウェル28は、通常のホトリ
ソグラフィプロセスステップと、それに続いて約460KeV
のエネルギーと約6.0・1012cm-2の注入量でリンにより
イオン注入を行うことで構造化することによって作るこ
とができる。その際に選択的に、320KeVのエネルギーと
約8.0・1011cm-2の注入量でヒ素を用いてアンチパンチ
イオン注入（anti−punch implantation）を、そのあと
で行える。ｎウェル28内に形成された導体路部分24,25
は、約1.5μｍの厚さでホトレジストが塗布され適切な
マスクを介して露光され現像されるホトリソグラフィプ
ロセスステップによる構造化の後、それに続いて、約20
KeVのエネルギーと約5.0・1015cm-2の注入量でホウ素を
用いてイオン注入を行うことによって製造される。酸素
含有プラズマ雰囲気内での剥離によりホトレジストマス
クを除去した後、導体路部分24,25は約900℃の温度で約
20分間、アニーリングされる。導体路部分24,25、ギャ
ップ26ならびに周囲を囲む拡散領域27の寸法およびドー
ピング濃度は、以下のようになるよう選定されている。
すなわち、導体切断部あるいは基板に形成されたその他
の集積回路の通常の動作温度よりも大きい十分に高い活
性化温度のときに、導体路部分24,25のギャップ26にお
ける間隔全体にわたって、導体路部分24,25,32,33のド
ーピング材料が熱力学的に非可逆的に拡散するように選
定されている。したがって、所定の活性化温度まで活性
化区間30を局所的に加熱することにより、たとえば活性
化区間30へ向けて配向されたレーザビームを用いて局所
的に加熱することにより、ｎ形ドーパントとｐ形ドーパ
ントによる相互拡散が行われる。p+ドーピングの濃度が
十分に高ければ、活性化区間30ひいてはギャップ26がｐ
形にドーピングされ、このことで両方のp+形ドーピング
導体路部分24,25の持続的な電気接続が行われる。フュ
ーズ機構の場合と同様、この事象も非可逆的であって元
に戻せず、つまりアンチフューズ機構とのコンタクトも
やはり困難である。図１〜図５によるフューズ機構とは
異なり、電流を流すことによりじかに加熱するのは困難
であるが、間接的な加熱手法を使用することはでき、た
とえば（図１には詳細には示されていない）ポリシリコ
ンから成る隣接するメアンダ状抗による抵抗加熱を利用
できる。
図８には、垂直方向に配置された拡散アンチフューズ
機構31を備える本発明の別の実施例が示されている。こ
の場合、拡散アンチフューズ機構31には、高濃度でp+に
ドーピングされた層32,33が設けられており、これらの
層は薄いｎ形ドーピング層34によって互いに絶縁されて
いる。アンチフューズ機構31における両方の導体路部分
を成すp+形ドーピング層32,33は、イオン注入ステップ
またはエピタキシャルステップによって製造することが
でき、これらの間にはｎ形ドーピング層34が配置されて
いて、この層は各導体路部分の間のギャップ26を成して
いる。
図９には、本発明によるフューズまたはアンチフュー
ズ機構の多種多様な適用事例の実例として、集積されて
形成された多数の回路群35を有する結線アレイが示され
ている。その際、これらの回路群35は、単に双方向矢印
で略示されている拡散アンチフューズ36によって接続可
能である。ここでは実例として、可能な２つの結線経路
37,38が示されている。
図10Aおよび図10Bには、プログラミング可能なNANDゲ
ート39とプログラミング可能なNORゲート40の形態で、
さらに別の有利な実施例が示されている。この場合、拡
散アンチフューズ機構a,b,c,d,e,fは破線で略示されて
いる。この実施例はテスト回路をあとから修正するのに
殊に適しており、この場合、アンチフューズ機構a,b,c
ないしd,e,fを活性化し、MOSトランジスタＴを相応に結
線したり供給電圧VDDおよびアースVSSと結合させたりす
ることにより、入力端子E1,E2と出力端子Outを備えたNA
ND機能またはNOR機能を実現することができる。
図11Aには、この種のプログラミング可能なNAND/NOR
ゲート39,40のレイアウトに関する平面図が示されてお
り、図11Bには個々の層のシンボルが説明されている。
フロントページの続き (72)発明者 ゲオルク ゲオルガコス ドイツ連邦共和国 Ｄ―85447 フラウ ンベルク アム ガイスベルク １ (72)発明者 ヴォルフガング ポックラント ドイツ連邦共和国 Ｄ―85293 ライヒ ャーツハウゼン イルム シュトラーセ １ (56)参考文献 特開 昭58−40842（ＪＰ，Ａ) 特開 昭61−67935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/04

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】フューズにおいて、 第１の導電形の半導体材料から成る基板中に形成され該
    第１の導電形とは逆の第２の導電形である導電性の導体
    路が設けられており、 該導体路は縦方向に連続的に貫通していて、縦方向を横
    切る方向でまえもって定められた幅（ｍ）を有してお
    り、 第１の導電形の半導体材料は前記導体路の材料に対し、
    十分に高い濃度を有しており、 フューズ動作温度よりも高い所定の活性化温度において
    導体路の幅（ｍ）全体にわたり、第１の導電形の半導体
    材料および／または第２の導電形の導体路材料の拡散に
    より切断が行われることを特徴とするフューズ。
  2. 【請求項２】半導体材料から成る基板中に形成された拡
    散領域（7,8）が前記導体路に対応づけられて設けられ
    ており、該拡散領域は第１の導電形のドープ材料による
    ドーピングにより形成されている、請求項１記載のフュ
    ーズ。
  3. 【請求項３】前記ドープ材料によるドーピングにより形
    成された第１の導電形の拡散領域（7,8）は、該拡散領
    域（7,8）の寸法よりも小さい幅（ｍ）をもつ第２の導
    電形の導体路の両方の側に形成されている、請求項２記
    載のフューズ。
  4. 【請求項４】第２の導電形の導体路は、第１の導電形の
    拡散領域（7,8）のドーパントのドーピング濃度よりも
    低いドーピング濃度をもつドープエレメントのドーピン
    グにより形成されている、請求項１〜３のいずれか１項
    記載のフューズ。
  5. 【請求項５】導体路の一部分および半導体材料および／
    または拡散領域（7,8）から成る活性化区間（30）は被
    覆層（４）により覆われており、該被覆層は、基板の主
    表面（31）上に形成され電気的に絶縁されており、前記
    活性化区間（30）の局所的な加熱のため所定の波長のビ
    ームを透過させるかまたは少なくとも半透明である、請
    求項１〜４のいずれか１項記載のフューズ。
  6. 【請求項６】前記の第２の導電形の導体路（14）は、前
    記半導体材料から成る基板の完全な内部で、該基板の主
    表面（31）からみてまえもって定められた深さのところ
    に配置または形成されている、請求項１〜５のいずれか
    １項記載のフューズ。
  7. 【請求項７】前記基板内に形成された導体路（14）の長
    手方向は、基板主表面（31）に対し垂直に延在してい
    る、請求項６記載のフューズ。
  8. 【請求項８】前記導体路は適切なドーピングにより抵抗
    路として形成されており、該抵抗路は、フューズ活性化
    のため電流を加えることにより加熱可能である、請求項
    １〜７のいずれか１項記載のフューズ。
  9. 【請求項９】アンチフューズにおいて、 導体路（23）と拡散領域（28）が設けられており、 前記導体路（23）は、半導体材料から成る基板中に形成
    されていてドーパントによるドーピングにより導電性に
    形成されており、該導体路は、縦方向で所定の間隔をも
    つギャップ（26）を形成する第１の導電形である導体路
    部分（24,25,32,33）を有しており、 前記拡散領域（28）は、第１の導電形とは逆の第２の導
    電形であり、前記導体路部分（24,25,32,33）のギャッ
    プ（26）の領域を少なくとも充填しており、 前記導体路部分（24,25,32,33）のドーパントは基板（2
    9）の半導体材料に関し所定の拡散係数において十分に
    高いドーピング濃度を有しており、 アンチフューズ動作温度よりも高い所定の活性化温度の
    ときに導体路のギャップ（26）の間隔全体にわたり、前
    記導体路部分（24,26,32,33）のドーパントの拡散が行
    われることを特徴とするアンチフューズ。
  10. 【請求項１０】第２の導電形の拡散領域（28）は、第１
    の導電形である導体路部分（24,25,32,33）のドーパン
    トのドーピング濃度よりも低いドーピング濃度を有する
    ドープエレメントのドーピングにより形成されている、
    請求項９記載のアンチフューズ。
  11. 【請求項１１】前記導体路部分（24,25,32,33）および
    該導体路部分（24,25,32,33）のギャップ（26）を充填
    する前記拡散領域（28）により、少なくとも２つのpn接
    合部を有する活性化区間（30）が形成されている、請求
    項９または10記載のアンチフューズ。
  12. 【請求項１２】前記の導体路（24,25,32,33）および拡
    散領域（28）は被覆層（４）により覆われており、該被
    覆層は、基板（29）の主表面（31）に形成され電気的に
    絶縁性であり、前記活性化区間（30）の局所的な加熱の
    ため所定の波長のビームに対し透過性であるかまたは少
    なくとも半透明である、請求項11記載のアンチフュー
    ズ。
  13. 【請求項１３】前記導体路部分（24,25,32,33）の少な
    くとも一部分は半導体材料から成る基板内において、基
    板主表面（31）からみてまえもって定められた深さのと
    ころに配置または形成されている、請求項12記載のアン
    チフューズ。
  14. 【請求項１４】基板内に形成された導体路部分（24,25,
    32,33）の少なくとも一部の長手方向は、基板主表面（3
    1）に対し垂直に延在している、請求項11記載のアンチ
    フューズ。
  15. 【請求項１５】前記導体路（23）は加熱素子と熱的接触
    状態にある、請求項１〜14のいずれか１項記載のフュー
    ズまたはアンチフューズ。
  16. 【請求項１６】フューズの製造および活性化方法におい
    て、 第１の導電形の半導体材料から成る基板を設けるステッ
    プと、 第１の導電形とは逆の第２の導電形である導体路を、前
    記半導体材料から成る基板に形成するステップとを有
    し、該導体路は導電性であり縦方向に連続的に貫通して
    いて縦方向を交差する方向で所定の幅を有しており、 前記の導体路と基板半導体材料の少なくとも一部分を含
    む活性化区間（30）を、フューズ（1,12,13）の動作温
    度よりも高い所定の活性化温度まで加熱し、前記の第１
    の導電形の半導体材料および／または導体路材料の拡散
    により、導体路の幅全体にわたり非可逆的な切断を生じ
    させるステップを有することを特徴とする、 フューズの製造および活性化方法。
  17. 【請求項１７】前記活性化区間（30）を加熱するため、
    適切なドーピングにより抵抗路として形成された導体路
    に加熱電流を印加する、請求項16記載の方法。
  18. 【請求項１８】アンチフューズの製造および活性化方法
    において、 ドーパントによるドーピングにより、長手方向に所定幅
    のギャップ（26）を形成する第１の導電形の導体路部分
    （24,25,32,33）をもつ導電性の導体路（23）を、第１
    の導電形とは異なる第２の導電形の半導体材料から成る
    基板に形成するステップと、 前記導体路部分（24,25,32,33）のギャップ（26）を含
    む活性化区間（30）を、アンチフューズ動作温度よりも
    高い所定の活性化温度まで加熱し、前記導体路（23）の
    ギャップ（26）全体にわたり導体路部分（24,25,32,3
    3）のドーパントにより非可逆的な拡散を行わせるステ
    ップを有することを特徴とする、 アンチフューズの製造および活性化方法。
  19. 【請求項１９】前記活性化区間（30）の局所的な加熱の
    ため所定の波長の放射を用いる、請求項16〜18のいずれ
    か１項記載の方法。
  20. 【請求項２０】前記活性化区間（30）の局所的な加熱の
    ためレーザ光源の放射を用いる、請求項19記載の方法。
  21. 【請求項２１】前記活性化区間（30）の加熱のため導体
    路と熱的接触状態にある加熱素子を用いる、請求項16〜
    20のいずれか１項記載の方法。
JP52805297A 1996-02-09 1997-02-06 フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 Expired - Fee Related JP3288385B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19604776A DE19604776A1 (de) 1996-02-09 1996-02-09 Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse
DE19604776.5 1996-02-09
PCT/DE1997/000235 WO1997029515A2 (de) 1996-02-09 1997-02-06 Auftrennbare verbindungsbrücke (fuse) und verbindbare leitungsunterbrechung (anti-fuse), sowie verfahren zur herstellung und aktivierung einer fuse und einer anti-fuse

Publications (2)

Publication Number Publication Date
JPH11506874A JPH11506874A (ja) 1999-06-15
JP3288385B2 true JP3288385B2 (ja) 2002-06-04

Family

ID=7784979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52805297A Expired - Fee Related JP3288385B2 (ja) 1996-02-09 1997-02-06 フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法

Country Status (10)

Country Link
EP (1) EP0879479B1 (ja)
JP (1) JP3288385B2 (ja)
KR (1) KR100414239B1 (ja)
CN (1) CN1211856C (ja)
AT (1) ATE239302T1 (ja)
DE (2) DE19604776A1 (ja)
ES (2) ES2158310T3 (ja)
IN (1) IN191121B (ja)
UA (1) UA50755C2 (ja)
WO (1) WO1997029515A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992809A1 (de) 1998-09-28 2000-04-12 Siemens Aktiengesellschaft Schaltungsanordnung mit deaktivierbarem Scanpfad
DE10346460A1 (de) * 2003-10-02 2005-05-19 Infineon Technologies Ag Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
JP4701034B2 (ja) * 2005-08-02 2011-06-15 パナソニック株式会社 半導体装置
US7576407B2 (en) 2006-04-26 2009-08-18 Samsung Electronics Co., Ltd. Devices and methods for constructing electrically programmable integrated fuses for low power applications
US8542517B2 (en) 2011-06-13 2013-09-24 International Business Machines Corporation Low voltage programmable mosfet antifuse with body contact for diffusion heating

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1131790B (it) * 1979-08-20 1986-06-25 Rca Corp Complesso universale di collegamento interno per circuiti integrati cmos/sos ad alta densita'
EP0054102A3 (en) * 1980-12-11 1983-07-27 Rockwell International Corporation Very high density cells comprising a rom and method of manufacturing same
GB2100057A (en) * 1981-05-27 1982-12-15 Post Office Method of forming conductive tracks in a semi-conductor body by annealing
EP0094073B1 (en) * 1982-05-12 1988-07-27 Kabushiki Kaisha Toshiba Semiconductor device capable of structural selection
GB2215128B (en) * 1988-02-23 1991-10-16 Stc Plc Improvements in integrated circuits
JPH0320063A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 電気ヒューズ
FR2713398B1 (fr) * 1993-11-30 1996-01-19 Sgs Thomson Microelectronics Fusible pour circuit intégré.

Also Published As

Publication number Publication date
EP0879479A2 (de) 1998-11-25
KR100414239B1 (ko) 2004-02-18
EP0879479B1 (de) 2003-05-02
WO1997029515A3 (de) 1997-09-18
ES2198559T3 (es) 2004-02-01
DE19604776A1 (de) 1997-08-14
CN1211856C (zh) 2005-07-20
UA50755C2 (uk) 2002-11-15
IN191121B (ja) 2003-09-27
ATE239302T1 (de) 2003-05-15
ES2158310T3 (es) 2001-09-01
CN1210623A (zh) 1999-03-10
JPH11506874A (ja) 1999-06-15
KR19990082361A (ko) 1999-11-25
DE59709973D1 (de) 2003-06-05
WO1997029515A2 (de) 1997-08-14

Similar Documents

Publication Publication Date Title
JP2721529B2 (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
KR0139878B1 (ko) 안티퓨즈소자를 갖춘 반도체장치 및 에프피지에이의 제조방법
US4455495A (en) Programmable semiconductor integrated circuitry including a programming semiconductor element
US3792319A (en) Poly-crystalline silicon fusible links for programmable read-only memories
KR0157348B1 (ko) 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법
EP0112675B1 (en) A link structure selectively activable to create a conducting link in an integrated circuit
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
EP1831927B1 (en) An anti-fuse cell and its manufacturing process
KR101873281B1 (ko) 안티퓨즈 메모리 셀
CN101681879A (zh) 操作存储器电路的电子装置和方法
US5789794A (en) Fuse structure for an integrated circuit element
US5572050A (en) Fuse-triggered antifuse
US6088256A (en) Integrated circuit with electrically programmable fuse resistor
JP3288385B2 (ja) フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法
US5852323A (en) Electrically programmable antifuse using metal penetration of a P-N junction
US4692787A (en) Programmable read-only-memory element with polycrystalline silicon layer
RU2172539C2 (ru) Разъединяемый соединительный мостик (разрушаемая перемычка) и соединяемый разрыв проводника (восстанавливаемая перемычка), а также способ изготовления и активирования разрушаемой перемычки и восстанавливаемой перемычки
JPS5843907B2 (ja) 半導体集積回路およびその回路プログラム方法
US20050133882A1 (en) Integrated circuit fuse and method of fabrication
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
US20100187638A1 (en) Anti-fuse cell and its manufacturing process
KR20070015910A (ko) 집적 회로 퓨즈 및 제조 방법
JPS6116565A (ja) 半導体集積回路
JPH0318350B2 (ja)
JPS5837965A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees