JPS5837965A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5837965A JPS5837965A JP13637981A JP13637981A JPS5837965A JP S5837965 A JPS5837965 A JP S5837965A JP 13637981 A JP13637981 A JP 13637981A JP 13637981 A JP13637981 A JP 13637981A JP S5837965 A JPS5837965 A JP S5837965A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- semiconductor device
- oxide film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は冗長性回路を有する半導体装置、特に冗長性回
路用のプログラム素子の製造に適用して好適な半導体装
置の製造方法に関する。
路用のプログラム素子の製造に適用して好適な半導体装
置の製造方法に関する。
冗長性回路用のプログラム素子の製造には。
大別すると、電気的辱＝ノログラムする方法とレーデ光
などでプログラムする方法との２種類ある。前者の方法
には、多結晶シリコン書＝過電流を流して多結晶ｉ／９
ブンを溶断する方法、ｐｎ接合ニー過電流を流し接合を
破壌する方法、ニクロム等の合金（二過電流を流し合金
を溶断する方法等がある。しかしながら、いずれの方法
も溶断するために大電流または大電圧を必要とし。
などでプログラムする方法との２種類ある。前者の方法
には、多結晶シリコン書＝過電流を流して多結晶ｉ／９
ブンを溶断する方法、ｐｎ接合ニー過電流を流し接合を
破壌する方法、ニクロム等の合金（二過電流を流し合金
を溶断する方法等がある。しかしながら、いずれの方法
も溶断するために大電流または大電圧を必要とし。
したがってプログラムするための回路の面積が大きく必
要であり、集積崖が低下するという欠点があった。
要であり、集積崖が低下するという欠点があった。
一方、後者のレーデ光など（；よるプログラム方法はプ
ログラム用回路が不要であり、そのための冗長性回路を
付加するための面積が小さくてすみ、半導体装置の高集
積化には有利である。
ログラム用回路が不要であり、そのための冗長性回路を
付加するための面積が小さくてすみ、半導体装置の高集
積化には有利である。
以下、レーデ光などでプログラムする方式のグログラム
素子の従来の製造方法について第１図および第２図を参
照して説明する。
素子の従来の製造方法について第１図および第２図を参
照して説明する。
１８１図の方法は、同４帽；示すように態形シリコン基
板１０表面にレリコン酸化膜２を形成し、この酸ｆヒ膜
２上に選択的に多結晶シリコン層３を形成し、このシリ
コン層３の中間領域４を除く両側に選択的にリン（ｅ′
４ｆｌ’−グした多結晶シリコン領域５，６を形成する
。この状態ではシリコン領域ｊ、ｇは導電性を有するが
、領域４はリンがドープされてないため導電性がない。
板１０表面にレリコン酸化膜２を形成し、この酸ｆヒ膜
２上に選択的に多結晶シリコン層３を形成し、このシリ
コン層３の中間領域４を除く両側に選択的にリン（ｅ′
４ｆｌ’−グした多結晶シリコン領域５，６を形成する
。この状態ではシリコン領域ｊ、ｇは導電性を有するが
、領域４はリンがドープされてないため導電性がない。
このため、Ｖ９プン領域５，１ｆ間の抵抗はきわめて大
きい、この素子にレーデ光を照射すると、第１図（Ｂ）
に示すように、Ｖシコン領域５゜ＣＩ″−ドーグされて
いたリンが領域４に拡散されてリンドーグ多結晶シリコ
ン領域１となり、Ｖシコン領域５，５間で導電性を呈す
る。しかしながら、この方法では、リンをドープする領
域５．６とドープしない領域４を形成するための工程数
が増える欠点があり、またリンをドーグしない領域４を
形成するためにかなり広い面積″″″′す８点“６・
Ｍ 一方、第２図の方法は、同数（３）に示すように、総形
シリコン基板１１上にシリコン酸化膜１２を形成し、こ
の酸化膜１２に、に選択的Ｉニリンをビープした多結晶
ｖｙコン層１３を形成し、プログラム（＝際して上記多
結晶シリコン層１３の中間部１４にレーデ光を照射する
ことにより、この部分１４を溶断し、第２図（ト））の
ような構造にすることによってプログラムするものであ
る。
きい、この素子にレーデ光を照射すると、第１図（Ｂ）
に示すように、Ｖシコン領域５゜ＣＩ″−ドーグされて
いたリンが領域４に拡散されてリンドーグ多結晶シリコ
ン領域１となり、Ｖシコン領域５，５間で導電性を呈す
る。しかしながら、この方法では、リンをドープする領
域５．６とドープしない領域４を形成するための工程数
が増える欠点があり、またリンをドーグしない領域４を
形成するためにかなり広い面積″″″′す８点“６・
Ｍ 一方、第２図の方法は、同数（３）に示すように、総形
シリコン基板１１上にシリコン酸化膜１２を形成し、こ
の酸化膜１２に、に選択的Ｉニリンをビープした多結晶
ｖｙコン層１３を形成し、プログラム（＝際して上記多
結晶シリコン層１３の中間部１４にレーデ光を照射する
ことにより、この部分１４を溶断し、第２図（ト））の
ような構造にすることによってプログラムするものであ
る。
しかしながら、この方法によると、製造工程が簡単で面
積も小さくてよいという利点がある反面、多結晶シリコ
ンを溶断してプログラムするために半導体装１ｉ１Ｈ与
える損傷が大きく、信頼性の低下をまねくなどの欠点が
あった。
積も小さくてよいという利点がある反面、多結晶シリコ
ンを溶断してプログラムするために半導体装１ｉ１Ｈ与
える損傷が大きく、信頼性の低下をまねくなどの欠点が
あった。
また、上記従来技術の場合、いずれも電気抵抗の変化で
プログラムする受動素子であるため、冗長性回路を構成
するためには他（二能動累子を必要とするという欠点も
あった。
プログラムする受動素子であるため、冗長性回路を構成
するためには他（二能動累子を必要とするという欠点も
あった。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは％Ｍ０８トランジスタのように不純物導入
領域およびｒ−）電極を有するトランジスタ構造の１記
不純物導入領域１：レーデ光を照射することにより、所
望のトランジスタ特性に変化させるようにした半導体装
置の製造方法を提供することζ二ある。
するところは％Ｍ０８トランジスタのように不純物導入
領域およびｒ−）電極を有するトランジスタ構造の１記
不純物導入領域１：レーデ光を照射することにより、所
望のトランジスタ特性に変化させるようにした半導体装
置の製造方法を提供することζ二ある。
すなわち１本発明は、デσグラム素子製造のための特別
の工程がいらず、占有面積を小さく構成でき、高信頼度
な！ロダラム素子を得ることができ、能動素子として実
用可能な半導体装置の製造方法を提供することにある。
の工程がいらず、占有面積を小さく構成でき、高信頼度
な！ロダラム素子を得ることができ、能動素子として実
用可能な半導体装置の製造方法を提供することにある。
以下１本発明の一実施例について図面を参照して説明す
る。
る。
第３区内は通常のエンへンスメント形ＭＯ８トランジス
タの構造を示す。すなわち、半導体基板たとえばａ形Ｖ
９コン基板１１の一方内面には、離隔して高濃度のｐ形
不純物領域（リン拡散層）からなるソース・ビレイン領
域２２゜２３が設けられる。そして、シリコン基板２１
の表面にはＶリコン酸化膜１４が設けられ、この酸化膜
２４に、のソース・ドレイン領域２２゜２３間シー跨っ
てｒ−）電極ｚ５が設けられている。このような構造の
ＭＯＳ ）ランゾスタにレーデ光を照射して加熱すると
、加熱時間とレーデ光の強度を選択することにより、第
３図ＩＢ）に示すようにソース・ドレイン領域ｘｉ、ｚ
ｓの高濃度にドーグされたリンが拡散して５両者が接続
された構造にな・る。このよう１ユソース・ドレイン領
域ｘｘ、ｘｉが拡散して接続された構造になると、Ｍ０
８トランジスタの閾値電圧が変化し、この効果を用いて
所望のプログラムを設定することができる。また、１紀
レーデ光の照射時間を短かく適宜選択すると、第３図（
Ｃ）に示すように実効チャンネル長がより短いエンハン
スメント形Ｍ０８トランジスタを形成でき、この方法に
よってもプログラムが可能となる。
タの構造を示す。すなわち、半導体基板たとえばａ形Ｖ
９コン基板１１の一方内面には、離隔して高濃度のｐ形
不純物領域（リン拡散層）からなるソース・ビレイン領
域２２゜２３が設けられる。そして、シリコン基板２１
の表面にはＶリコン酸化膜１４が設けられ、この酸化膜
２４に、のソース・ドレイン領域２２゜２３間シー跨っ
てｒ−）電極ｚ５が設けられている。このような構造の
ＭＯＳ ）ランゾスタにレーデ光を照射して加熱すると
、加熱時間とレーデ光の強度を選択することにより、第
３図ＩＢ）に示すようにソース・ドレイン領域ｘｉ、ｚ
ｓの高濃度にドーグされたリンが拡散して５両者が接続
された構造にな・る。このよう１ユソース・ドレイン領
域ｘｘ、ｘｉが拡散して接続された構造になると、Ｍ０
８トランジスタの閾値電圧が変化し、この効果を用いて
所望のプログラムを設定することができる。また、１紀
レーデ光の照射時間を短かく適宜選択すると、第３図（
Ｃ）に示すように実効チャンネル長がより短いエンハン
スメント形Ｍ０８トランジスタを形成でき、この方法に
よってもプログラムが可能となる。
これら第３図（Ａ） （Ｂｌ （Ｑのそれぞれの構造に
おけるトランジスタ２４のｒ−）電圧−電流の静特性を
第４図に示す。第４図において、特性人は＄３図（への
構造、特性Ｂは第３図（Ｂ）の構造、特性ＣはＩ８３図
ｔＣ＞の構造である。なお、特性Ｂは特性ムをゲート電
圧のマイナス電圧方向に移行した特性となり、特性Ｃは
？−）電流が急峻に変化する特性となる。
おけるトランジスタ２４のｒ−）電圧−電流の静特性を
第４図に示す。第４図において、特性人は＄３図（への
構造、特性Ｂは第３図（Ｂ）の構造、特性ＣはＩ８３図
ｔＣ＞の構造である。なお、特性Ｂは特性ムをゲート電
圧のマイナス電圧方向に移行した特性となり、特性Ｃは
？−）電流が急峻に変化する特性となる。
この実施例によれば、構造がＭＯＳ ）ランジスタと同
じであるので、Ｍ０８トランゾスタで構成する集積回路
との整合性に優れ、新たな１糧が不必要である。また、
プログラム素子が能動素子であるので、他Ｃ二能動素子
が不要で、回路を構成するに必要な面積が少なくてすむ
。また、グログラムの際に多結晶Ｖリコンを溶断する必
要がないので信頼性が高い。さらに、レーデ光の照射時
間あるいは照射強度を適宜選択することにより、プログ
ラム素子の特性を所望の特性：二選択できる。すなわち
、ＭＯ８）ランジスタの閾値電圧あるいは実効チャンネ
ル長などを変化させることができる。
じであるので、Ｍ０８トランゾスタで構成する集積回路
との整合性に優れ、新たな１糧が不必要である。また、
プログラム素子が能動素子であるので、他Ｃ二能動素子
が不要で、回路を構成するに必要な面積が少なくてすむ
。また、グログラムの際に多結晶Ｖリコンを溶断する必
要がないので信頼性が高い。さらに、レーデ光の照射時
間あるいは照射強度を適宜選択することにより、プログ
ラム素子の特性を所望の特性：二選択できる。すなわち
、ＭＯ８）ランジスタの閾値電圧あるいは実効チャンネ
ル長などを変化させることができる。
次に、オフセットダート形Ｍ０８トランゾスタを冗長性
回路用プログラム素子に適用した実施例について第５図
を参照して説明する。第５図（４）は通常のオフセット
？−）形Ｍ０８トランジスタの構造を示す。すなわち、
態形Ｖ９プン基板３１の一方内面には、離隔してソース
・？レイン領域である高濃度リン拡散領域３１゜１３が
設けられる。そして ｙ９コン基板３１の表面にはシリ
コン酸化膜３４が設けられ、この＆９コン酸化＠Ｓ４上
の拡散領域３７．３３間にｒ−）電極３５が設けられて
いる。この構造はｒ−）電極３５の下の基板Ｊ１内面に
はリン拡散層がないのが特徴である。このような構造の
Ｍ０８トランジスタＣ：レーデ光を照射し、その照射時
間および強度を選択することにより、ｓ５図（Ｂ）に示
すよう【二拡散領域３２３Ｊのリンを拡散させて、ｒ−
）電極３５の下まで沖びる構造に変化させ、この除虫じ
るトランジスタ特性の変化を利用することにより所望の
プログラムを設定することができる。
回路用プログラム素子に適用した実施例について第５図
を参照して説明する。第５図（４）は通常のオフセット
？−）形Ｍ０８トランジスタの構造を示す。すなわち、
態形Ｖ９プン基板３１の一方内面には、離隔してソース
・？レイン領域である高濃度リン拡散領域３１゜１３が
設けられる。そして ｙ９コン基板３１の表面にはシリ
コン酸化膜３４が設けられ、この＆９コン酸化＠Ｓ４上
の拡散領域３７．３３間にｒ−）電極３５が設けられて
いる。この構造はｒ−）電極３５の下の基板Ｊ１内面に
はリン拡散層がないのが特徴である。このような構造の
Ｍ０８トランジスタＣ：レーデ光を照射し、その照射時
間および強度を選択することにより、ｓ５図（Ｂ）に示
すよう【二拡散領域３２３Ｊのリンを拡散させて、ｒ−
）電極３５の下まで沖びる構造に変化させ、この除虫じ
るトランジスタ特性の変化を利用することにより所望の
プログラムを設定することができる。
なお、前記実施例では、ＭＯ８）ランジスタ構造につい
て説明したが、？−）電極や不純物導入領域を有する構
造のトランジスタであれば何れでもよく、たとえばｆｆ
−）絶縁膜に窒化硅素を利用した電界効果トランジスタ
に適用してもよいことは説明するまでもない。
て説明したが、？−）電極や不純物導入領域を有する構
造のトランジスタであれば何れでもよく、たとえばｆｆ
−）絶縁膜に窒化硅素を利用した電界効果トランジスタ
に適用してもよいことは説明するまでもない。
以上説明したように本発明Ｃ；よれば、不純物濃度領域
およびｒ−）電橋な有するトランジスタ構造にレーデ光
を照射すること；二より、所望のトランジスタ特性１ニ
ゲログラムできる効果を有する半導体装置の製造方法を
提供することカーできる。
およびｒ−）電橋な有するトランジスタ構造にレーデ光
を照射すること；二より、所望のトランジスタ特性１ニ
ゲログラムできる効果を有する半導体装置の製造方法を
提供することカーできる。
第１図（Ａ申）および第２図（４）俤）は従来の半導体
装置の製造方法を説明するための断面図、１１ｇ３図（
Ａ）〜（ｑは本発明の一実施例を説明するための断面図
、第４図は同実施例における各トランジスタのｒ−）電
圧−電流特性図、第５図（組均は本発明の他の実施例を
説明するための断面図である。 ２１．３１・・・ｎ形シリコン基板、ｘｚ、ｘｓ。 ３２．３３・・・不純物導入領域、２４．３４・・・シ
リコン酸化膜、２５．３５・・・ｒ−）ｔ［ｔｉ０出願
人代理人 弁理士 鈴 江 武 彦牙１図 （Ａ） （Ｂ） 第２図 （Ａ） （Ｂ）
装置の製造方法を説明するための断面図、１１ｇ３図（
Ａ）〜（ｑは本発明の一実施例を説明するための断面図
、第４図は同実施例における各トランジスタのｒ−）電
圧−電流特性図、第５図（組均は本発明の他の実施例を
説明するための断面図である。 ２１．３１・・・ｎ形シリコン基板、ｘｚ、ｘｓ。 ３２．３３・・・不純物導入領域、２４．３４・・・シ
リコン酸化膜、２５．３５・・・ｒ−）ｔ［ｔｉ０出願
人代理人 弁理士 鈴 江 武 彦牙１図 （Ａ） （Ｂ） 第２図 （Ａ） （Ｂ）
Claims (3)
- （１）半導体内の不純物導入領域およびｆｆ−）電極を
有するトランジスタ構造にレーデ光を照射して、＠記不
純物導入領域の不純物を拡散させた領域を形成すること
を特徴とする半導体装置の製造方法。 - （２）トランジスタ構造はＭ０８トランジスタである特
許請求の範囲第１項記載の半導体装置の製造方法。 - （３）半導体装置は冗長性回路のグログラム素子である
特許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13637981A JPS5837965A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13637981A JPS5837965A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837965A true JPS5837965A (ja) | 1983-03-05 |
Family
ID=15173774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13637981A Pending JPS5837965A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837965A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102028U (ja) * | 1984-12-10 | 1986-06-28 |
-
1981
- 1981-08-31 JP JP13637981A patent/JPS5837965A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102028U (ja) * | 1984-12-10 | 1986-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080718A (en) | Method of modifying electrical characteristics of MOS devices using ion implantation | |
| US4943538A (en) | Programmable low impedance anti-fuse element | |
| EP0365932B1 (en) | Semiconductor device | |
| US5852323A (en) | Electrically programmable antifuse using metal penetration of a P-N junction | |
| KR950012705A (ko) | 정전방전 보호회로의 트랜지스터 및 그 제조방법 | |
| US4692787A (en) | Programmable read-only-memory element with polycrystalline silicon layer | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| JPS5837965A (ja) | 半導体装置の製造方法 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JP3288385B2 (ja) | フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 | |
| US4633572A (en) | Programming power paths in an IC by combined depletion and enhancement implants | |
| JPS5843907B2 (ja) | 半導体集積回路およびその回路プログラム方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JPH0371673A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPH0691195B2 (ja) | 半導体集積回路装置 | |
| JPS6083365A (ja) | 半導体装置 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH021178A (ja) | 多結晶ダイオードおよびその製造方法 | |
| JPS6116565A (ja) | 半導体集積回路 | |
| JPS60195965A (ja) | 半導体装置 | |
| JPH02218153A (ja) | 抵抗とｍｉｓ型トランジスタ | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH06140602A (ja) | 半導体装置の製造方法 | |
| JPH0319709B2 (ja) |