JPH11506874A - フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 - Google Patents

フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法

Info

Publication number
JPH11506874A
JPH11506874A JP9528052A JP52805297A JPH11506874A JP H11506874 A JPH11506874 A JP H11506874A JP 9528052 A JP9528052 A JP 9528052A JP 52805297 A JP52805297 A JP 52805297A JP H11506874 A JPH11506874 A JP H11506874A
Authority
JP
Japan
Prior art keywords
fuse
conductivity type
conductor track
antifuse
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9528052A
Other languages
English (en)
Other versions
JP3288385B2 (ja
Inventor
ツェットラー トーマス
ヴィンナール ヨーゼフ
ゲオルガコス ゲオルク
ポックラント ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11506874A publication Critical patent/JPH11506874A/ja
Application granted granted Critical
Publication of JP3288385B2 publication Critical patent/JP3288385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 本発明は、以下のようなフューズに関する。この場合、第1の導電形の半導体材料から成る基板(2,2a)中に形成され第1の導電形とは逆の第2の導電形である導電性の導体路が設けられている。この導体路は縦方向に連続的に貫通していて、縦方向を横切る方向でまえもって定められた幅を有している。その際、第1の導電形の半導体材料は導体路材料に対し、フューズ(12,13)の動作温度よりも高い所定の活性化温度において導体路(1)の幅(m)仝体にわたり、第1の導電形の半導体材料および/または第2の導電形の導体路(1)の材料の拡散により切断が生じるような濃度を有する。

Description

【発明の詳細な説明】 フューズおよびアンチフューズならびにフューズと アンチフューズの製造および活性化方法 本発明は、フューズ(分離可能な接続ブリッジ)およびアンチフューズ(接続 可能な導体中断部)ならびにフューズとアンチフューズの製造および活性化方法 に関する。 フューズ機構は、本来の製造プロセスの後で導電接続を分離(”フューズ”) したり新たに形成(”アンチフューズ”)する目的で、集積回路において用いら れる。この種のフューズ機構の適用事例はきわめて多種多様である。たとえばア ナログ回路のトリミングないし調整のためにフューズが利用される。また、冗長 的な回路部分を活性化し欠陥部分を切断するためにフューズが用いられる。また 、プログラマブル・ロジックアレイ(PLA)において、フューズにより論理結 合がプログラミングされる。さらに、セキュリティに関してクリティカルな回路 であれば、回路のテストモードに対する不正なものによるアクセスが、フューズ によって防止される。 フューズ機構ないしアンチフューズ機構についての大事な判定基準は、耐用年 数と信頼性である。つまり、どれだけ確実にどのくらいの期間にわたってフュー ズないしアンチフューズが、電流密度や温度とは無関係に両方の状態すなわちオ フ/オンを保つか、ということである。さらに別の判定基準は、たとえばフュー ズのテストなどにおいて、フューズ機構ないしアンチフューズ機構を活性化する ための手間である。さらに安全性に関してクリティカルな適用事例のためには、 プログラミングの書き換えや外部からの接触に対するセキュリティが重要である 。 これまでは主として金属、ポリシリコンあるいは誘電体から成るフューズ機構 が製造されてきた。 最初に挙げたフューズ機構の場合、金属化面(たとえばAlSiCu)の材料 から製造されたフューズが、トリミングやセキュリティの適用事例のために広く 普及している。この場合、活性化の形態に従ってレーザフューズと電気フューズ とに区別される。レーザフューズの場合、パルス化されたレーザ(たとえばネオ ジミウムYAGレーザ)のエネルギーによりフューズ機構の金属トラックが局所 的に、すなわち典型的には2〜約5マイクロmの幅で溶融され、そのようにして 切断される。レーザフューズ機構のもつ欠点とは、レーザユニットを備えたテス タのために高いコストをかけて、かなり長い期間、ウェハ全体を処理しなければ ならないことである。これに対し電気フューズ機構は、十分に大きい電流パルス によって分離される。動作温度がかなり高いと金属フューズ機構はどれでも、再 び癒着してしまうリスクを有している。しかも金属フューズは、光学的な補助手 段によって比較的容易に外部から探し出すことができ、外部からの接触接続を操 作できてしまう。このことは、安全性に関してクリティカルな適用事例の場合に は殊に重大な欠点となる。 別の分類に入れるべきポリフューズは、金属フューズと同じようにレーザフュ ーズまたは電気フューズとして構成される。電気フューズとしては、導電性材料 のポリシリコンは金属に比べ不利である。なぜならば、基板との熱的結合が比較 的良好であるしマイグレーション耐性が良好であるがゆえに、熱による破壊つま りはフューズの活性化がかえって難しくなってしまっているからである。 3つめの分類に入れるべきアンチフューズは、誘電体(たとえば材料Sinか ら成る誘電体、M.T.Takagi,I.Yoshii,N.Ikeda,H.Yasuda,K.Hama,Pros,IED M 1993,p.31-34参照)、または高抵抗の半導体(たとえばアモルファスシリコ ンから成る半導体、K.E.Gordon,R.J.Wong,Proc.IEDM 1993,p.27-30参照)を 破壊可能な絶縁体として有するものであり、このようなアンチフューズは典型的 にはプログラマブルロジックアレイに使われる。このようなアンチフューズは、 十分に高い電圧により活性化される。操作されないよう保護する点については、 金属フューズやポリフューズよりも改善されている。しかし、プログラミング された(導電性となった)アンチフューズには局所的に高い電流密度が生じるた め、絶縁状態が再び戻ってしまうおそれがある。このようなアンチフューズにお ける他の重大な欠点は、付加的な絶縁層や電極層のためにプロセスが著しく煩雑 になることである。 ヨーロッパ特許出願EP 655 783 A1により知られているアンチフューズ機構は 、n形ウェル内に形成されたp+ドーピング拡散領域と、この拡散領域に対応し て設けられたアルミニウム導体路を有している。このアンチフューズ機構は十分 に大きい電流が導体路に印加されることで活性化され、その結果、アルミニウム が導体路から下へ向かって拡散領域へと移動し、拡散領域のpn接合が破壊され ることで、もはや取り消すことのできない接続が引き起こされる。このアンチフ ューズ機構はなんといっても、一方的にしか作動できないすなわち一方の電流方 向でしか作動できないアンチフューズ機構であって、つまりこのアンチフューズ 機構は阻止方向に接続されたダイオードである。しかもこのアンチフューズ機構 を活性化するためには、慣用の金属フューズと同様、かなり簡単に探し出せ外部 から操作できてしまう金属トラックが必要であり、したがってこの種のアンチフ ューズは、殊に安全性が重要となる適用事例においては利用できない。さらにヨ ーロッパ特許出願EP 655 783 A1により知られている構成では、フューズの形成 は基本的に不可能であ る。 したがって本発明の課題は、安全性に関して重要な集積回路に適用できる簡単 に製造および活性化の可能なフューズおよび/またはアンチフューズ機構を提供 することにある。 本発明によればこの課題は、請求項1記載のフューズ(分離可能な接続ブリッ ジ)、請求項8記載のアンチフューズ(接続可能な導体中断部)、ならびに請求 項16、17記載のフューズまたはアンチフューズの製造および活性化方法によ り解決される。 本発明によれば、新たな分類つまり新たな形式のフューズ機構およびアンチフ ューズ機構が提供される。これによれば、基板上に被着されしたがって難なく見 分けられてしまう金属トラックの代わりに、半導体基板の表面の中に形成された 外から見分けられない導電性の拡散導体路が形成されており、これは活性化にあ たり分離されたり形成されたりするものである。基板の半導体材料は第1の導電 形であり、他方、拡散接続路の材料は、第1の導電形とは逆の極性をもつ第2の 導電形である。フューズ機構やアンチフューズ機構に関する以下の説明では、第 1の導電形はpとし第2の導電形はnとするが、本発明の枠内でこれら両方の導 電形を入れ換えることができる。 本発明の基本原理によれば、導電性に拡散領域だけを有するフューズ機構およ びアンチフューズ機構を半 導体基板に形成することができ、したがっていかなる金属トラックも不要である 。そしてこのことで、本発明によるフューズ機構およびアンチフューズ機構は外 から見つけ出すことができなくなり、外からコンタクトをとろうとするのはきわ めて面倒であり、プログラミングのしなおしは不可能である。そのため、本発明 によるフューズ機構およびアンチフューズ機構は、セキュリティ回路に格別適し ている。本発明によるフューズ機構およびアンチフューズ機構は生得的に高度な 信頼性を有している。それというのも、フューズやアンチフューズの活性化のた めに実行される拡散事象は熱力学的に非可逆的であり、したがってひとたび活性 化されたフューズないしアンチフューズであれば基本的に2度と元に戻すことは できない。 本発明によるフューズ機構またはアンチフューズ機構の活性化のため有利には 、活性区間の局所的加熱のためにレーザビームを使用でき、このことで拡散領域 からのnドーパントとpドーパントの非可逆的な相互拡散が行われる。レーザを 使用して活性化区間を加熱するほかに、基本的に拡散導体路に電流を流すことに よって加熱することもできる。また、他の変形加熱手法も考えられ、たとえば有 利にはポリシリコンにより製造されたメアンダ状抵抗による抵抗加熱の形態も考 えられ、この場合、メアンダ状抵抗は半導体基板において活性化区間とじかに隣 り合うところに集積して形 成することができる。 本発明によるフューズ(分離可能な接続ブリッジ)は、第1の導電形の半導体 材料から成る基板中に形成されこの第1の導電形とは逆の第2の導電形である導 電性の導体路を有しており、この導体路は縦方向に連続的に貫通していて、縦方 向を横切る方向でまえもって定められた幅をもっている。第1の導電形の半導体 材料は導体路の材料に対し、フューズ動作温度よりも高い所定の活性化温度にお いて導体路の幅全体にわたり、第1の導電形の半導体材料および/または第2の 導電形の導体路材料の拡散により切断が生じるような濃度を有する。 この場合、半導体材料から成る基板に形成された拡散領域を導体路に対応させ て設けることができ、この拡散領域は第1の導電形のドーパントによるドーピン グにより形成されている。 本発明によるフューズ(接続ブリッジ)の有利な実施形態によれば、ドーパン トのドーピングにより形成された第1の導電形の拡散領域が、この拡散領域の寸 法よりも僅かな幅を有する第2の導電形の導体路の両方の側に形成されている。 この場合、有利には、第2の導電形の導体路は、第1の導電形の拡散領域におけ るドーパントのドーピング濃度よりも小さいドーピング濃度を有するドープエレ メントのドーピングにより形成されている。 本発明によるアンチフューズ(接続可能な導体切断部)は、導体路と拡散領域 を有しており、導体路は、半導体材料から成る基板中に形成されていてドーパン トによるドーピングにより導電性に形成されている。この導体路は、縦方向で所 定の間隔をもつギャップを形成する第1の導電形である導体路部分を有しており 、拡散領域は、第1の導電形とは逆の第2の導電形であり、導体路部分のギャッ プの領域を少なくとも充填している。この場合、導体路部分のドーパントは基板 の半導体材料に関し所定の拡散係数において、アンチフューズ動作温度よりも高 い所定の活性化温度のときに導体路のギャップの間隔全体にわたり、導体路部分 のドーパントの拡散が生じるようなドーピング濃度を有している。 この場合、第2の導電形の拡散領域は、第1の導電形である導体路部分のドー パントのドーピング濃度よりも低いドーピング濃度を有するドープエレメントの ドーピングにより形成されている。 本発明によるアンチフューズ(導体切断部)は、導体路部分およびこの導体路 部分のギャップを充填する拡散領域により、少なくとも2つのpn接合部を有す る活性化区間が形成されている点で有利である。したがって、本発明によるアン チフューズは両面的な両方の電流方向における真のアンチフューズとなる。 セキュリティの適用事例のために有利であることに 、パッシベーション層により保護されたままになっている本発明によるフューズ は、分析することもできずしたがって外部からコンタクトをとろうとすることは 不可能である。この場合、少なくとも導体路の一部および半導体材料および/ま たは拡散領域から成る活性化区間は被覆層により覆われている。この被覆層は、 基板の主表面に形成され電気的に絶縁性であり、活性化区間の局所的な加熱のた め所定の波長のビームに対し透過性であるかまたは少なくとも半透明である。典 型的なフューズレーザ(たとえばネオジミウムYAGレーザ)は、たとえば酸化 物またはSi34から成るような透過性または少なくとも半透明の被覆層を阻止 されることなくそのまま貫通し、ビームエネルギーを優勢的にシリコンつまり拡 散導体路または基板の材料に沈積させる。 セキュリティの適用事例に対し格別有利なこととして本発明によれば、半導体 基板内に埋め込まれて配置されたフューズまたはアンチフューズが設けられてお り、その結果、外側から見つけ出すことならびに外部からコンタクトをとること はいっそう難しくなる。この場合、拡散路または導体路は半導体材料から成る基 板の中において、基板主表面からみて所定の深さのところに配置または形成され ている。 基板の主表面に対しフューズやアンチフューズを横方向に配置することのほか に、本発明によるこの実施 形態によれば垂直方向つまりはスペースの節約されるフューズまたはアンチフュ ーズの配置が可能となる。この場合、基板内部に形成された導体路はその長手方 向において基板主表面に対し交差する方向で延在している。 本発明によるフューズ(分離可能な接続ブリッジ)の製造および活性化方法は 以下のステップを有している。すなわち、 −第1の導電形の半導体材料から成る基板を設けるステップと、 −第1の導電形とは逆の第2の導電形である導体路を、前記半導体材料から成る 基板に形成するステップとを有し、該導体路は導電性であり縦方向に連続的に貫 通していて縦方向を交差する方向で所定の幅を有しており、 −前記の導体路と基板半導体材料の少なくとも一部分を含む活性化区間を、フュ ーズの動作温度よりも高い所定の活性化温度まで加熱し、前記の第1の導電形の 半導体材料および/または導体路材料の拡散により、導体路の幅全体にわたり非 可逆的な切断を生じさせるステップを有している。 さらに、本発明によるアンチフューズ(接続可能な導体切断部)の製造および 活性化方法は以下のステップを有している。すなわち、 −ドーパントによるドーピングにより、長手方向に所 定幅のギャップを形成する第1の導電形の導体路部分をもつ導電性の導体路を、 第1の導電形とは異なる第2の導電形の半導体材料から成る基板に形成するステ ップと、 −前記導体路部分のギャップを含む活性化区間を、アンチフューズ動作温度より も高い所定の活性化温度まで加熱し、前記導体路のギャップ全体にわたり導体路 部分のドーパントにより非可逆的な拡散を行わせるステップを有している。 本発明の殊に有利な実施形態によれば、活性化区間の局所的な加熱のため所定 の波長の放射が用いられる。この場合、有利には、活性化区間の局所的な加熱の ためレーザ光源の放射が用いられる。 また、活性化区間の加熱のため、適切なドーピングにより抵抗路として形成さ れた導体路に加熱電流が印加される。これに対する代案として、活性化区間の加 熱のため、導体路と熱的接触状態にある加熱素子が用いられる。 本発明のその他の特徴、利点ならびに機能は、以下の図面に示された実施例の 説明に記載されている。 図面 図1は、本発明の1つの実施例によるフューズ(分離可能な接続ブリッジ)を 示す図である。 図2は、図1に示した実施例によるフューズ機構の平面図である。 図3は、本発明の別の実施例によるフューズ(分離可能な接続ブリッジ)を示 す図である。 図4は、図3に示した別の実施例によるフューズ(分離可能な接続ブリッジ) の概略図である。 図5は、本発明の別の実施例による垂直方向拡散フューズ機構を示す図である 。 図6は、本発明の1つの実施例による拡散アンチフューズ機構を示す図である 。 図7は、図6に示した実施例によるアンチフューズ機構の平面図である。 図8は、本発明の別の実施例による垂直方向拡散アンチフューズ機構を示す図 である。 図9は、本発明の別の実施例による拡散アンチフューズ機構を有する結線アレ イの平面図である。 図10Aおよび図10Bは、本発明の別の実施例による拡散アンチフューズ機 構を有するプログラミング可能なNANDゲートとNORゲートの回路図である 。 図11Aおよび図11Bは、図10Aおよび図10Bによる実施例のレイアウ ト実例を示す平面図である。 図1および図2には、本発明の1つの実施例による横方向拡散フューズ機構の 基本構造が示されており、これには低濃度でn形にドープされた狭く平坦な拡散 路が設けられていて、その幅は約0.5〜1μmであ り、これはp形ドープされた広い領域2によって囲まれている。領域2は、ベー ス材料としてシリコンを用いたウェハの基板とすることができ、この基板はたと えば約3・1015cm-3の濃度でホウ素により行われる基本ドーピングによって 、すでに事前にドーピングされている。拡散路は、120KeVのエネルギーお よび約5.0・1014cm-2の注入量によってヒ素をイオン注入することにより 製造される。この目的のため、周知のやり方で基板の主表面3にたとえば約1. 5μmの厚さのホトレジストが塗布され、適切なマスクを介して露光されて現像 される。イオン注入後、ホトレジストがたとえば酸素含有プラズマ雰囲気におい て除去される。拡散路のイオン注入に続いて、約900°Cの温度で約20分間 、アニーリングステップが行われる。次に主表面3上に、所定の波長のビームを 透過させるあるいは少なくとも半透明の被覆層4が析出される。分離可能な接続 ブリッジすなわちフューズ55を活性化するために、破線で示された活性化区間 6が局所的に加熱され、たとえば適切な波長のレーザ光を短期間照射することに より加熱され、その結果、活性化区間6の領域において、拡散路からのn形ドー パントとp形ドーピング領域2からのp形ドーパントの相互拡散が行われるよう になる。領域2におけるp形ドープの濃度が十分に高ければ、活性化区間6の領 域は高抵抗になりつまりドーピング状態が変化し、結 果としてn形ドープされた拡散路は切断されることになる。 図3および図4には、本発明の別の実施例によるフューズ機構が示されている 。この場合、参照符号1ならびに3〜6は、図1および図2の実施例と同じ構成 部分を表している。ここではさらに拡散路に対し、シリコンなどの半導体材料か ら成る基板中に形成されたp+形ドーピング拡散領域7,8が、両方の側にそれ ぞれ対応づけられて設けられている。これらのp+形ドーピング拡散領域7,8 は、たとえば20KeVのエネルギーおよび約5.0・1015cm-2の注入量で ホウ素をイオン注入することにより形成され、基板の主表面3に関して拡散路の 幅mよりも大きい寸法s,tを有することができる。これら両方の拡散領域7, 8は、互いに間隔rを隔てて配置されている。この場合、以下の寸法を採用する ことができる:m=0.6μm、r=1μm、S=8μm、t=10μm。また 、拡散領域7,8はシリコン基板中のp形ウェル9内に形成されており、このウ ェルは通常のホトリソグラフィプロセスステップによる構造化により形成できる ものであり、それによればマスク10が用いられ、その後、約230KeVのエ ネルギーと約1.0・1013cm-2の注入量によるイオン注入により形成するこ とができる。 図5には、本発明によるフューズ機構5の別の実施 例が示されている。これによれば、基板ないしはn形ウェル内において主表面3 1に対し垂直方向に形成されて並置されている2つの接続ブリッジ12,13が 設けられており、それらはn形ドーピング拡散路14を有している。この場合、 2つのn形ドーピング領域15,16が、垂直方向に延在する細いn形チャネル 17,18を介して互いに接続されている。主表面31からの接触接続のため、 n+形ドープされしたがって低抵抗の2つのコンタクト領域19,20が設けら れており、これらは適切なホトリソグラフィプロセスステップならびに適切なイ オン注入ステップにより製造される。また、主表面31に形成された別のp+形 ドーピングコンタクト領域によって、完全に基板ないしn形ウェル11内に配置 されているp+形ドーピング拡散領域22の接触接続が可能になる。垂直方向に 配置された接続ブリッジの活性化のためには、横方向拡散フューズ機構のところ ですでに説明した加熱手法が適している。 図6および図7には、本発明の別の実施例による横方向拡散アンチフューズ機 構の基本構造が略示されている。この場合、有利には高濃度でp+形ドープされ た幅広く深い拡散路23が設けられており、これは約10μmの幅と約15μm の長さの2つの導体路部分24,25を有しており、これらは互いに隔てられて いて、約1〜1.2μmのギャップ26が形成されて いる。そしてこの拡散路23は、低濃度でn形ドープされた大きい領域により囲 まれており、これはn形ウェル28として半導体材料から成る基板内に形成され ている。この基板はベース材料として、たとえば3・1015cm-3のホウ素によ りp形に基本ドーピングされたシリコンを有している。 ここに形成されているn形ウェル28は、通常のホトリソグラフィプロセスス テップと、それに続いて約460KeVのエネルギーと約6.0・1012cm-2 の注入量でリンによりイオン注入を行うことで構造化することによって作ること ができる。その際に選択的に、320KeVのエネルギーと約8.0・1011c m-2の注入量でヒ素を用いてアンチパンチイオン注入(anti-punch implantatio n)を、そのあとで行える。nウェル28内に形成された導体路部分24,25 は、約1.5μmの厚さでホトレジストが塗布され適切なマスクを介して露光さ れ現像されるホトリソグラフィプロセスステップによる構造化の後、それに続い て、約20KeVのエネルギーと約5.0・1015cm-2の注入量でホウ素を用 いてイオン注入を行うことによって製造される。酸素含有プラズマ雰囲気内での 剥離によりホトレジストマスクを除去した後、導体路部分24,25は約900 °Cの温度で約20分間、アニーリングされる。導体路部分24,25、ギャッ プ26ならびに周囲を囲む拡散領域27の寸法および ドーピング濃度は、以下のようになるよう選定されている。すなわち、導体切断 部あるいは基板に形成されたその他の集積回路の通常の動作温度よりも大きい十 分に高い活性化温度のときに、導体路部分24,25のギャップ26における間 隔全体にわたって、導体路部分24,25,32,33のドーピング材料が熱力 学的に非可逆的に拡散するように選定されている。したがって、所定の活性化温 度まで活性化区間30を局所的に加熱することにより、たとえば活性化区間30 へ向けて配向されたレーザビームを用いて局所的に加熱することにより、n形ド ーパントとp形ドーパントによる相互拡散が行われる。p+ドーピングの濃度が 十分に高ければ、活性化区間30ひいてはギャップ26がp形にドーピングされ 、このことで両方のp+形ドーピング導体路部分24,25の持続的な電気接続 が行われる。フューズ機構の場合と同様、この事象も非可逆的であって元に戻せ ず、つまりアンチフューズ機構とのコンタクトもやはり困難である。図1〜図5 によるフューズ機構とは異なり、電流を流すことによりじかに加熱するのは困難 であるが、間接的な加熱手法を使用することはでき、たとえば(図1には詳細に は示されていない)ポリシリコンから成る隣接するメアンダ状抗による抵抗加熱 を利用できる。 図8には、垂直方向に配置された拡散アンチフューズ機構31を備える本発明 の別の実施例が示されてい る。この場合、拡散アンチフューズ機構31には、高濃度でp+にドーピングさ れた層32,33が設けられており、これらの層は薄いn形ドーピング層34に よって互いに絶縁されている。アンチフューズ機構31における両方の導体路部 分を成すp+形ドーピング層32,33は、イオン注入ステップまたはエピタキ シャルステップによって製造することができ、これらの間にはn形ドーピング層 34が配置されていて、この層は各導体路部分の間のギャップ26を成している 。 図9には、本発明によるフューズまたはアンチフューズ機構の多種多様な適用 事例の実例として、集積されて形成された多数の回路群35を有する結線アレイ が示されている。その際、これらの回路群35は、単に双方向矢印で略示されて いる拡散アンチフューズ36によって接続可能である。ここでは実例として、可 能な2つの結線経路37,38が示されている。 図10Aおよび図10Bには、プログラミング可能なNANDゲート39とプ ログラミング可能なNORゲート40の形態で、さらに別の有利な実施例が示さ れている。この場合、拡散アンチフューズ機構a,b,c,d,e,fは破線で 略示されている。この実施例はテスト回路をあとから修正するのに殊に適してお り、この場合、アンチフューズ機構a,b,cないしd,e,fを活性化し、M OSトランジスタTを相応 に結線したり供給電圧VDDおよびアースVssと結合させたりすることにより、入 力端子E1,E2と出力端子Outを備えたNAND機能またはNOR機能を実 現することができる。 図11Aには、この種のプログラミング可能なNAND/NORゲート39, 40のレイアウトに関する平面図が示されており、図11Bには個々の層のシン ボルが説明されている。
【手続補正書】特許法第184条の8第1項 【提出日】1998年3月20日 【補正内容】 請求の範囲 1.フューズにおいて、 第1の導電形の半導体材料から成る基板中に形成され該第1の導電形とは逆 の第2の導電形である導電性の導体路が設けられており、 該導体路は縦方向に連続的に貫通していて、縦方向を横切る方向でまえもっ て定められた幅(m)を有しており、 第1の導電形の半導体材料は前記導体路の材料に対し、十分に高い濃度を有 しており、 フューズ動作温度よりも高い所定の活性化温度において導体路の幅(m)全 体にわたり、第1の導電形の半導体材料および/または第2の導電形の導体路材 料の拡散により切断が行われることを特徴とするフューズ。 2.半導体材料から成る基板中に形成された拡散領域(7,8)が前記導体路に 対応づけられて設けられており、該拡散領域は第1の導電形のドープ材料による ドーピングにより形成されている、請求項1記載のフューズ。 3.前記ドープ材料によるドーピングにより形成された第1の導電形の拡散領域 (7,8)は、該拡散領域(7,8)の寸法よりも小さい幅(m)をもつ第2の 導電形の導体路の両方の側に形成されている、 請求項2記載のフューズ。 4.第2の導電形の導体路は、第1の導電形の拡散領域(7,8)のドーパント のドーピング濃度よりも低いドーピング濃度をもつドープエレメントのドーピン グにより形成されている、請求項1〜3のいずれか1項記載のフューズ。 5.導体路の一部分および半導体材料および/または拡散領域(7,8)から成 る活性化区間(30)は被覆層(4)により覆われており、該被覆層は、基板の 主表面(31)上に形成され電気的に絶縁されており、前記活性化区間(30) の局所的な加熱のため所定の波長のビームを透過させるかまたは少なくとも半透 明である、請求項1〜4のいずれか1項記載のフューズ。 6.前記の第2の導電形の導体路(14)は、前記半導体材料から成る基板の完 全な内部で、該基板の主表面(31)からみてまえもって定められた深さのとこ ろに配置または形成されている、請求項1〜5のいずれか1項記載のフューズ。 7.前記基板内に形成された導体路(14)は、その長手方向において基板主表 面(31)に対し実質的に交差するように延在している、請求項6記載のフュー ズ。 8.前記導体路は適切なドーピングにより抵抗路として形成されており、該抵抗 路は、フューズ活性化の ため電流を加えることにより加熱可能である、請求項1〜7のいずれか1項記載 のフューズ。 9.アンチフューズにおいて、 導体路(23)と拡散領域(28)が設けられており、 前記導体路(23)は、半導体材料から成る基板中に形成されていてドーパ ントによるドーピングにより導電性に形成されており、該導体路は、縦方向で所 定の間隔をもつギャップ(26)を形成する第1の導電形である導体路部分(2 4,25,32,33)を有しており、 前記拡散領域(28)は、第1の導電形とは逆の第2の導電形であり、前記 導体路部分(24,25,32,33)のギャップ(26)の領域を少なくとも 充填しており、 前記導体路部分(24,25,32,33)のドーパントは基板(29)の 半導体材料に関し所定の拡散係数において十分に高いドーピング濃度を有してお り、 アンチフューズ動作温度よりも高い所定の活性化温度のときに導体路のギャ ップ(26)の間隔全体にわたり、前記導体路部分(24,26,32,33) のドーパントの拡散が行われることを特徴とするアンチフューズ。 10.第2の導電形の拡散領域(28)は、第1の導電 形である導体路部分(24,25,32,33)のドーパントのドーピング濃度 よりも低いドーピング濃度を有するドープエレメントのドーピングにより形成さ れている、請求項9記載のアンチフューズ。 11.前記導体路部分(24,25,32,33)および該導体路部分(24,2 5,32,33)のギャップ(26)を充填する前記拡散領域(28)により、 少なくとも2つのpn接合部を有する活性化区間(30)が形成されている、請 求項9または10記載のアンチフューズ。 12.前記の導体路(24,25,32,33)および拡散領域(28)は被覆層 (4)により覆われており、該被覆層は、基板(29)の主表面(31)に形成 され電気的に絶縁性であり、前記活性化区間(30)の局所的な加熱のため所定 の波長のビームに対し透過性であるかまたは少なくとも半透明である、請求項1 1記載のアンチフューズ。 13.前記導体路部分(24,25,32,33)の少なくとも一部分は半導体材 料から成る基板内において、基板主表面(31)からみてまえもって定められた 深さのところに配置または形成されている、請求項12記載のアンチフューズ。 14.基板内に形成された導体路部分(24,25,32,33)の少なくとも一 部は、長手方向において基板主表面(31)に対し実質的に交差する方向で 延在している、請求項11記載のアンチフューズ。 15.前記導体路(23)は加熱素子と熱的接触状態にある、請求項1〜14のい ずれか1項記載のフューズまたはアンチフューズ。 16.フューズの製造および活性化方法において、 第1の導電形の半導体材料から成る基板を設けるステップと、 第1の導電形とは逆の第2の導電形である導体路を、前記半導体材料から成 る基板に形成するステップとを有し、該導体路は導電性であり縦方向に連続的に 貫通していて縦方向を交差する方向で所定の幅を有しており、 前記の導体路と基板半導体材料の少なくとも一部分を含む活性化区間(30 )を、フューズ(1,12,13)の動作温度よりも高い所定の活性化温度まで 加熱し、前記の第1の導電形の半導体材料および/または導体路材料の拡散によ り、導体路の幅全体にわたり非可逆的な切断を生じさせるステップを有すること を特徴とする、 フューズの製造および活性化方法。 17.前記活性化区間(30)を加熱するため、適切なドーピングにより抵抗路と して形成された導体路に加熱電流を印加する、請求項16記載の方法。 18.アンチフューズの製造および活性化方法において、 ドーパントによるドーピングにより、長手方向に所定幅のギャップ(26) を形成する第1の導電形の導体路部分(24,25,32,33)をもつ導電性 の導体路(23)を、第1の導電形とは異なる第2の導電形の半導体材料から成 る基板に形成するステップと、 前記導体路部分(24,25,32,33)のギャップ(26)を含む活性 化区間(30)を、アンチフューズ動作温度よりも高い所定の活性化温度まで加 熱し、前記導体路(23)のギャップ(26)全体にわたり導体路部分(24, 25,32,33)のドーパントにより非可逆的な拡散を行わせるステップを有 することを特徴とする、 アンチフューズの製造および活性化方法。 19.前記活性化区間(30)の局所的な加熱のため所定の波長の放射を用いる、 請求項16〜18のいずれか1項記載の方法。 20.前記活性化区間(30)の局所的な加熱のためレーザ光源の放射を用いる、 請求項19記載の方法。 21.前記活性化区間(30)の加熱のため導体路と熱的接触状態にある加熱素子 を用いる、請求項16〜20のいずれか1項記載の方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲオルク ゲオルガコス ドイツ連邦共和国 D―85447 フラウン ベルク アム ガイスベルク 1 (72)発明者 ヴォルフガング ポックラント ドイツ連邦共和国 D―85293 ライヒャ ーツハウゼン イルム シュトラーセ 1

Claims (1)

  1. 【特許請求の範囲】 1.フューズにおいて、 第1の導電形の半導体材料から成る基板中に形成され該第1の導電形とは逆 の第2の導電形である導電性の導体路が設けられており、 該導体路は縦方向に連続的に貫通していて、縦方向を横切る方向でまえもっ て定められた幅(m)を有しており、 第1の導電形の半導体材料は前記導体路の材料に対し、フューズ動作温度よ りも高い所定の活性化温度において導体路の幅(m)全体にわたり、第1の導電 形の半導体材料および/または第2の導電形の導体路材料の拡散により切断が生 じるような濃度を有することを特徴とするフューズ。 2.半導体材料から成る基板中に形成された拡散領域(7,8)が前記導体路に 対応づけられて設けられており、該拡散領域は第1の導電形のドープ材料による ドーピングにより形成されている、請求項1記載のフューズ。 3.前記ドープ材料によるドーピングにより形成された第1の導電形の拡散領域 (7,8)は、該拡散領域(7,8)の寸法よりも小さい幅(m)をもつ第2の 導電形の導体路の両方の側に形成されている、請求項2記載のフューズ。 4.第2の導電形の導体路は、第1の導電形の拡散領域(7,8)のドーパント のドーピング濃度よりも低いドーピング濃度をもつドープエレメントのドーピン グにより形成されている、請求項1〜3のいずれか1項記載のフューズ。 5.導体路の一部分および半導体材料および/または拡散領域(7,8)から成 る活性化区間(30)は被覆層(4)により覆われており、該被覆層は、基板の 主表面(31)上に形成され電気的に絶縁されており、前記活性化区間(30) の局所的な加熱のため所定の波長のビームを透過させるかまたは少なくとも半透 明である、請求項1〜4のいずれか1項記載のフューズ。 6.前記の第2の導電形の導体路は、前記半導体材料から成る基板内で該基板の 主表面(31)からみて、まえもって定められた深さのところに配置または形成 されている、請求項1〜5のいずれか1項記載のフューズ。 7.前記基板内に形成された導体路は、その長手方向において基板主表面(31 )に対し実質的に交差するように延在している、請求項6記載のフューズ。 8.前記導体路は適切なドーピングにより抵抗路として形成されており、該抵抗 路は、フューズ活性化のため電流を加えることにより加熱可能である、請求項1 〜7のいずれか1項記載のフューズ。 9.アンチフューズにおいて、 導体路(23)と拡散領域(28)が設けられており、 前記導体路(23)は、半導体材料から成る基板中に形成されていてドーパ ントによるドーピングにより導電性に形成されており、該導体路は、縦方向で所 定の間隔をもつギャップ(26)を形成する第1の導電形である導体路部分(2 4,25,32,33)を有しており、 前記拡散領域(28)は、第1の導電形とは逆の第2の導電形であり、前記 導体路部分(24,25,32,33)のギャップ(26)の領域を少なくとも 充填しており、 前記導体路部分(24,25,32,33)のドーパントは基板(29)の 半導体材料に関し所定の拡散係数において、アンチフューズ動作温度よりも高い 所定の活性化温度のときに導体路のギャップ(26)の間隔仝体にわたり、前記 導体路部分(24,26,32,33)のドーパントの拡散が生じるようなドー ピング濃度を有することを特徴とするアンチフューズ。 10.第2の導電形の拡散領域(28)は、第1の導電形である導体路部分(24 ,25,32,33)のドーパントのドーピング濃度よりも低いドーピング濃度 を有するドープエレメントのドーピングにより 形成されている、請求項9記載のアンチフューズ。 11.前記導体路部分(24,25,32,33)および該導体路部分(24,2 5,32,33)のギャップ(26)を充填する前記拡散領域(28)により、 少なくとも2つのpn接合部を有する活性化区間(30)が形成されている、請 求項9または10記載のアンチフューズ。 12.前記の導体路(24,25,32,33)および拡散領域(28)は被覆層 (4)により覆われており、該被覆層は、基板(29)の主表面(31)に形成 され電気的に絶縁性であり、前記活性化区間(30)の局所的な加熱のため所定 の波長のビームに対し透過性であるかまたは少なくとも半透明である、請求項1 1記載のアンチフューズ。 13.前記導体路部分(24,25,32,33)の少なくとも一部分は半導体材 料から成る基板内において、基板主表面(31)からみてまえもって定められた 深さのところに配置または形成されている、請求項12記載のアンチフューズ。 14.基板内に形成された導体路部分(24,25,32,33)の少なくとも一 部は、長手方向において基板主表面(31)に対し実質的に交差する方向で延在 している、請求項11記載のアンチフューズ。 15.前記導体路(23)は加熱素子と熱的接触状態にある、請求項1〜14のい ずれか1項記載のフュー ズまたはアンチフューズ。 16.フューズの製造および活性化方法において、 第1の導電形の半導体材料から成る基板を設けるステップと、 第1の導電形とは逆の第2の導電形である導体路を、前記半導体材料から成 る基板に形成するステップとを有し、該導体路は導電性であり縦方向に連続的に 貫通していて縦方向を交差する方向で所定の幅を有しており、 前記の導体路と基板半導体材料の少なくとも一部分を含む活性化区間(30 )を、フューズ(1,12,13)の動作温度よりも高い所定の活性化温度まで 加熱し、前記の第1の導電形の半導体材料および/または導体路材料の拡散によ り、導体路の幅全体にわたり非可逆的な切断を生じさせるステップを有すること を特徴とする、 フューズの製造および活性化方法。 17.前記活性化区間(30)を加熱するため、適切なドーピングにより抵抗路と して形成された導体路に加熱電流を印加する、請求項16記載の方法。 18.アンチフューズの製造および活性化方法において、 ドーパントによるドーピングにより、長手方向に所定幅のギャップ(26) を形成する第1の導電形の導体路部分(24,25,32,33)をもつ導 電性の導体路(23)を、第1の導電形とは異なる第2の導電形の半導体材料か ら成る基板に形成するステップと、 前記導体路部分(24,25,32,33)のギャップ(26)を含む活性 化区間(30)を、アンチフューズ動作温度よりも高い所定の活性化温度まで加 熱し、前記導体路(23)のギャップ(26)全体にわたり導体路部分(24, 25,32,33)のドーパントにより非可逆的な拡散を行わせるステップを有 することを特徴とする、 アンチフューズの製造および活性化方法。 19.前記活性化区間(30)の局所的な加熱のため所定の波長の放射を用いる、 請求項16〜18のいずれか1項記載の方法。 20.前記活性化区間(30)の局所的な加熱のためレーザ光源の放射を用いる、 請求項19記載の方法。 21.前記活性化区間(30)の加熱のため導体路と熱的接触状態にある加熱素子 を用いる、請求項16〜20のいずれか1項記載の方法。
JP52805297A 1996-02-09 1997-02-06 フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法 Expired - Fee Related JP3288385B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19604776A DE19604776A1 (de) 1996-02-09 1996-02-09 Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse
DE19604776.5 1996-02-09
PCT/DE1997/000235 WO1997029515A2 (de) 1996-02-09 1997-02-06 Auftrennbare verbindungsbrücke (fuse) und verbindbare leitungsunterbrechung (anti-fuse), sowie verfahren zur herstellung und aktivierung einer fuse und einer anti-fuse

Publications (2)

Publication Number Publication Date
JPH11506874A true JPH11506874A (ja) 1999-06-15
JP3288385B2 JP3288385B2 (ja) 2002-06-04

Family

ID=7784979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52805297A Expired - Fee Related JP3288385B2 (ja) 1996-02-09 1997-02-06 フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法

Country Status (10)

Country Link
EP (1) EP0879479B1 (ja)
JP (1) JP3288385B2 (ja)
KR (1) KR100414239B1 (ja)
CN (1) CN1211856C (ja)
AT (1) ATE239302T1 (ja)
DE (2) DE19604776A1 (ja)
ES (2) ES2158310T3 (ja)
IN (1) IN191121B (ja)
UA (1) UA50755C2 (ja)
WO (1) WO1997029515A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042780A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992809A1 (de) 1998-09-28 2000-04-12 Siemens Aktiengesellschaft Schaltungsanordnung mit deaktivierbarem Scanpfad
DE10346460A1 (de) * 2003-10-02 2005-05-19 Infineon Technologies Ag Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7576407B2 (en) * 2006-04-26 2009-08-18 Samsung Electronics Co., Ltd. Devices and methods for constructing electrically programmable integrated fuses for low power applications
US8542517B2 (en) 2011-06-13 2013-09-24 International Business Machines Corporation Low voltage programmable mosfet antifuse with body contact for diffusion heating

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1131790B (it) * 1979-08-20 1986-06-25 Rca Corp Complesso universale di collegamento interno per circuiti integrati cmos/sos ad alta densita'
EP0054102A3 (en) * 1980-12-11 1983-07-27 Rockwell International Corporation Very high density cells comprising a rom and method of manufacturing same
GB2100057A (en) * 1981-05-27 1982-12-15 Post Office Method of forming conductive tracks in a semi-conductor body by annealing
DE3377555D1 (en) * 1982-05-12 1988-09-01 Toshiba Kk Semiconductor device capable of structural selection
GB2215128B (en) * 1988-02-23 1991-10-16 Stc Plc Improvements in integrated circuits
JPH0320063A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 電気ヒューズ
FR2713398B1 (fr) * 1993-11-30 1996-01-19 Sgs Thomson Microelectronics Fusible pour circuit intégré.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042780A (ja) * 2005-08-02 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置
JP4701034B2 (ja) * 2005-08-02 2011-06-15 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
ES2158310T3 (es) 2001-09-01
KR100414239B1 (ko) 2004-02-18
EP0879479B1 (de) 2003-05-02
KR19990082361A (ko) 1999-11-25
WO1997029515A2 (de) 1997-08-14
WO1997029515A3 (de) 1997-09-18
UA50755C2 (uk) 2002-11-15
CN1210623A (zh) 1999-03-10
IN191121B (ja) 2003-09-27
JP3288385B2 (ja) 2002-06-04
EP0879479A2 (de) 1998-11-25
ES2198559T3 (es) 2004-02-01
ATE239302T1 (de) 2003-05-15
DE59709973D1 (de) 2003-06-05
CN1211856C (zh) 2005-07-20
DE19604776A1 (de) 1997-08-14

Similar Documents

Publication Publication Date Title
KR0139878B1 (ko) 안티퓨즈소자를 갖춘 반도체장치 및 에프피지에이의 제조방법
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
CN1054944C (zh) 可编程熔丝结构和编程熔丝结构的方法
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
EP1831927B1 (en) An anti-fuse cell and its manufacturing process
JPH023278A (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
JPH0582641A (ja) 非溶断型素子構造、非溶断型素子構造中に小抵抗導電フイラメントを形成する方法、及び非溶断型素子構造アレイ
CN101681879A (zh) 操作存储器电路的电子装置和方法
CN102856250A (zh) 具有鳍片基础熔丝的集成电路及相关制造方法
US5572050A (en) Fuse-triggered antifuse
KR0146284B1 (ko) 반도체 기판상의 가용성 링크 제조방법
JPH11506874A (ja) フューズおよびアンチフューズならびにフューズとアンチフューズの製造および活性化方法
US4153949A (en) Electrically programmable read-only-memory device
JPS5843907B2 (ja) 半導体集積回路およびその回路プログラム方法
RU2172539C2 (ru) Разъединяемый соединительный мостик (разрушаемая перемычка) и соединяемый разрыв проводника (восстанавливаемая перемычка), а также способ изготовления и активирования разрушаемой перемычки и восстанавливаемой перемычки
JPH0760853B2 (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
US5281553A (en) Method for controlling the state of conduction of an MOS transistor of an integrated circuit
US6870240B2 (en) Anti-fuse and method for writing information into the anti-fuse
US20050133882A1 (en) Integrated circuit fuse and method of fabrication
JPH0821635B2 (ja) Mosトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路
US20100187638A1 (en) Anti-fuse cell and its manufacturing process
CN117241580A (zh) 一种一次性可编程存储器及其制备方法
JPH079942B2 (ja) 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路
JPH0256815B2 (ja)
KR20070015910A (ko) 집적 회로 퓨즈 및 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees