JP2009004565A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】切断対象外のヒューズを十分に保護した上で、切断対象のヒューズを確実に切断することのできる半導体装置、及びその製造方法を提供する。
【解決手段】基板の上方に形成されたヒューズと、前記ヒューズを被覆するように設けられた第１絶縁膜と、前記第１絶縁膜より上方に設けられた空洞形成用パターンと、前記空洞形成用パターンを被覆するように設けられた第２絶縁膜と、を具備し、前記空洞形成用パターンは、スペース部分が生じる様にパターニングされており、前記第２絶縁膜は、前記スペース部分に空洞が生じる様に、前記空洞形成用パターンを被覆している。
【選択図】図２

Description

本発明は、ヒューズを有する半導体装置、及びその製造方法に関する。

半導体装置において、不良となった回路を救済する為に、ヒューズと冗長回路（リダンダンシ）が設けられることがある。一部の回路が不良となった場合、ヒューズを切断することにより、不良回路が冗長回路に切り替えられる。これにより、不良チップの救済が行われる。

ヒューズを切断する方法としては、例えば、レーザーを照射して切断する方法や、過電流を流して断線させる方法が挙げられる。レーザーを照射させて切断する場合、切断対象部位のみを切断させ、非切断対象部位にはダメージを与えないことが望まれる。特許文献１、２には、切断対象部分だけを確実に切断することを目的とした技術が記載されている。

一方で、ヒューズを切断する際には、ヒューズを確実に切断することが求められる。図１は、ヒューズ部分の断面構造を示す例図である。この図の例においては、層間膜１０１上にヒューズが形成されている。ヒューズは、層間膜１０２により被覆されている。図示していないが、ヒューズ形成領域とは別の場所に配線が設けられている。配線は、層間膜を介して複数の層に設けられている。従って、ヒューズの形成された領域も、複数の層間膜が積層した構造となっている。図１の例では、層間膜１０２上に、層間膜１０３が設けられている。

図１のように、ヒューズ上に複数の層間膜が設けられた構造の場合、ヒューズを覆う膜のトータル厚みが厚くなってしまう。ヒューズ上の膜厚が厚くなると、ヒューズを切断する際のエネルギーがヒューズ上の層間膜などによって抑えこまれてしまい、ヒューズの切断が不完全となることがある。したがって、ヒューズの切断不良を防止することのできる技術が望まれる。

ヒューズの切断不良を防止する為の技術として、特許文献３、４に記載された技術が挙げられる。

特許文献３には、基板上に、ヒューズメタルパターンとダミーヒューズメタルパターンとを近接させて設けることが記載されている。特許文献３によれば、ヒューズメタルとダミーヒューズメタルパターンを近接させて設けているので、これらのパターンをＣＶＤ絶縁膜で被覆する際にボイドが発生する。ＣＶＤ絶縁膜にボイドが形成されるので、ヒューズメタルを切断する際に、ヒューズメタルを飛散させる力が増大される。

また、特許文献４には、ヒューズ上の複数の層間絶縁膜のそれぞれに対して、ダミー開口部を設けることが記載されている。それぞれの層間絶縁膜に設けられたダミー開口部には、一つ上の層の層間絶縁膜が埋め込まれており、最上層の層間絶縁膜に設けられたダミー開口部には、パッシベーション膜が埋めこまれる。このような構成により、ヒューズ上方の層間絶縁膜が破壊され易くなり、切断不良を防止できるとある。

特開２００４−１５３１７４号 公報 特開平１１−３４５８８０号 公報 特開平１０−１０７１４６号 公報 特開２００６−７３６９８号 公報

特許文献３、４に記載された構造では、ヒューズを直接被覆する層間膜に、ボイドや開口部が設けられることになる。このような構造では、ヒューズを直接被覆する層間膜の膜強度が弱くなっていると考えられる。ヒューズを直接被覆する膜の強度が弱い場合、不純物が侵入してヒューズの物性を変質させて高抵抗化させてしまったり、応力分布が不均衡となりストレスマイグレーションが生じることが考えられる。ヒューズを切断するかしないかは、動作試験の結果に基いて判断されるので、切断されないヒューズも存在しうる。切断されないヒューズにとって、物性の変性やストレスマイグレーションは、問題となる。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置は、基板（１）の上方に形成されたヒューズ（８）と、ヒューズ（８）を被覆するように設けられた第１絶縁膜（３−１）と、第１絶縁膜（３−１）より上方に設けられた空洞形成用パターン（９）と、空洞形成用パターン（９）を被覆するように設けられた第２絶縁膜（３−２〜３−７）と、を具備する。空洞形成用パターン（９）は、スペース部分が生じる様にパターニングされている。第２絶縁膜（３−２〜３−７）は、そのスペース部分に空洞（１０）が生じる様に、空洞形成用パターン（９）を被覆している。

このような構成とすれば、ヒューズ（８）を被覆する第１絶縁膜（３−１）に対しては、膜強度を弱めるような処理が施されない。従って、ヒューズ（８）を切断しない場合でも、第１絶縁膜（３−１）によってヒューズ（８）が十分に保護される。また、第１絶縁膜（３−１）より上方の第２絶縁膜（３−２〜３−７））に対しては、膜中に空洞（１０）が形成される。空洞（１０）が存在することにより、第２絶縁膜（３−２〜３−７）は破壊され易くなる。これにより、ヒューズ（８）を切断する場合に、確実に切断することができる。

本発明によれば、切断対象外のヒューズを十分に保護した上で、切断対象のヒューズを確実に切断することのできる半導体装置、及びその製造方法が提供される。

（第１の実施形態）
以下に、図面を参照しつつ、本発明の実施形態について説明する。図２は、本実施形態の半導体装置における、ヒューズを切断する前の構成を示す概略断面図である。この半導体装置は、基板１（例えばシリコン基板）と、基板１上に形成された複数層の絶縁膜（３−０〜３−６；例えば酸化シリコン膜）と、最上層の層間絶縁膜３−６を被覆するパッシベーション膜１１（例えば窒化シリコン膜）とを有している。また、この半導体装置には、半導体トランジスタなどの形成されるデバイス形成領域と、ヒューズの形成されるヒューズ形成領域とが設けられている。

デバイス形成領域において、基板１の表面には、素子分離領域５とソース・ドレイン領域４とが形成されている。基板１の表面上には、一層目の絶縁膜３−０が形成されている。絶縁膜３−０中には、ゲート電極２が形成されている。ゲート電極２は基板１の表面とは絶縁されている。ゲート電極２とソース・ドレイン領域４とによって、半導体トランジスタが形成されている。素子分離領域５は、半導体トランジスタの形成された領域同士を分離する、絶縁性の領域である。

デバイス形成領域の各絶縁膜３（３−０〜３−６）上には、配線７（７−１〜７−７）が設けられている。各絶縁膜３中には、導電性のプラグ６が埋めこまれている。プラグ６によって、上層と下層の配線７同士が接続されている。最上層の絶縁膜３−６上に設けられた配線７−７の一部は、パッド部となっている。パッド部において、パッシベーション膜１１は開口されている。配線７は、アルミニウムにより形成されている。配線７−１は、プラグを介してソース・ドレイン領域４に接続されている。

続いて、ヒューズ形成領域における構造について説明する。ヒューズ形成領域には、ヒューズ８−１と、空洞形成用パターン９と、空洞１０とが設けられている。

ヒューズ８−１は、絶縁膜３−０上に設けられており、絶縁膜３−１（第１絶縁膜）によって被覆されている。従って、ヒューズ８−１は、配線７−１と同一層に設けられていることになる。また、ヒューズ８−１は、配線７−１と同一材料により形成されている。すなわち、本実施形態ではアルミニウムにより形成されている。後述するように、ヒューズ８−１は、配線７−１と同一工程で形成される。

空洞形成用パターン９は、絶縁膜３−１〜３−５の各膜上に設けられており、絶縁膜３−２〜３−６の各膜（第２絶縁膜）によって被覆されている。従って、空洞形成用パターン９は、配線７−２〜７−６と同一層に設けられていることになる。また、空洞形成用パターン９は、配線７−２〜７−６と同一材料により形成されている。すなわち、本実施形態ではアルミニウムにより形成されている。後述するように、空洞形成用パターンは、配線７−２〜７−６と同一工程で形成される。

空洞形成用パターン９は、製造時に空洞１０を生じさせる為のものであり、スペース部分が生じる様に狭ピッチでパターニングされている。狭ピッチで空洞形成用パターン９がパターニングされていると、絶縁膜３を堆積させる際に、スペース部分が埋めこまれず、空洞１０が生じる。具体的には、アスペクト比が３以上となるようにパターニングされていると、空洞１０が生じ易くなり好ましい。アスペクト比は、空洞形成用パターン９の高さとスペース幅との比（高さ÷スペース幅）で表される。アスペクト比が大きいほど、絶縁膜３を堆積させる際に、スペース部分が埋めこまれ難くなり、空洞１０が生じ易くなる。更に具体的には、空洞形成用パターン９の厚みが０．６〜０．７μｍであった場合、スペース幅を０．２〜０．１５μｍ以下とすることが好ましい。

図３Ａは、半導体装置を上方から見たときの、ヒューズ８と空洞形成用パターン９との相対的な位置関係を示した平面図である。実際には、絶縁膜３によって覆われている為に見えないが、説明の為に透視させて示している。図３Ａに示されるように、空洞形成用パターン９は、基板面上においてヒューズ８と直交するようにパターニングされている。これにより、空洞１０も、基板面上においてヒューズ８と直交するように形成されている。このように、ヒューズ８に対応する位置に空洞１０が形成されていることで、ヒューズ８上方の膜の強度を下げることができ、確実にヒューズ８を切断することができる。

尚、空洞形成用パターン９は、必ずしもヒューズ８と直交する様に設けられている必要はない。ヒューズ８の上方に空洞が形成されるような配置であれば、例えば図３Ｂに示されるように、空洞形成用パターン９がヒューズ８と平行にパターニングされていてもよい。

再び図２を参照する。ヒューズ形成領域においては、パッシベーション膜１１に開口が設けられている。これは、ヒューズを切断する際に、ヒューズ上の膜が破壊され易くする為である。

続いて、上述のような構成を有する半導体装置の製造方法について説明する。図４は、本実施形態の半導体装置の製造方法を示すフローチャートであり、図５Ａ〜Ｄはヒューズ形成領域における工程断面図である。

ステップＳ１０；ヒューズの形成
まず、図５Ａに示されるように、絶縁膜３−０上に、ヒューズ８−１を形成する。尚、ヒューズ８が形成される前に、基板１上に半導体トランジスタが形成され、絶縁膜３−０が形成されるが、これらの工程は本実施形態における主旨に直接関係しないので、説明を省略する。ヒューズ８−１は、配線７−１と同じ材料（本実施形態ではアルミニウム）であるため、デバイス形成領域における配線７−１（図２参照）と同一工程で形成することができる。

ステップＳ２０；第１絶縁膜の形成
次に、図５Ｂに示されるように、ヒューズ８−１を被覆するように、絶縁膜３−１（第１絶縁膜）を形成する。絶縁膜３−１は、例えば、ＣＶＤ法により形成される。絶縁膜３−１を形成した後、表面をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により、平坦化させる。

ステップＳ３０；空洞形成用パターンの形成
次に、図５Ｃに示されるように、絶縁膜３−１上に空洞形成用パターン９を形成する。空洞形成用パターン９は、デバイス形成領域における配線７−２と同一工程で形成される。既述のように、空洞形成用パターン９は、狭ピッチでパターニングされて形成される。

ステップＳ４０；第２絶縁膜の形成
次に、図５Ｄに示されるように、絶縁膜３−２（第２絶縁膜）を堆積させて空洞形成用パターン９を被覆する。絶縁膜３−２は、例えば、ＣＶＤ法により、形成される。この際、空洞形成用パターン９のスペース部分は十分に狭いので、絶縁膜３−２が十分に埋めこまれず、空洞１０が形成される。尚、絶縁膜３−２の上部では、絶縁膜３−２が連続した状態となる。絶縁膜３−２を製膜した後、ＣＭＰ法を用いて、絶縁膜３−２の表面を平坦化する。

絶縁膜３−２をＣＶＤ法により堆積させるに際し、空洞形成用パターン９の側壁への堆積量よりも、空洞形成用パターン９の上部への堆積量の方が多くなるような条件で堆積させると、空洞１０が形成されやすくなる。このような条件では、空洞形成用パターン９の上部から膨らむ様に絶縁膜３−２が堆積し、隣の空洞形成用パターン９の上部から堆積した絶縁膜３−２と斜め上側で繋がり易くなる。空洞形成用パターン９の側壁方向に対する堆積量は比較的少ない為、スペース部分において絶縁膜３−２同士が繋がり難くなり、空洞１０が形成されやすい。通常の半導体製法では、空洞ができないようにしているが、本実施形態では、空洞を積極的に形成するような条件で、絶縁膜３−２を堆積させることになる。

また、高密度プラズマ（ＨＤＰ）装置を用いて絶縁膜３−２を堆積させる場合、バイアスパワーを低下させて堆積させると、空洞が形成されやすくなる。ＨＤＰ装置を用いた場合、絶縁膜３−２の堆積とエッチングが同時に行われる。バイアスパワーを低下させた条件で堆積させると、エッチングが行われ難くなる。このため、空洞形成用パターン９の斜め上側で、絶縁膜３−２が繋がり易くなり、スペース部分の底部に空洞１０が形成されやすくなる。

本ステップにおける絶縁膜３−２は、デバイス形成領域における絶縁膜３−２の形成と同一工程で行われる。この際、デバイス形成領域において空洞１０が発生しないようにするためには、配線７−２を空洞１０が発生しないような狭ピッチでパターニングしておけばよい。具体的には、アスペクト比が３以下となる様にパターニングされていれば、空洞１０は生じ難くなる。尚、配線７に対するマイグレーションに影響のない範囲であれば、デバイス形成領域にも空洞が形成されてもよい。

絶縁膜３−２を形成した後、再びステップＳ３０、４０の処理を繰り返し、絶縁膜３−３〜３−６を形成する。各絶縁層３には、空洞形成用パターン９と空洞１０とが形成される。更に、最上層の絶縁膜３−６上にパッシベーション膜１１を形成し、パッド部分やヒューズ８−１に対応する領域を開口させる。これにより、図２で示した構造を有する半導体装置が作製される。

以上の様にして作製された半導体装置に対しては、動作試験が行われる。そして、動作試験の結果に基いて、ヒューズ８−１を切断するか、そのまま残しておくかが決定される。ヒューズ８−１の切断は、例えば、過大な電流を流したり、レーザを照射させる事で行う事ができる。その際、ヒューズ８−１上の各絶縁膜（３−２〜３−６）中に空洞１０が形成され、疎な膜になっているので、ヒューズ８−１を切断する為のエネルギーが各絶縁膜（３−２〜３−６）によって抑えこまれてしまうことが防止される。具体的には、空洞１０が形成される事により、空洞１０の上部の絶縁膜３が薄くなっており、この薄くなった部分でヒューズ破断用の衝撃が吸収され、簡単に破壊される。ヒューズ８−１の上方の絶縁膜３が破壊され易くなっているので、確実にヒューズ８−１を切断することができる。

また、ヒューズ８−１を直接被覆する絶縁膜３−１は、特に加工されていない。従って、ヒューズ８−１を切断しない場合には、応力分布の不均衡によるストレスマイグレーションや、不純物の侵入による変質が防止される。

尚、本実施形態では、絶縁膜３−２〜３−６の各層に空洞１０が形成される場合について説明した。但し、必ずしも絶縁膜３−２〜３−３の全ての層に空洞１０が形成されていなくてもよい。少なくとも一層に空洞１０が形成されていれば、ヒューズを切断し易くするという効果は得ることができる。

（第２の実施形態）
続いて、第２の実施形態について説明する。図６は、本実施形態の半導体装置の構造を示す概略断面図である。第１の実施形態では、ヒューズ８−１がデバイス形成領域の配線７−１と同一材料、同一工程で形成される場合について説明したが、本実施形態では、ヒューズ８−２が半導体トランジスタのゲート電極２と同一工程で形成される。その他の点については、第１の実施形態と同様であるので、詳細な説明を省略する。

図６に示されるように、デバイス形成領域においては、絶縁膜３−０中に、ゲート電極２が形成されている。ゲート電極２は、ポリシリコンにより形成されている。また、ヒューズ形成領域においては、同じく絶縁膜３−０（第１絶縁膜）中に、ヒューズ８−２が埋めこまれている。ヒューズ８−２は、ゲート電極２と同様に、ポリシリコンにより形成されている。ゲート電極２とヒューズ８−２とは、同一工程で形成される。

本実施形態では、ヒューズ形成領域において、絶縁膜３−０〜３−５上に、空洞形成用パターン９及び空洞１０が設けられている。すなわち、絶縁膜３−１〜３−６（第２絶縁膜）中に、空洞１０が設けられている。絶縁膜３−１（第１絶縁膜）中には、空洞形成用パターン９や空洞１０は埋めこまれていない。

本実施形態のように、ヒューズとしてアルミニウム等の金属ではなく、ポリシリコン製のヒューズを用いた場合も、ヒューズ８−１の埋めこまれた層よりも上の層に空洞１０を設けることで、第１の実施形態と同様の作用を奏することができる。すなわち、ヒューズ８−２を切断する際には確実に切断が行われ、切断しない場合にはストレスマイグレーションの影響を受けたり変質してしまったりする事を防止できる。

（第３の実施形態）
続いて、第３の実施形態について説明する。図７は、本実施形態の半導体装置の構造を示す概略断面図である。第１の実施形態では、ヒューズ８−１がデバイス形成領域の配線７−１と同一材料、同一工程で形成される場合について説明したが、本実施形態では、ヒューズ８−３が、デバイス形成領域の配線７−４と同一材料、同一工程で形成される。すなわち、ヒューズ８−３が、絶縁膜３−４中（絶縁膜３−３上）に設けられている。

本実施形態では、絶縁膜３−４、３−５上に、空洞形成用パターン９及び空洞１０が設けられている。すなわち、絶縁膜３−５、３−６（第２絶縁膜）中に、空洞１０が設けられている。絶縁膜３−４（第１絶縁膜）以下の層には、空洞形成用パターン９や空洞１０は形成されていない。

その他の点については、第１の実施形態と同様であるので、詳細な説明を省略する。

本実施形態で示したように、ヒューズの設けられる層の位置は特に限定されない。すなわち、複数層に積層された絶縁膜３−０〜３−６のうちの中間層（３−１〜３−５）中にヒューズが設けられている場合でも、その上の層に空洞１０が形成されることによって、既述の実施形態と同様の作用を奏することができる。すなわち、ヒューズ８−２を切断する際には確実に切断が行われ、切断しない場合にはストレスマイグレーションの影響を受けたり変質してしまったりする事を防止できる。

ヒューズ部分の構造を説明する為の概略断面図である。 第１の実施形態の半導体装置の構造を示す概略断面図である。 空洞形成用パターンとヒューズとの相対的な位置関係を説明する為の説明図である。 空洞形成用パターンとヒューズとの相対的な位置関係を説明する為の説明図である。 第１の実施形態の半導体装置の製造方法を示すフローチャートである。 第１の実施形態の半導体装置の製造方法を示す工程断面図である。 第１の実施形態の半導体装置の製造方法を示す工程断面図である。 第１の実施形態の半導体装置の製造方法を示す工程断面図である。 第１の実施形態の半導体装置の製造方法を示す工程断面図である。 第２の実施形態の半導体装置を示す概略断面図である。 第３の実施形態の半導体装置を示す概略断面図である。

符号の説明

１ 基板
２ ゲート電極
３−１〜３−６ 絶縁膜
４ ソース・ドレイン領域
５ 素子分離領域
６ プラグ
７−１〜７−７ 配線
８−１ ヒューズ
８−２ ヒューズ
８−３ ヒューズ
９ 空洞形成用材料
１０ 空洞
１１ パッシベーション膜

Claims (12)

1. 基板の上方に形成されたヒューズと、
   前記ヒューズを被覆するように設けられた第１絶縁膜と、
   前記第１絶縁膜より上方に設けられた空洞形成用パターンと、
   空洞形成用パターン間に空洞を有するよう被覆する第二絶縁膜と、
   を具備する
   半導体装置。
2. 請求項１に記載された半導体装置であって、
   更に、
   半導体トランジスタと、
   前記半導体トランジスタの上方において、複数層に形成された配線と、
   を具備し、
   前記ヒューズは、前記複数層の配線のうちの少なくとも一層と同一層に設けられ、
   前記空洞形成用パターンは、前記複数層の配線層のうちの他の少なくとも一層と同一層に設けられている
   半導体装置。
3. 請求項２に記載された半導体装置であって、
   前記複数層の配線層、前記ヒューズ、及び前記空洞形成用パターンは、アルミニウムにより形成されている
   半導体装置。
4. 請求項１に記載された半導体装置であって、
   更に、
   ゲート電極を有する半導体トランジスタ、
   を具備し、
   前記ヒューズは、前記ゲート電極と同一材料であり、前記ゲート電極と同一層に設けられている
   半導体装置。
5. 請求項４に記載された半導体装置であって、
   前記ゲート電極及び前記ヒューズは、ポリシリコンにより形成されている
   半導体装置。
6. 請求項１乃至５のいずれかに記載された半導体装置であって、
   前記空洞形成用パターンは、アスペクト比が３以上である
   半導体装置。
7. 基板の上方にヒューズを形成するヒューズ形成工程と、
   前記ヒューズを被覆するように、第１絶縁膜を形成する第１絶縁膜形成工程と、
   前記第１絶縁膜より上方に、空洞形成用パターンを形成する空洞形成用パターン形成工程と、
   前記空洞形成用パターンを被覆するように、第２絶縁膜を形成する第２絶縁膜形成工程と、
   を具備し、
   前記空洞形成用パターン形成工程において、前記空洞形成用パターンはスペース部分が生じるようにパターニングされ、
   前記第２絶縁膜形成工程において、前記スペース部分に空洞が生じる様に、前記空洞形成用パターンを前記第２絶縁膜で被覆する
   半導体装置の製造方法。
8. 請求項７に記載された半導体装置の製造方法であって、
   更に、
   半導体トランジスタを形成する工程と、
   前記半導体トランジスタの上方に、複数層の配線を形成する配線層形成工程と、
   を具備し、
   前記ヒューズ形成工程は、前記複数層の配線層のうちの少なくとも一層を形成する工程と同一工程で実施され、
   前記空洞形成用パターン形成工程は、前記複数層の配線層のうちの他の少なくとも一層を形成する工程と同一工程で実施される
   半導体装置の製造方法。
9. 請求項７に記載された半導体装置の製造方法であって、
   更に、
   半導体トランジスタを形成する半導体トランジスタ形成工程、
   を具備し、
   前記半導体トランジスタ形成工程は、ゲート電極を形成するゲート電極形成工程を備え、
   前記ヒューズ形成工程は、前記ゲート電極形成工程と同一工程で実施される
   半導体装置の製造方法。
10. 請求項７乃至９のいずれかに記載された半導体装置の製造方法であって、
    前記空洞形成用パターン形成工程において、前記空洞形成用パターンを、アスペクト比が３以上となるようにパターニングする
    半導体装置の製造方法。
11. 請求項７乃至１０のいずれかに記載された半導体装置の製造方法であって、
    前記第２絶縁膜形成工程において、前記空洞形成用パターンの側壁に堆積される膜よりも前記空洞形成用パターンの上部に堆積される膜の方が厚くなるような条件で、前記第２絶縁膜を堆積させる
    半導体装置の製造方法。
12. 請求項７乃至１１のいずれかに記載された半導体装置の製造方法であって、
    更に、
    前記第２絶縁膜形成工程よりも後に実施され、前記ヒューズを切断する工程
    を具備する
    半導体装置の製造方法。

Images