JP2005533367A - パッシベーション層のクラックの発生を防止した集積回路 - Google Patents
パッシベーション層のクラックの発生を防止した集積回路 Download PDFInfo
- Publication number
- JP2005533367A JP2005533367A JP2003548283A JP2003548283A JP2005533367A JP 2005533367 A JP2005533367 A JP 2005533367A JP 2003548283 A JP2003548283 A JP 2003548283A JP 2003548283 A JP2003548283 A JP 2003548283A JP 2005533367 A JP2005533367 A JP 2005533367A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- manufacturing
- layer
- passivation layer
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 title claims description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000005336 cracking Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 239000005360 phosphosilicate glass Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
エッチング及びダマシン法を用いて製造される集積回路においては、金属配線層から周囲の誘電体材料に応力が伝達されることによって、デバイスに組み込まれる配線層（４００）の周囲の誘電体材料にクラックが発生することが一般的である。本発明は、周囲の誘電体層に伝達される応力を低減することができると考えられる丸められたコーナを有する配線層を形成することにより、この問題を解決する。
Description
本発明は、半導体に関し、詳しくは、最終的に金属配線層（interconnect metal layer）上に形成されるパッシベーション層に与える応力を低減すると考えられる丸められたコーナを有する構成の金属配線層を形成することにより、金属配線層上に形成されるパッシベーション層のクラックの発生を防止する集積回路に関する。
半導体の製造において、集積回路（integrated circuit：以下、ＩＣという。）デバイスは、半導体基板上に形成される。ＩＣデバイスは、通常、例えばトランジスタ及び／又はコンデンサを備え、これらは、金属配線層によって互いに接続されている。ＩＣデバイスの構造体を形成した後、ＩＣデバイスを外的なダメージから保護するために、ＩＣデバイス構造体上には、パッシベーション層が設けられる。ＩＣデバイス構造体を効果的に保護するためには、空隙（void）がないパッシベーション層を十分な硬度で均一に堆積させる必要があり、及びパッシベーション層は、クラッキング、水蒸気又はアルカリイオンの浸透及び機械的ダメージに対する耐久性を有する必要がある。
パッシベーションを形成するために一般的に用いられる材料としては、窒化シリコン、ＰＳＧ（phosphosilicate glass）等がある。窒化シリコンは、高密度で高硬度の特性を有し、水蒸気又はアルカリイオンの浸透を防ぎ、機械的ダメージに耐える。ＰＳＧは、リン原子を含み、汚染不純物除去特性（gettering property）を有し、これにより、水蒸気及びアルカリイオンが効果的に吸収される。これらの保護効果により、パッシベーション層によって保護されたＩＣデバイスの寿命が引き延ばされる。
反応性イオンエッチング（reactive ion etching：ＲＩＥ）及びダマシン法（damascene techniques）を含む周知の金属パターニング法は、０．５μｍ以下の寸法を有する要素（features）を作成することができる異方性エッチングプロセスを採用している。しかしながら、実際には、異方性エッチングでは、金属要素（metallized features）に、周囲の誘電層に大きな応力を与えやすい鋭利なコーナが作成されてしまうことがある。特に、これらの大きな応力により、上に形成されたパッシベーション層にクラックが生じやすい。更に、これらの応力により、様々な目的で集積回路内に形成されるヒューズ（fuse）内に、「窪み（cratering）」が生じることが分かっている。
応力により生じるクラックを低減する手法として、保護用のパッシベーション層の厚さを増加させることが提案されている。しかしながら、この手法では、パッシベーション層の厚さを増加させることにより、パッシベーション層の脆性も増すという制約がある。
米国特許第５，４１６，０４８号、第４，４２５，１８３号、第４，３５２，７２４号は、それぞれ、断面図から分かるように、配線層の上部コーナ（top corner）を丸めることにより、半導体のエッチングにおける様々な効果を実現する手法を提案している。米国特許第５，４１６，０４８号、第４，４２５，１８３号に開示されているように、及び米国特許第４，７８０，４２９号に更に開示されているように、エッチングされた金属要素の側壁を傾斜させることにより、この他の様々な効果を実現できる。これらの製造方法によって形成される傾斜した側壁は、ＩＣの金属要素を構成する金属の酸化物によって形成されており、これらの側壁によって、漏れ電流が少量増え、隣接した金属要素間において好ましくない短絡回路が形成されてしまうことがある。
米国特許第６，２０８，００８号は、金属層の断面図から分かるように、エッチングされた金属要素の底部のコーナを丸めることを提案している。但し、この文献に開示されている手法は、幾つかの工程を必要とし、しかも、エッチングされた金属要素の底部コーナしか丸めることができない。
本発明は、上述及びこの他の問題を解決するために、集積回路に用いられる保護用のパッシベーション層にクラックが生じる可能性を低減する。詳しくは、本発明は、金属層の平面図から見て、丸められたコーナを有する配線レイアウトを実現することにより、この上に重ねられるパッシベーション層のクラッキングを削減する。
経験的に（Without wishing to be bound by theory）、このような曲線的なコーナ部を有する配線層の上又は周囲にパッシベーション層を形成すると、パッシベーション層に伝わる応力を著しく小さくすることができ、これにより、従来のデバイスにおいて頻繁に発生していたパッシベーション層のクラッキングの可能性を低くすることができる。
本発明の一実施例である集積回路の製造方法は、集積回路内のパッシベーション層の完全性（integrity）を向上させる集積回路の製造方法において、（１）（ａ）基板と、（ｂ）基板上に形成され、少なくとも１つのコーナ部分を有するパターン化された配線層と、（ｃ）配線層の少なくとも１つのコーナ部分上に形成され、少なくとも１つのコーナ部分上においてクラッキングが生じているパッシベーション層とを有する集積回路を特定する工程と、（２）パターン化された配線層を形成するために用いたパターン化されたマスク層の設計を変更し、クラッキングが生じているパッシベーション層の下の１つ以上のコーナ部分を１つ以上の曲線状のコーナ部分に置換する工程とを有する。集積回路は、好ましくは、（１）基板上に金属層を形成する工程と、（２）金属層上にパターン化されたマスク層を形成する工程と、（３）パターン化されたマスク層の開口を介して金属層を（好ましくは異方性エッチングを用いて）エッチングし、配線層を形成する工程と、（４）パッシベーション層を形成する工程とによって形成される。
本発明の他の実施例である集積回路の製造方法は、集積回路内のパッシベーション層の完全性（integrity）を向上させる集積回路の製造方法において、（１）（ａ）基板と、（ｂ）基板に形成されたダマシントレンチ内に配置され、少なくとも１つのコーナ部分を有するパターン化された配線層と、（ｃ）配線層の少なくとも１つのコーナ部分上に形成され、少なくとも１つのコーナ部分上においてクラッキングが生じているパッシベーション層とを有する集積回路を特定する工程と、（２）ダマシントレンチを形成するために用いたパターン化されたマスク層の設計を変更し、クラッキングが生じているパッシベーション層の下の１つ以上のコーナ部分を１つ以上の曲線状のコーナ部分に置換する工程とを有する。集積回路は、好ましくは、（１）基板上にパターン化されたマスク層を形成する工程と、（２）パターン化されたマスク層の開口を介して基板をエッチングし、ダマシントレンチを形成する工程と、（３）ダマシントレンチ内に配線層を形成する工程と、（４）パッシベーション層を形成する工程とによって形成される。
本発明により、平均寿命が長くすることができ、及び短絡回路の形成を防止できる集積回路を製造することができる。
本発明のこれらの及び他の実施例及びその利点は、特許請求の範囲及び発明の実施の形態により更に明らかとなる。
以下、本発明の好ましい実施例を示す図面を参照して、本発明を更に詳細に説明する。なお、本発明は、後述する実施例とは異なる形式で実現してもよく、したがって、これらの実施例によって限定されてるものではない。
本発明は、基板内又は基板上に形成され、上層に配設されるパッシベーション層に与える応力を最小にすると考えられる構造的な特徴（structural features）を有する金属層を含むデバイス及びその製造方法を提供する。詳しくは、丸められたコーナを含む形状を有する金属層を基板上又は基板内に形成することができるデバイス又は方法を提供する。
図１は、従来の保護膜で覆われた（passivated）集積回路の断面図である。この集積回路は、基板１００と、基板１００上に配設され、反応性イオンエッチング（reactive ion etching：ＲＩＥ）によってエッチングされた金属要素（metallized feature）１０１を備える。金属要素は、それぞれ、上部１０３と、底部１０４とを有する。この金属要素１０１の上には、保護用のパッシベーション層１０２が配設されている。保護用のパッシベーション層１０２の材料としては、窒化シリコン又はＰＳＧ（phosphosilicate glass）が好ましく、特にＰＳＧがより好ましい。
図１に示す基板１００（又は、後述する図２の基板２００）の実際の構成は、選択された集積回路に依存する。特定の具体例として、集積回路は、１つ以上のトレンチ金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor：以下、ＭＯＳＦＥＴという。）デバイスを含んでいてもよい。当該技術分野で周知のように、これらのデバイスは、（ａ）第１の伝導性を有する半導体基板、多くの場合、ｎ型伝導性を有するシリコン製の基板と、（ｂ）基板上に形成され、第１の伝導性を有するエピタキシャル層と、（ｃ）エピタキシャル層内に延びるトレンチと、（ｄ）トレンチの内壁の少なくとも一部を覆う、代表的には二酸化シリコンを材料とする絶縁層と、（ｅ）絶縁層に接し、トレンチ内に埋め込まれた、代表的には不純物がドープされた多結晶シリコンを材料とする導電領域と、（ｆ）エピタキシャル層の上部内にトレンチに隣接して形成された、第２の伝導性を有するボディ領域と、（ｇ）ボディ領域の上部内にトレンチに隣接して形成された、第１の伝導性を有するソース領域と、（ｈ）導電領域の一部の上に形成され、代表的にはＢＰＳＧ（borophosphosilicate glass）を材料とする絶縁領域とを備える。この構造体の上に、ゲート金属領域及びソース金属領域を含む配線層が形成される（したがって、この構造は、基板の配線層として機能する）。トレンチＭＯＳＦＥＴデバイスの具体例については、例えば米国特許第５，０７２，２６６号、第５，５４１，４２５号、第５，８６６，９３１号に開示されており、これらの文献は参照により本願に援用されるものとする。
図２は、ダマシンプロセス（damascene process）によって作成された従来の集積回路の断面である。この集積回路では、基板２００に埋め込まれた配線層２０１を形成するために、基板２００内のトレンチは、金属によって埋め込まれて、（例えば、化学的機械的研磨によって）研磨される。配線層２０１は、上部２０２と底部２０３とを有する。
図３は、鋭利なコーナを有する配線構成（interconnect geometry）が設けられた回路の一例を示している。この図３は、トレンチＭＯＳＦＥＴに関連した配線層の一部の平面図である。図３に示すように、配線層３００のレイアウトは、少なくとも１つの鋭利なコーナ３０１（これらのうち３個の符号を付している）を有するゲート金属領域３００ｇとソース金属領域３００ｓを含んでいる。
この配線層３００上に、例えば図１に示すパッシベーション層１０２のようなパッシベーション層を重ねた場合、特に、図３の平面図に示す凹コーナ（concave corner）３０１等の鋭利な窪み（sharp concavity）に対応する部分において、パッシベーション層にクラッキング又はディレイヤリング（delayering）が生じることは一般的である（例えば図３に示す回路設計においては、符号が付されているコーナのうち最も右側のコーナにおいて問題が生じやすい）。パッシベーション層の下層にある配線層において、鋭利な凹コーナは、過度に強い応力集中部となり、この応力がパッシベーション層に伝わると、好ましくないクラッキング及び電流漏れの可能性が生じると考えられる。
本発明は、図４に平面図として示すように、配線層のコーナを丸めることにより、例えば図１に示す配線層１０１から保護用のパッシベーション層１０２に伝達される応力の問題を解決する。
図４に示すように、本発明に基づいて形成された配線層４００は、図３に示すコーナ３０１等の従来の配線層が有する鋭利なコーナではなく、丸められたコーナ４０１を有する。丸められたコーナ４０１の曲線的性質により、配線層４００を覆い及び囲む層に伝達される応力が著しく低減され、これにより、回路の完全性（integrity）、信頼性、平均寿命（expectancy）が向上する。配線層４００のコーナの曲率半径は、好ましくは２０μｍ以下であり、より好ましくは１〜２０μｍであり、更に好ましくは５〜１０μｍであり、最も好ましくは７〜１０μｍである。
パッシベーション層に覆われた曲線的要素を有する配線層は知られているが、本発明が提案する、配線層の（平面図における）鋭利なコーナを丸められたコーナに置き換えて、パッシベーション層のクラッキングを防止する方法は知られていない。
本発明に基づく方法は、金属エッチング及びダマシンプロセス技術、並びに様々な回路トポロジに適用することができる。金属エッチングプロセスでは、及び本発明の第１の実施例においては、図１に示す回路トポロジは、図５に示す方法に基づき、まず、例えばアルミニウム等の適切な材料によって形成された金属層を基板に積層する（layering）ことによって得ることができる。この工程は、図５に示すステップ５０１に対応する。次に、周知のリソグラフィー技術を用いて、所望の金属配線層マスクを用いて、金属層をパターン化する。本発明に基づく効果を実現するために、金属配線層マスクは、図４を用いて説明したような曲線的特徴を有するコーナによって設計しておく。このパターン化工程は、図５に示すステップ５０２に対応する。次に、ステップ５０３に示すように、周知の手法を用いて、金属配線層マスクの開口を介して、金属層をエッチングし、金属配線層マスクのパターンに従った金属配線層を基板上に形成する。そして、ステップ５０４に示すように、パターン化された金属配線層の少なくとも一部の上にパッシベーション層を形成する。
ダマシン法を用いた集積回路製造プロセスでは、及び本発明の第２の実施例においては、図２に示す回路トポロジは、図６に示す方法に基づいて得ることができる。図６に示すように、本発明の第２の実施例では、まず、適切な基板上にパターン化されたマスクを設ける。本発明に基づく効果を実現するために、パターン化されたマスクは、図４を用いて説明したような曲線的特徴を有するコーナによって設計しておく。このパターン化工程は、図６に示すステップ６０１に対応する。次に、ステップ６０２に示すように、周知のエッチング法を用いて、パターン化されたマスクを介して基板をエッチングし、このパターンに従った１つ以上のダマシントレンチを基板内に形成する。次に、ステップ６０３に示すように、例えば１つ以上のトレンチに金属を堆積させ、化学的機械的研磨を行うことによって、上述したエッチングよって形成されたトレンチ内に金属配線層を形成する。そして、ステップ６０４において、金属配線層の少なくとも一部の上に、パッシベーション層を形成する。
本発明により、集積回路の配線層を覆う誘電体のクラッキングを削減する簡単で実用的な方法が提供される。
以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の形態を修正及び変更することができ、このような修正及び変更は、添付の請求の範囲に基づく本発明の思想及び範囲から逸脱するものではない。
Claims (18)
- 集積回路内のパッシベーション層の完全性（integrity）を向上させる集積回路の製造方法において、
（ａ）基板と、（ｂ）上記基板上に形成され、少なくとも１つのコーナ部分を有するパターン化された配線層と、（ｃ）上記配線層の少なくとも１つのコーナ部分上に形成され、該少なくとも１つのコーナ部分上においてクラッキングが生じているパッシベーション層とを有する集積回路を特定する工程と、
上記パターン化された配線層を形成するために用いたパターン化されたマスク層の設計を変更し、上記クラッキングが生じているパッシベーション層の下の１つ以上のコーナ部分を１つ以上の曲線状のコーナ部分に置換する工程とを有する集積回路の製造方法。 - 上記曲率半径は、２０μｍ以下であることを特徴とする請求項１記載の集積回路の製造方法。
- 上記曲率半径は、１〜２０μｍの範囲内にあることを特徴とする請求項１記載の集積回路の製造方法。
- 上記曲率半径は、５〜１０μｍの範囲内にあることを特徴とする請求項１記載の集積回路の製造方法。
- 上記パッシベーション層は、ＰＳＧ（phosphosilicate glass）からなることを特徴とする請求項１記載の集積回路の製造方法。
- 上記配線層は、金属により形成されていることを特徴とする請求項１記載の集積回路の製造方法。
- 上記基板は、複数のトレンチ金属酸化膜半導体電界効果トランジスタデバイスを備え、上記配線層は、ソース金属領域及びゲート金属領域を含むことを特徴とする請求項１記載の集積回路の製造方法。
- 上記パッシベーション層の下の上記少なくとも１つのコーナ部分は、凹コーナ部分であることを特徴とする請求項１記載の集積回路の製造方法。
- 上記集積回路は、
上記基板上に金属層を形成する工程と、
上記金属層上にパターン化されたマスク層を形成する工程と、
上記パターン化されたマスク層の開口を介して上記金属層をエッチングし、上記配線層を形成する工程と、
上記パッシベーション層を形成する工程とによって形成されることを特徴とする請求項１記載の集積回路の製造方法。 - 上記エッチングは、異方性エッチングであることを特徴とする請求項９記載の集積回路の製造方法。
- 集積回路内のパッシベーション層の完全性（integrity）を向上させる集積回路の製造方法において、
（ａ）基板と、（ｂ）上記基板に形成されたダマシントレンチ内に配置され、少なくとも１つのコーナ部分を有するパターン化された配線層と、（ｃ）上記配線層の少なくとも１つのコーナ部分上に形成され、該少なくとも１つのコーナ部分上においてクラッキングが生じているパッシベーション層とを有する集積回路を特定する工程と、
上記ダマシントレンチを形成するために用いたパターン化されたマスク層の設計を変更し、上記クラッキングが生じているパッシベーション層の下の１つ以上のコーナ部分を１つ以上の曲線状のコーナ部分に置換する工程とを有する集積回路の製造方法。 - 上記曲率半径は、２０μｍ以下であることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記曲率半径は、１〜１０μｍの範囲内にあることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記曲率半径は、５〜１０μｍの範囲内にあることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記パッシベーション層は、ＰＳＧ（phosphosilicate glass）からなることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記配線層は、金属により形成されていることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記パッシベーション層の下の上記少なくとも１つのコーナ部分は、凹コーナ部分であることを特徴とする請求項１１記載の集積回路の製造方法。
- 上記集積回路は、
上記基板上にパターン化されたマスク層を形成する工程と、
上記パターン化されたマスク層の開口を介して上記基板をエッチングし、上記ダマシントレンチを形成する工程と、
上記ダマシントレンチ内に上記配線層を形成する工程と、
上記パッシベーション層を形成する工程とによって形成されることを特徴とする請求項１１記載の集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/990,460 US6630402B2 (en) | 2001-11-21 | 2001-11-21 | Integrated circuit resistant to the formation of cracks in a passivation layer |
| PCT/US2002/037266 WO2003046956A1 (en) | 2001-11-21 | 2002-11-20 | An integrated circuit resistant to the formation of cracks in a passivation layer |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010033939A Division JP2010147498A (ja) | 2001-11-21 | 2010-02-18 | パッシベーション層のクラックの発生を防止した集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005533367A true JP2005533367A (ja) | 2005-11-04 |
| JP4502640B2 JP4502640B2 (ja) | 2010-07-14 |
Family
ID=25536172
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003548283A Expired - Fee Related JP4502640B2 (ja) | 2001-11-21 | 2002-11-20 | パッシベーション層のクラックの発生を防止した集積回路の製造方法 |
| JP2010033939A Pending JP2010147498A (ja) | 2001-11-21 | 2010-02-18 | パッシベーション層のクラックの発生を防止した集積回路の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010033939A Pending JP2010147498A (ja) | 2001-11-21 | 2010-02-18 | パッシベーション層のクラックの発生を防止した集積回路の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6630402B2 (ja) |
| EP (1) | EP1454339A4 (ja) |
| JP (2) | JP4502640B2 (ja) |
| KR (2) | KR20040054793A (ja) |
| CN (1) | CN1592946A (ja) |
| AU (1) | AU2002348309A1 (ja) |
| TW (1) | TW200300583A (ja) |
| WO (1) | WO2003046956A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4746262B2 (ja) * | 2003-09-17 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7348672B2 (en) * | 2005-07-07 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnects with improved reliability |
| US7511990B2 (en) * | 2005-09-30 | 2009-03-31 | Everspin Technologies, Inc. | Magnetic tunnel junction temperature sensors |
| US7510883B2 (en) * | 2005-09-30 | 2009-03-31 | Everspin Technologies, Inc. | Magnetic tunnel junction temperature sensors and methods |
| US7947941B2 (en) * | 2006-11-01 | 2011-05-24 | Finisar Corporation | Photodiode having rounded edges for high electrostatic discharge threshold |
| US8575022B2 (en) | 2011-11-28 | 2013-11-05 | International Business Machines Corporation | Top corner rounding of damascene wire for insulator crack suppression |
| US9577023B2 (en) | 2013-06-04 | 2017-02-21 | Globalfoundries Inc. | Metal wires of a stacked inductor |
| US9076804B2 (en) * | 2013-08-23 | 2015-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods to enhance passivation integrity |
| CN112234028A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 降低钝化层应力的方法及钝化层应力缓冲结构 |
| CN115084087A (zh) * | 2021-03-10 | 2022-09-20 | 中芯国际集成电路制造(上海)有限公司 | 晶圆焊垫结构及其形成方法 |
| CN115548110B (zh) * | 2022-11-28 | 2023-03-21 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255039A (ja) * | 1985-05-07 | 1986-11-12 | Rohm Co Ltd | 半導体素子 |
| JPS62120355U (ja) * | 1986-01-22 | 1987-07-30 | ||
| JPH10261635A (ja) * | 1997-03-18 | 1998-09-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11274158A (ja) * | 1998-01-06 | 1999-10-08 | Internatl Business Mach Corp <Ibm> | 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路 |
| JP2001185557A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5371411A (en) | 1980-09-01 | 1994-12-06 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| JPS6015957A (ja) * | 1983-07-08 | 1985-01-26 | Oki Electric Ind Co Ltd | 半導体装置 |
| US4425183A (en) | 1983-08-08 | 1984-01-10 | Ncr Corporation | Metal bevel process for multi-level metal semiconductor applications |
| FR2582445B1 (fr) | 1985-05-21 | 1988-04-08 | Efcis | Procede de fabrication de transistors mos a electrodes de siliciure metallique |
| US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JPH0438830A (ja) * | 1990-06-04 | 1992-02-10 | Kawasaki Steel Corp | 半導体装置 |
| US5410170A (en) | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| US5416048A (en) | 1993-04-16 | 1995-05-16 | Micron Semiconductor, Inc. | Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage |
| JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
| KR100190927B1 (ko) * | 1996-07-18 | 1999-06-01 | 윤종용 | 슬릿이 형성된 금속막을 구비한 반도체 칩 장치 |
| US6077789A (en) | 1998-07-14 | 2000-06-20 | United Microelectronics Corp. | Method for forming a passivation layer with planarization |
| JP2000294771A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
| US6121149A (en) | 1999-04-22 | 2000-09-19 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| KR100302615B1 (ko) * | 1999-08-10 | 2001-11-01 | 김영환 | 층간절연막의 크랙 방지구조 |
| JP3356162B2 (ja) * | 1999-10-19 | 2002-12-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2001
- 2001-11-21 US US09/990,460 patent/US6630402B2/en not_active Expired - Fee Related
-
2002
- 2002-11-19 TW TW091133748A patent/TW200300583A/zh unknown
- 2002-11-20 JP JP2003548283A patent/JP4502640B2/ja not_active Expired - Fee Related
- 2002-11-20 AU AU2002348309A patent/AU2002348309A1/en not_active Abandoned
- 2002-11-20 CN CNA02823247XA patent/CN1592946A/zh active Pending
- 2002-11-20 WO PCT/US2002/037266 patent/WO2003046956A1/en active Search and Examination
- 2002-11-20 EP EP02782335A patent/EP1454339A4/en not_active Withdrawn
- 2002-11-20 KR KR10-2004-7007777A patent/KR20040054793A/ko active Search and Examination
- 2002-11-20 KR KR1020097021918A patent/KR20090117908A/ko active IP Right Grant
-
2010
- 2010-02-18 JP JP2010033939A patent/JP2010147498A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255039A (ja) * | 1985-05-07 | 1986-11-12 | Rohm Co Ltd | 半導体素子 |
| JPS62120355U (ja) * | 1986-01-22 | 1987-07-30 | ||
| JPH10261635A (ja) * | 1997-03-18 | 1998-09-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11274158A (ja) * | 1998-01-06 | 1999-10-08 | Internatl Business Mach Corp <Ibm> | 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路 |
| JP2001185557A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002348309A1 (en) | 2003-06-10 |
| JP4502640B2 (ja) | 2010-07-14 |
| JP2010147498A (ja) | 2010-07-01 |
| TW200300583A (en) | 2003-06-01 |
| US6630402B2 (en) | 2003-10-07 |
| EP1454339A4 (en) | 2009-04-01 |
| WO2003046956A1 (en) | 2003-06-05 |
| US20030096461A1 (en) | 2003-05-22 |
| EP1454339A1 (en) | 2004-09-08 |
| KR20040054793A (ko) | 2004-06-25 |
| CN1592946A (zh) | 2005-03-09 |
| KR20090117908A (ko) | 2009-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010147498A (ja) | パッシベーション層のクラックの発生を防止した集積回路の製造方法 | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| KR101369361B1 (ko) | 일체형 크랙 스탑 구조물을 구비한 반도체 장치 | |
| US5851903A (en) | Method of forming closely pitched polysilicon fuses | |
| EP0523856A2 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| KR910006370B1 (ko) | 반도체소자의 접속구멍형성방법 | |
| US8420524B2 (en) | Void boundary structures, semiconductor devices having the void boundary structures and methods of forming the same | |
| JP4517843B2 (ja) | 半導体装置 | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| JP4751083B2 (ja) | 半導体装置およびその製造方法 | |
| US20120013010A1 (en) | Bonding pad for anti-peeling property and method for fabricating the same | |
| CN112435983B (zh) | 金属内连线结构及其制作方法 | |
| JP4499390B2 (ja) | 半導体装置及びその製造方法 | |
| JP3786413B2 (ja) | 半導体素子の形成方法 | |
| US5915201A (en) | Trench surrounded metal pattern | |
| JP3457277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006135107A (ja) | 半導体装置およびその製造方法 | |
| EP0660392A1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| EP2283517B1 (en) | Integrated circuit manufacturing method and integrated circuit | |
| US6399471B1 (en) | Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application | |
| US5847457A (en) | Structure and method of forming vias | |
| JP2004186228A (ja) | 半導体装置の製造方法 | |
| KR100706800B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6396152B2 (en) | Semiconductor device and production method thereof | |
| JP4082673B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091126 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |