JPH0438830A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0438830A
JPH0438830A JP14442090A JP14442090A JPH0438830A JP H0438830 A JPH0438830 A JP H0438830A JP 14442090 A JP14442090 A JP 14442090A JP 14442090 A JP14442090 A JP 14442090A JP H0438830 A JPH0438830 A JP H0438830A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
semiconductor device
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14442090A
Other languages
English (en)
Inventor
Naoki Kitano
北野 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP14442090A priority Critical patent/JPH0438830A/ja
Publication of JPH0438830A publication Critical patent/JPH0438830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置に関するものであり、特に、半導
体装置の金属配線部の眉間絶縁膜および表面保護膜にお
けるクランクの発生を防止するように構成しな半導体装
置に関するものである。
(従来技術) 第4図は、多層構造の金属配線を施した従来の半導体装
置の順次の製造工程を示す断面図である。
第4図(a)に示すように、半導体基板11の上にコン
タクト用拡散層12を形成し、更に第1層間絶縁膜13
を半導体基板11の表面に形成した後、該第1層間絶縁
膜I3に通常のホトリソグラフィ技術及びエンチング技
術を用いてコンタクト孔14を開孔する。次に、第4図
(b)に示すように、スパッタ法を用いてコンタクト孔
14及び前記第1層間絶縁膜13の全面に第1の配線用
のアルミニウム層15を形成する。次いで、第4図(C
)に示すように、通常のホトリソグラフィ技術及びエツ
チング技術を用いてアルミニウム層15を選択的に除去
し、第1の金属配線16を形成する。次に、第4図(d
)に示すように、第1の金属配線部6と第1N間絶縁膜
13の全面に第2N間絶縁膜17を形成し、通常のホト
リソグラフィ工程とエツチング技術を用いて第2層間絶
縁膜17にコンタクト孔18を形成する。更に、第3図
(e)に示すように、第2層間絶縁膜17の全面に第2
配線用アルミニウム層をスバ、り法を用いて形成し、通
常のホトリソグラフィ工程とエツチング技術とを用いて
第2の金属配線19を形成する。その後、パッシベーシ
ョン膜(図示せず)を形成した後、シンタリングを行っ
て、金属配線工程を終了する。
第5図に示すように、第1及び第2の金属配線1619
は、基板11表面に直交する方向から見ると、その角部
16a、19aはそれぞれほぼ270″’   16b
、19b、16c、19c。
16d  19dはそれぞれほぼ90°の角度をもつよ
うに形成されている。
(発明が解決しようとする課題) 半導体装置の製造過程においては、バッシヘーション膜
の形成や、シンタリング、金属配線の形成時など数回に
わたり、熱処理を行う必要がある。
このような、熱処理を行った時、各金属配線16゜19
の熱膨張係数と第1及び第2の層間絶縁膜13.17の
熱膨張係数が異なるため、従来の半導体装置の構造では
、各金属配線16.19の角部近傍に強い応力が発生し
、第5図に示すとおり、金属配線16.19の角部から
層間絶縁膜13゜17あるいはバンシヘーション膜(図
示せず)にクランク20が入ることがあり、半導体素子
の信軌性を著しく低下させるという問題があった。また
、従来の半導体装置では上述した熱膨張係数の相異に起
因するクラックの発生を防くために、使用できる眉間絶
縁膜の種類が限られてしまうという欠点もある。
このクラックの発生防止対策としては、第6図(a)及
び(b)に示すような、金属配線21の内部に応力分散
のためのスリン)21aを形成する方法が知られている
。しかしながら、このようなスリットを設けると、金属
配線自体が細くなることとなる。通常、金属配線の太さ
は、個々のデバイスの電流密度に応して設定されるもの
であるため、デバイス設計後に、その配線領域を細くす
ることは、デバイスの性能を低下させる恐れがある。
この問題を解決し、配線領域を細くすることなくクラッ
クの発生を防止する半導体装置が特開昭62−1142
43号公報に記載されている。第7図(a)及び(b)
に示すように、ここでは、配線層22の下部に形成した
層間絶縁膜23に、配線領域に対応した凹部23aを掘
り込んで、この凹部23a内に配線層22を埋設するよ
うにしている。このような構成によると、層間絶縁膜2
3の表面(あるいはパノンヘーション膜)表面を平坦化
することができ、クラックの発生を防くことができる。
しかしながら、層間絶縁膜23に凹部23aを形成する
ためのエツチングが必要であり、製造工程が増えてしま
うという問題がある。
本発明は、これらの従来技術の問題点を解決して、配線
幅を細くする事なく、また製造工程を増やす事なく、眉
間絶縁膜及びバンシヘーション膜中のクラックの発生を
防止し得る半導体装置を提供しようとするものである。
(課題を解決するための手段) 上記課題を解決するために、本発明の半導体装置は、所
望の素子領域を形成した半導体基体上に単層又は多層構
造の金属配線を施した半導体装置において、前記金属配
線のそれぞれの角部が鈍角に形成されていることを特徴
とするものである。
(作 用) 本発明の半導体装置では、金属配線部の各角部が、鈍角
になるように形成されているため、金属配線の角部に集
中する応力が分散、緩和され、したがってクラックの発
生を防止することができる。
3層配線を施した半導体装置における、配線幅とパンシ
ベーション膜におけるクラックの発生量との関係を第3
図に示す。第3図において、点線は配線部の角部が、は
ぼ直角に形成されている従来の半導体装置におけるクラ
ンクの発生量を示しており、実線は、配線部の角部を約
135°あるいは約225°に形成した本発明の半導体
装置におけるクラックの発生量を示している。第2図か
ら、従来の半導体装置では、配線部の幅が約10μm以
上になると、クラ、りが発生し、本発明の半導体装置で
は、配線部の幅を広くしてもクラックがほとんど発生し
ないことがわかる。これは、従来の半導体装置では、熱
膨張係数の差により生じる応力が配線部の角部に集中し
ていたのに対し、本発明の半導体装置では角部が鈍角に
形成されているため、前記応力が分散かつ緩和されるか
らである。
(実施例) 第1図は、本発明の半導体装置の実施例を示す断面図で
ある。
第1図に示すとおり、半導体基板1の表面には拡散層2
が形成されており、基板1の上には、コンタクトホール
3aを開孔した第1の層間絶縁膜3が形成されている。
該コンタクトホール3a上には第1のアルミニウム配線
4が形成されており、第1のアルミニウム配線4の上に
は、コンタクトホール5aを開孔した第2層間絶縁膜5
が形成されている。第2層間絶縁膜5の上に、更に第2
のアルミニウム配vA6が形成され、更に第2層間絶縁
膜5及び第2のアルミニウム配線6の上にコンタクトホ
ール7aを開孔した第3層間絶縁膜7を形成する。その
上に第3のアルミニウム配線8が形成されており、更に
、第3のアルミニウム配線8及び第3層間絶縁膜7を覆
うパッシベーション膜9を形成している。各層のアルミ
ニウム配f!46.8は、スパッタリングによってアル
ミニウム層を萎着した後、通常のホトリソグラフィとエ
ツチングによるバターニングにより形成する。
第2図は、それぞれのアルミニウム配線4.68の平面
図である。各アルミニウム配線の角部は、4a、6a、
8a、4b、6b、8bは225゜の角度に、4c、6
c、8c、4d、6d、8c4e、6e、Be、4f、
6f、8f、4g、6g、8g、4h、6h、8hはそ
れぞれ1356の角度になるように形成する。具体的に
は、ホトリソグラフィ工程で使用するマスクに角部を1
35゜及び225°の角度を付けたものを用意して、エ
ツチングを行えば良い。
第3図から、従来の半導体装置では配線幅が10μmを
越えるとクラックが発生したのに比して、上述した角部
が鈍角に形成されているアルミニウム配線構造の本発明
の半導体装置では、配線幅が500μmになるまで、ク
ランクが発生しないことがわかる。
本実施例では、配線部の角度を135°あるいは225
°としたが、直角より、緩い角度、すなわち鈍角であれ
ば本発明の効果を得ることができる。また、角部を複数
回切り欠いて、より滑らかな角部を構成するようにして
も良く、更には角をとって円く構成するようにしても良
い。
(発明の効果) 本発明によると、金属配線の角部鈍角に形成するように
しているため、半導体装置に熱処理を施す際に、従来金
属配線の角部に集中していた応力を分散、緩和するため
、眉間絶縁膜あるいはパノシヘーンヨン膜のクランクの
発生を防くことができる。また、従来は熱膨張係数の相
異に起因するクランクの発生を防ぐために、層間絶縁膜
として使用できる材質が限られていたが、本発明の構造
においては、クランクの発生を考慮する必要がないため
、素子の種類と性質に応して層間絶縁膜を選択すること
ができる。したがって、素子の作成が容易になるという
効果もある。
【図面の簡単な説明】
第1図は、本発明の半導体装置の実施例を示す図、 第2圓は、本発明の半導体装置の金属配線部の平面図、 第3図は、配線幅とクランク発生量との関係を示す特性
図、 第4図は、従来の半導体装置の製造工程を示す断面図、 第5回は、従来の半導体装置の金属配線部の平面図、 第6図及び第7図は、従来の半導体装置の金属配線構造
を示す図である。 l・・・半導体基Fi     2・・・拡散層3.5
.7・・・層間絶縁膜 4.6.8・・・金属配線 9・・・パンシヘーション膜 閃 Q 丘 r>むンr>曝、晶1− づ ■ 第6図 (a) (b) 第7図 (a) (b)

Claims (1)

    【特許請求の範囲】
  1. 1、所望の素子領域を形成した半導体基体上に単層又は
    多層構造の金属配線を施した半導体装置において、前記
    金属配線のそれぞれの角部が鈍角に形成されていること
    を特徴とする半導体装置。
JP14442090A 1990-06-04 1990-06-04 半導体装置 Pending JPH0438830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14442090A JPH0438830A (ja) 1990-06-04 1990-06-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14442090A JPH0438830A (ja) 1990-06-04 1990-06-04 半導体装置

Publications (1)

Publication Number Publication Date
JPH0438830A true JPH0438830A (ja) 1992-02-10

Family

ID=15361765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14442090A Pending JPH0438830A (ja) 1990-06-04 1990-06-04 半導体装置

Country Status (1)

Country Link
JP (1) JPH0438830A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1454339A1 (en) * 2001-11-21 2004-09-08 GENERAL SEMICONDUCTOR, Inc. An integrated circuit resistant to the formation of cracks in a passivation layer
JP2020004756A (ja) * 2018-06-25 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1454339A1 (en) * 2001-11-21 2004-09-08 GENERAL SEMICONDUCTOR, Inc. An integrated circuit resistant to the formation of cracks in a passivation layer
EP1454339A4 (en) * 2001-11-21 2009-04-01 Gen Semiconductor Inc OPPOSITE THE FORMATION OF CRASH IN A PASSIVATION LAYER RESISTANT INTEGRATED CIRCUIT
JP2020004756A (ja) * 2018-06-25 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
TWI237856B (en) Semiconductor device and method of manufacturing the same
JPH0438830A (ja) 半導体装置
JPS6138850B2 (ja)
JPH02125638A (ja) 半導体集積回路装置
JPS62174934A (ja) 半導体装置およびその製造方法
TW200836344A (en) Semiconductor structures and fabrication method thereof
JPS61170056A (ja) 半導体装置の電極材料
KR960006339B1 (ko) 반도체장치의 제조방법
JPS5966150A (ja) 半導体装置およびその製造方法
JPH03159125A (ja) 半導体装置
KR100565840B1 (ko) 반도체소자 및 그의 제조방법
JPS60214569A (ja) Mos型半導体装置
JPH10189926A (ja) 半導体装置の製造方法
JPS6133257B2 (ja)
JPS62160741A (ja) 半導体装置の製造方法
JPS63147345A (ja) 半導体集積回路装置及びその製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPS5933850A (ja) 半導体装置の製造方法
JPH01109749A (ja) 配線形成方法
JPS62286230A (ja) 薄膜の選択食刻方法
JPS58116753A (ja) 半導体装置
JPH04101447A (ja) 多層配線半導体集積回路の製造方法
JPH01201939A (ja) 半導体装置の製造方法
JPH03257830A (ja) 半導体装置
JPS61100981A (ja) 半導体装置の製造方法