JPH11274158A - 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路 - Google Patents
集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路Info
- Publication number
- JPH11274158A JPH11274158A JP11000048A JP4899A JPH11274158A JP H11274158 A JPH11274158 A JP H11274158A JP 11000048 A JP11000048 A JP 11000048A JP 4899 A JP4899 A JP 4899A JP H11274158 A JPH11274158 A JP H11274158A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- integrated circuit
- forming
- trench
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 125000006850 spacer group Chemical group 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 20
- 230000009969 flowable effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 abstract description 5
- 241000206607 Porphyra umbilicalis Species 0.000 abstract 1
- 230000001154 acute effect Effects 0.000 abstract 1
- 238000009740 moulding (composite fabrication) Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- AQOKCDNYWBIDND-FTOWTWDKSA-N bimatoprost Chemical compound CCNC(=O)CCC\C=C/C[C@H]1[C@@H](O)C[C@@H](O)[C@@H]1\C=C\[C@@H](O)CCC1=CC=CC=C1 AQOKCDNYWBIDND-FTOWTWDKSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 229940040553 latisse Drugs 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006993 memory improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 回路パターン１１の鋭い角部１４”による周
辺誘電体内の応力を低減することにより、集積回路の最
終パシベーション層１３内のクラックを阻止する。 【解決手段】 誘電体内に一般に誘起される応力は、外
側の層（すなわちパシベーション層）１３を付着する前
に、回路パターン１１の下側の角部１４”に、丸み１
５、１７をつけることにより低減される。金属ＲＩＥプ
ロセスによりパターニングする場合（図３、図４）、こ
うした角部の丸みつけは、垂直の側壁を生成する第１の
ステップと、垂直の側壁の下方部分をテーパ状にする
か、または垂直の側壁の下方部分に沿ってテーパ状のス
ペーサ１５を生成する第２のステップを含む、２ステッ
プ金属エッチング・プロセスにより達成される。ダマシ
ーン・プロセスによりパターニングする場合（図５）、
こうした角部の丸みつけは、垂直の側壁を生成する第１
のステップと、垂直の側壁の下方部分に沿って、テーパ
状の側壁２７を生成する第２のステップを含む、２ステ
ップ・トレンチ・エッチング・プロセスにより達成され
る。
辺誘電体内の応力を低減することにより、集積回路の最
終パシベーション層１３内のクラックを阻止する。 【解決手段】 誘電体内に一般に誘起される応力は、外
側の層（すなわちパシベーション層）１３を付着する前
に、回路パターン１１の下側の角部１４”に、丸み１
５、１７をつけることにより低減される。金属ＲＩＥプ
ロセスによりパターニングする場合（図３、図４）、こ
うした角部の丸みつけは、垂直の側壁を生成する第１の
ステップと、垂直の側壁の下方部分をテーパ状にする
か、または垂直の側壁の下方部分に沿ってテーパ状のス
ペーサ１５を生成する第２のステップを含む、２ステッ
プ金属エッチング・プロセスにより達成される。ダマシ
ーン・プロセスによりパターニングする場合（図５）、
こうした角部の丸みつけは、垂直の側壁を生成する第１
のステップと、垂直の側壁の下方部分に沿って、テーパ
状の側壁２７を生成する第２のステップを含む、２ステ
ップ・トレンチ・エッチング・プロセスにより達成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は一般に集積回路の形
成に関して、特に周辺誘電体内の応力を低減することに
より、集積回路の最終パシベーション層内のクラックを
阻止することに関する。
成に関して、特に周辺誘電体内の応力を低減することに
より、集積回路の最終パシベーション層内のクラックを
阻止することに関する。
【０００２】
【従来の技術】反応性イオン・エッチング（ＲＩＥ）及
び導体を埋込むダマシーン法（damascene technique）
を含む現在の金属パターニング方法は、異方性エッチン
グ・プロセスを使用することにより、約１／２ミクロン
以下の寸法の回路フィーチャを有するパターンの生成を
可能にする。実際、こうした異方性エッチングは、鋭い
角部の発生を招く（すなわち、金属層の断面を通じて観
察される）。
び導体を埋込むダマシーン法（damascene technique）
を含む現在の金属パターニング方法は、異方性エッチン
グ・プロセスを使用することにより、約１／２ミクロン
以下の寸法の回路フィーチャを有するパターンの生成を
可能にする。実際、こうした異方性エッチングは、鋭い
角部の発生を招く（すなわち、金属層の断面を通じて観
察される）。
【０００３】例えば、図１及び図２はそれぞれＲＩＥプ
ロセス（図１）及びダマシーン・プロセス（図２）を用
いて生成された集積回路１、２を示す。いずれの場合に
も、所望の金属化フィーチャ・パターン３（例えばアル
ミニウムからなる導体線）が、好適な基板４（例えばＳ
ｉＯ2からなる）に関連付けられて示される。図１のＲ
ＩＥプロセスによる集積回路１では、外側の層５（例え
ばＳｉ3Ｎ4及びＳｉＯ 2を含む）が回路フィーチャ・パ
ターン３及び基板４上に付着される。図２のダマシーン
・プロセスによる集積回路２では、金属化回路パターン
３が基板４内に形成されるトレンチ６内に収容される。
ロセス（図１）及びダマシーン・プロセス（図２）を用
いて生成された集積回路１、２を示す。いずれの場合に
も、所望の金属化フィーチャ・パターン３（例えばアル
ミニウムからなる導体線）が、好適な基板４（例えばＳ
ｉＯ2からなる）に関連付けられて示される。図１のＲ
ＩＥプロセスによる集積回路１では、外側の層５（例え
ばＳｉ3Ｎ4及びＳｉＯ 2を含む）が回路フィーチャ・パ
ターン３及び基板４上に付着される。図２のダマシーン
・プロセスによる集積回路２では、金属化回路パターン
３が基板４内に形成されるトレンチ６内に収容される。
【０００４】実際、こうした処理は金属化回路パターン
３の最上部８及び底部９に沿って、それぞれ鋭い角部
７'、７''を生じる（金属化パターン３の断面を通じて
観察される）。鋭い角部７'、７''は、周囲の誘電体内
に高い応力を引き起こす傾向がある。これらの高い応力
は、最終パシベーション層内にクラックを生じることが
判明している（S. Lee及びK. Leeによる"The Optimizat
ion of Passivation Layout Structure for Reliabilit
y Improvement of Memory Devices"、Jpn. J. Appl. Ph
ys. 、Vol. 35、Part 1、No. 10、pp. 5462-5465（Oct.
1996）参照）。これらの高い応力は、様々な目的で集
積回路上に形成されるヒューズがレーザ溶断されると
き、ヒューズ内に"クレータ"を生じることが判明してい
る。
３の最上部８及び底部９に沿って、それぞれ鋭い角部
７'、７''を生じる（金属化パターン３の断面を通じて
観察される）。鋭い角部７'、７''は、周囲の誘電体内
に高い応力を引き起こす傾向がある。これらの高い応力
は、最終パシベーション層内にクラックを生じることが
判明している（S. Lee及びK. Leeによる"The Optimizat
ion of Passivation Layout Structure for Reliabilit
y Improvement of Memory Devices"、Jpn. J. Appl. Ph
ys. 、Vol. 35、Part 1、No. 10、pp. 5462-5465（Oct.
1996）参照）。これらの高い応力は、様々な目的で集
積回路上に形成されるヒューズがレーザ溶断されると
き、ヒューズ内に"クレータ"を生じることが判明してい
る。
【０００５】応力によりもたらされるクラックを低減す
るために、Leeらはパシベーションの厚さを増加するこ
とを提案している。しかしながら、彼らはこの提案の有
益な効果が、厚い層の脆性の対応する増加により制限さ
れることを認めている。米国特許第５４１６０４８号、
同第４４２５１８３号及び同第４３５２７２４号は各
々、半導体のエッチングの様々な改善を達成するため
に、上側の角部７'に丸みをつけることを提案してい
る。米国特許第５４１６０４８号及び同第４４２５１８
３号では、更に米国特許第４７８０４２９号で詳細に開
示されるように、他の様々な改善を達成するためにエッ
チングされた金属化パターン３が、斜めの側部を設けら
れる。しかしながら、こうした製造プロセスから生成さ
れる斜めの側部は、金属化パターン３を形成する金属の
酸化物を用いて形成される。こうした構造は、中程度に
高いリーク電流を生成し、時折、隣接する金属化パター
ン３（例えば隣接する金属バイアまたは線）間に保持さ
れなければならないギャップを横断して通じることが判
明している。
るために、Leeらはパシベーションの厚さを増加するこ
とを提案している。しかしながら、彼らはこの提案の有
益な効果が、厚い層の脆性の対応する増加により制限さ
れることを認めている。米国特許第５４１６０４８号、
同第４４２５１８３号及び同第４３５２７２４号は各
々、半導体のエッチングの様々な改善を達成するため
に、上側の角部７'に丸みをつけることを提案してい
る。米国特許第５４１６０４８号及び同第４４２５１８
３号では、更に米国特許第４７８０４２９号で詳細に開
示されるように、他の様々な改善を達成するためにエッ
チングされた金属化パターン３が、斜めの側部を設けら
れる。しかしながら、こうした製造プロセスから生成さ
れる斜めの側部は、金属化パターン３を形成する金属の
酸化物を用いて形成される。こうした構造は、中程度に
高いリーク電流を生成し、時折、隣接する金属化パター
ン３（例えば隣接する金属バイアまたは線）間に保持さ
れなければならないギャップを横断して通じることが判
明している。
【０００６】
【発明が解決しようとする課題】従って、本発明の主な
目的は、集積回路上に形成される回路パターンを囲む誘
電体内で発生され得る高い応力を低減することにより、
最終パシベーション層のクラックや、製造された集積回
路のヒューズ層の"クレータ"などの、有害な効果を低減
することである。
目的は、集積回路上に形成される回路パターンを囲む誘
電体内で発生され得る高い応力を低減することにより、
最終パシベーション層のクラックや、製造された集積回
路のヒューズ層の"クレータ"などの、有害な効果を低減
することである。
【０００７】本発明の別の目的は、前記目的を、ＲＩＥ
法及びダマシーン法を含む従来の金属パターニング法に
完全に互換な方法により達成することである。
法及びダマシーン法を含む従来の金属パターニング法に
完全に互換な方法により達成することである。
【０００８】
【課題を解決するための手段】これらの及び他の目的
は、本発明に従い、外側の層（例えばパシベーション
層）を付着する前に、集積回路の"相互接続"などの、集
積回路の一部として形成される回路パターンの下側の角
部に丸みをつけることにより達成される。
は、本発明に従い、外側の層（例えばパシベーション
層）を付着する前に、集積回路の"相互接続"などの、集
積回路の一部として形成される回路パターンの下側の角
部に丸みをつけることにより達成される。
【０００９】金属ＲＩＥプロセスによりパターニングさ
れる金属線の形成の場合、こうした角部の丸みつけは、
垂直の側壁を生成する第１のステップと、垂直の側壁の
下方部分をテーパ状（先細り状）にする第２のステップ
を含む、２ステップ金属エッチング・プロセスにより達
成される。このプロセスは、覆われる誘電体のステップ
・カバレージ（step coverage）を改善する丸みをつけ
られた下側の角部を生成し、その結果クラックの潜在性
が排除される。こうした角部の丸みつけは、回路パター
ンの下方部分に流動性のガラス（スピン・オン・ガラス
など）層を付着し、その後付着ガラス層をエッチングし
てスペーサを形成し、そして、回路パターン（すなわち
金属線またはバイア）に沿って、テーパ状の絶縁側壁を
生成することによっても達成され得る。このプロセス
は、流動性のガラスから垂直ではなしに、テーパ状に形
成される側壁を有する下側の角部を生成し、覆われる誘
電体のステップ・カバレージを同様に改善する。
れる金属線の形成の場合、こうした角部の丸みつけは、
垂直の側壁を生成する第１のステップと、垂直の側壁の
下方部分をテーパ状（先細り状）にする第２のステップ
を含む、２ステップ金属エッチング・プロセスにより達
成される。このプロセスは、覆われる誘電体のステップ
・カバレージ（step coverage）を改善する丸みをつけ
られた下側の角部を生成し、その結果クラックの潜在性
が排除される。こうした角部の丸みつけは、回路パター
ンの下方部分に流動性のガラス（スピン・オン・ガラス
など）層を付着し、その後付着ガラス層をエッチングし
てスペーサを形成し、そして、回路パターン（すなわち
金属線またはバイア）に沿って、テーパ状の絶縁側壁を
生成することによっても達成され得る。このプロセス
は、流動性のガラスから垂直ではなしに、テーパ状に形
成される側壁を有する下側の角部を生成し、覆われる誘
電体のステップ・カバレージを同様に改善する。
【００１０】ダマシーン・プロセスによりパターニング
される金属線の場合、こうした角部の丸みつけは、垂直
の側壁を生成する第１のステップと、垂直の側壁の下方
部分に沿って、テーパ状の側壁を生成する第２のステッ
プを含む、２ステップ・トレンチ・エッチング・プロセ
スにより達成される。
される金属線の場合、こうした角部の丸みつけは、垂直
の側壁を生成する第１のステップと、垂直の側壁の下方
部分に沿って、テーパ状の側壁を生成する第２のステッ
プを含む、２ステップ・トレンチ・エッチング・プロセ
スにより達成される。
【００１１】当業者であれば、前述の一般的な説明、並
びに後述の詳細な説明が模範的なものであり、本発明を
制限するものではないことが理解されよう。
びに後述の詳細な説明が模範的なものであり、本発明を
制限するものではないことが理解されよう。
【００１２】
【発明の実施の形態】本発明によれば、外側の層（すな
わちパシベーション層）を付着する前に、集積回路の一
部として形成される回路パターン（例えば集積回路の相
互接続）に関連付けられる下側の角部に丸みをつけるこ
とにより、反応性イオン・エッチング（ＲＩＥ）法及び
ダマシーン法などの、金属パターニング法を用いて製造
される集積回路の誘電体内で一般に誘起される応力が低
減される。こうした角部の丸みは、任意の方法により達
成され、本発明に従い角部の丸みつけのために使用され
るプロセスは、特定の集積回路を形成するために使用さ
れる製造プロセスの詳細、形成される集積回路のトポロ
ジ、集積回路の様々な要素を形成する材料または実行さ
れる特定の製造プロセスに関連する他の変数などに応じ
て自由に変化し得る。これらのプロセスの例が以下で述
べられるが、ここで述べられる幾つかの実施例は、本発
明の改善を実現する多くの等価なプロセスの、単なる１
例に過ぎないことを述べておく。
わちパシベーション層）を付着する前に、集積回路の一
部として形成される回路パターン（例えば集積回路の相
互接続）に関連付けられる下側の角部に丸みをつけるこ
とにより、反応性イオン・エッチング（ＲＩＥ）法及び
ダマシーン法などの、金属パターニング法を用いて製造
される集積回路の誘電体内で一般に誘起される応力が低
減される。こうした角部の丸みは、任意の方法により達
成され、本発明に従い角部の丸みつけのために使用され
るプロセスは、特定の集積回路を形成するために使用さ
れる製造プロセスの詳細、形成される集積回路のトポロ
ジ、集積回路の様々な要素を形成する材料または実行さ
れる特定の製造プロセスに関連する他の変数などに応じ
て自由に変化し得る。これらのプロセスの例が以下で述
べられるが、ここで述べられる幾つかの実施例は、本発
明の改善を実現する多くの等価なプロセスの、単なる１
例に過ぎないことを述べておく。
【００１３】図３は、金属ＲＩＥプロセスを用いて生成
される集積回路１０を示す。集積回路１０は所望の回路
パターンを有して形成され、これは図示の実施例では、
アルミニウムから形成される複数の導体線１１を含む。
導体線１１は、ＳｉＯ2などからなる好適な基板１２上
に形成される。外側の層１３（例えばＳｉ3Ｎ4及びＳｉ
Ｏ2を含む）が、導体線１１及び基板１２上に付着され
る。前述のように、従来のＲＩＥプロセスを用いて集積
回路１０を形成すると通常、鋭い角部が生じ、これらが
導体線１１の断面図において１４'及び１４''で示され
る。
される集積回路１０を示す。集積回路１０は所望の回路
パターンを有して形成され、これは図示の実施例では、
アルミニウムから形成される複数の導体線１１を含む。
導体線１１は、ＳｉＯ2などからなる好適な基板１２上
に形成される。外側の層１３（例えばＳｉ3Ｎ4及びＳｉ
Ｏ2を含む）が、導体線１１及び基板１２上に付着され
る。前述のように、従来のＲＩＥプロセスを用いて集積
回路１０を形成すると通常、鋭い角部が生じ、これらが
導体線１１の断面図において１４'及び１４''で示され
る。
【００１４】しかしながら、本発明によれば導体線１１
が基板１２と出会うところに、斜めのＳｉＯ2スペーサ
１５を形成することにより角部１４''に丸みがつけられ
る。スペーサ１５は、最初に導体線１１の底部１６に沿
って、スピン・オン・ガラス（ＳＯＧ）または他の流動
性の材料を付着し、次に所望のスペーサ１５を形成する
ために、付着された材料をエッチ・バックすることによ
り得られる。例えばフッ素ベースのＲＩＥなどの異方性
エッチングにより、流動性材料から形成されるスペーサ
１５は、従来のスペーサの場合同様、垂直ではなしにテ
ーパ１７を示す傾向がある。その結果、流動性材料は
（導体線１１間の）外側の層１３に、正方形のプロファ
イル、すなわちスペーサを生成するために従来使用され
た共形の（付着）材料で生じるプロファイルではなし
に、"Ｕ字形"のプロファイルを生成する傾向がある。
が基板１２と出会うところに、斜めのＳｉＯ2スペーサ
１５を形成することにより角部１４''に丸みがつけられ
る。スペーサ１５は、最初に導体線１１の底部１６に沿
って、スピン・オン・ガラス（ＳＯＧ）または他の流動
性の材料を付着し、次に所望のスペーサ１５を形成する
ために、付着された材料をエッチ・バックすることによ
り得られる。例えばフッ素ベースのＲＩＥなどの異方性
エッチングにより、流動性材料から形成されるスペーサ
１５は、従来のスペーサの場合同様、垂直ではなしにテ
ーパ１７を示す傾向がある。その結果、流動性材料は
（導体線１１間の）外側の層１３に、正方形のプロファ
イル、すなわちスペーサを生成するために従来使用され
た共形の（付着）材料で生じるプロファイルではなし
に、"Ｕ字形"のプロファイルを生成する傾向がある。
【００１５】好適には、流動性材料の薄層（例えば２５
ｎｍ乃至２５０ｎｍ）が、スペーサ１５を形成するため
に使用され、結果の構造が隣接する相互接続間のスペー
ス（ギャップ１８）を部分的に充填する。スペーサ１５
が導体の場合、ギャップ１８を横断するリーク電流など
の潜在的な悪影響を最小化するために、可能な最も狭い
スペーサ１５を形成することが好ましい。スピン・オン
材料は、永久構造の一部を形成するか（すなわちスピン
・オン・ガラスとして）、丸みをつけた形状を下側の膜
（プラズマ増強化学蒸着ＳｉＯ2など）に転写するため
に使用される、処分可能な層（すなわちポリマ、Ｂ2Ｏ3
など）である。
ｎｍ乃至２５０ｎｍ）が、スペーサ１５を形成するため
に使用され、結果の構造が隣接する相互接続間のスペー
ス（ギャップ１８）を部分的に充填する。スペーサ１５
が導体の場合、ギャップ１８を横断するリーク電流など
の潜在的な悪影響を最小化するために、可能な最も狭い
スペーサ１５を形成することが好ましい。スピン・オン
材料は、永久構造の一部を形成するか（すなわちスピン
・オン・ガラスとして）、丸みをつけた形状を下側の膜
（プラズマ増強化学蒸着ＳｉＯ2など）に転写するため
に使用される、処分可能な層（すなわちポリマ、Ｂ2Ｏ3
など）である。
【００１６】導体線１１が基板１２と出会う角部１４''
は、導体線１１を形成する金属を処理することにより丸
みをつけることもできる。例えば、図４を参照すると、
ＲＩＥにより導体線１１をテーパ状にし、回路パターン
１１の残り部分と一体の傾斜領域１９を形成することが
できる。しかしながら、本発明によれば、ギャップ１８
を横断するリーク電流などの潜在的な悪影響を最小化す
るために、こうしたエッチングは導体線１１の底部１６
（すなわち、エッチングの終わり近く）に限定される。
は、導体線１１を形成する金属を処理することにより丸
みをつけることもできる。例えば、図４を参照すると、
ＲＩＥにより導体線１１をテーパ状にし、回路パターン
１１の残り部分と一体の傾斜領域１９を形成することが
できる。しかしながら、本発明によれば、ギャップ１８
を横断するリーク電流などの潜在的な悪影響を最小化す
るために、こうしたエッチングは導体線１１の底部１６
（すなわち、エッチングの終わり近く）に限定される。
【００１７】図４に示される金属プロファイルは、２ス
テップＲＩＥプロセスにより達成され得る。このプロセ
スの第１のステップでは、塩素ベースのエッチングによ
り導体線１１の上部２０（例えば最終的な全体の高さの
上部５０％乃至９０％の部分）に垂直プロファイルを生
成する。第２のステップでは、修正した塩素ベースのエ
ッチングにより、垂直な側壁上に増量のエッチング副産
物を生成し、導体線１１の底部１６に沿って傾斜領域１
９を発生させる。こうした傾斜領域を達成する１方法
は、エッチング・プロセスの第２のステップの間に印加
されるバイアス電圧または電力を低減することである。
現在ではこれは、多層スタックの下側の層（アルミニウ
ム層の下側にあるチタンまたはＴｉＮ耐熱金属など）を
テーパ状にすることにより、最も容易に実現できるもの
と考えられている。こうした場合では、第１のステップ
は、アルミニウム層を通じて耐熱金属の下層の上まで完
全にエッチングする。第２のステップは、耐熱金属の下
層をエッチングし、下層内にテーパを生成する。
テップＲＩＥプロセスにより達成され得る。このプロセ
スの第１のステップでは、塩素ベースのエッチングによ
り導体線１１の上部２０（例えば最終的な全体の高さの
上部５０％乃至９０％の部分）に垂直プロファイルを生
成する。第２のステップでは、修正した塩素ベースのエ
ッチングにより、垂直な側壁上に増量のエッチング副産
物を生成し、導体線１１の底部１６に沿って傾斜領域１
９を発生させる。こうした傾斜領域を達成する１方法
は、エッチング・プロセスの第２のステップの間に印加
されるバイアス電圧または電力を低減することである。
現在ではこれは、多層スタックの下側の層（アルミニウ
ム層の下側にあるチタンまたはＴｉＮ耐熱金属など）を
テーパ状にすることにより、最も容易に実現できるもの
と考えられている。こうした場合では、第１のステップ
は、アルミニウム層を通じて耐熱金属の下層の上まで完
全にエッチングする。第２のステップは、耐熱金属の下
層をエッチングし、下層内にテーパを生成する。
【００１８】図５は、ダマシーン・プロセスにより生成
される集積回路２１を示す。集積回路２１は所望の回路
パターンを有して形成され、これは図示の実施例では再
度、アルミニウムから形成される複数の導体線２２を含
む。導体線２２は、好適な基板２４内に形成される一連
のトレンチ２３内に収容される。基板２４は、例えばＳ
ｉＯ2からなる。前述のように、集積回路２１を製造す
るために使用された従来のダマシーン・プロセスは、通
常鋭い角部を生じ、これが導体線２２の断面図におい
て、２５'及び２５''で示される。しかしながら、本発
明によれば、トレンチ２３の底部２６がテーパ状にさ
れ、金属ダマシーン導体線２２の角部２５''に丸みをつ
けるための傾斜領域２７が形成される。
される集積回路２１を示す。集積回路２１は所望の回路
パターンを有して形成され、これは図示の実施例では再
度、アルミニウムから形成される複数の導体線２２を含
む。導体線２２は、好適な基板２４内に形成される一連
のトレンチ２３内に収容される。基板２４は、例えばＳ
ｉＯ2からなる。前述のように、集積回路２１を製造す
るために使用された従来のダマシーン・プロセスは、通
常鋭い角部を生じ、これが導体線２２の断面図におい
て、２５'及び２５''で示される。しかしながら、本発
明によれば、トレンチ２３の底部２６がテーパ状にさ
れ、金属ダマシーン導体線２２の角部２５''に丸みをつ
けるための傾斜領域２７が形成される。
【００１９】こうした角部の丸みつけは、２ステップ・
エッチング・プロセスにより達成される。プロセスの第
１のステップは、非重合性のフッ素ベースの乾式エッチ
ングにより、トレンチ２３の上部２８（例えば最終的な
全体の深さの上部５０％乃至９０％の部分）に垂直の側
壁を形成する。第２のステップは、重合性の乾式エッチ
ングによりトレンチ２３の底部をテーパ状にし、トレン
チ２３の底部２６に沿って、傾斜領域２７を形成する。
或いは、第２のステップが等方性湿式または乾式エッチ
ングにより、トレンチ２３の底部２６に丸みをつけても
よい。しかしながら、この代わりの第２のステップは、
トレンチ２３の上部において広がりを引き起こす傾向が
あり、これは一部のアプリケーションでは不適切であ
る。
エッチング・プロセスにより達成される。プロセスの第
１のステップは、非重合性のフッ素ベースの乾式エッチ
ングにより、トレンチ２３の上部２８（例えば最終的な
全体の深さの上部５０％乃至９０％の部分）に垂直の側
壁を形成する。第２のステップは、重合性の乾式エッチ
ングによりトレンチ２３の底部をテーパ状にし、トレン
チ２３の底部２６に沿って、傾斜領域２７を形成する。
或いは、第２のステップが等方性湿式または乾式エッチ
ングにより、トレンチ２３の底部２６に丸みをつけても
よい。しかしながら、この代わりの第２のステップは、
トレンチ２３の上部において広がりを引き起こす傾向が
あり、これは一部のアプリケーションでは不適切であ
る。
【００２０】前述の実施例及びこうした実施例を実現す
るために述べられた幾つかの方法は、集積回路構造の相
互接続を囲む誘電体内の応力を低減する実用的な方法を
提供する。しかしながら、前述したように、こうした実
施例は本発明に従う集積回路を実現するために使用され
得る多くの回路構成及び処理ステップの、一例として挙
げられたに過ぎない。従って、当業者であれば、本発明
の性質を説明するために前述され、図示されたパーツの
詳細、材料及び構成に関する様々な変更が、本発明の原
理及び範囲内において可能であることが理解されよう。
るために述べられた幾つかの方法は、集積回路構造の相
互接続を囲む誘電体内の応力を低減する実用的な方法を
提供する。しかしながら、前述したように、こうした実
施例は本発明に従う集積回路を実現するために使用され
得る多くの回路構成及び処理ステップの、一例として挙
げられたに過ぎない。従って、当業者であれば、本発明
の性質を説明するために前述され、図示されたパーツの
詳細、材料及び構成に関する様々な変更が、本発明の原
理及び範囲内において可能であることが理解されよう。
【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２２】（１）集積回路基板上に、最上部と底部と
の間に延びる垂直な側壁を有する回路パターンをエッチ
ング・プロセスにより形成する方法において、前記回路
パターンの前記底部に沿って丸みをつけた角部を形成す
るステップを含む、方法。 （２）前記丸みをつけた角部を形成した後、前記回路パ
ターン及び前記基板上にパシベーション層を付着するス
テップを含み、前記角部が前記パシベーション層内の応
力を低減する、前記（１）記載の方法。 （３）前記回路パターンが、前記回路パターンに垂直な
側壁を形成する第１のステップと、前記回路パターンの
前記底部に沿って傾斜部分を形成する第２のステップと
を含む、２つのステップによりエッチングされる、前記
（１）記載の方法。 （４）前記第２のステップが、前記回路パターンの前記
底部に沿って、スペーサを形成するステップを含む、前
記（３）記載の方法。 （５）前記スペーサが、流動性の絶縁材料を前記回路パ
ターンの前記底部に付着し、該スペーサを形成する前記
流動性の絶縁材料をエッチ・バックすることにより形成
される、前記（４）記載の方法。 （６）前記第２のステップが、前記回路パターンの一体
部分として傾斜部分を形成するステップを含む、前記
（３）記載の方法。 （７）多層スタックの下側の層をテーパ状にすることに
より、前記傾斜部分を形成するステップを含む、前記
（３）記載の方法。 （８）前記回路パターンがダマシーン・トレンチ内に形
成され、前記ダマシーン・トレンチが、該トレンチ内に
垂直の側壁を形成する第１のステップと、前記トレンチ
の前記底部に沿って傾斜部分を形成する第２のステップ
とを含む、２つのステップによりエッチングされる、前
記（１）記載の方法。 （９）前記第１のステップが非重合性のフッ素ベースの
乾式エッチングにより実行される、前記（８）記載の方
法。 （１０）前記第２のステップが重合性の乾式エッチング
により実行される、前記（８）記載の方法。 （１１）基板と、前記基板上に形成される回路パターン
と、前記回路パターン及び基板上に形成されるパシベー
ション層とを含む集積回路であって、前記回路パターン
が該回路パターンの最上部と底部との間に延びる垂直の
側壁と、前記回路パターンの前記底部に沿って延びる丸
みをつけた角部とを有することにより、前記パシベーシ
ョン層内の応力を低減する、集積回路。 （１２）前記丸みをつけた角部が、前記回路パターンの
前記底部に沿って配置されたスペーサである、前記（１
１）記載の集積回路。 （１３）前記丸みをつけた角部が、前記回路パターンの
前記底部と一体の傾斜領域である、前記（１１）記載の
集積回路。 （１４）前記回路パターンがダマシーン・トレンチ内に
収容され、前記トレンチの底部にテーパ状部分が形成さ
れる、前記（１１）記載の集積回路。
の間に延びる垂直な側壁を有する回路パターンをエッチ
ング・プロセスにより形成する方法において、前記回路
パターンの前記底部に沿って丸みをつけた角部を形成す
るステップを含む、方法。 （２）前記丸みをつけた角部を形成した後、前記回路パ
ターン及び前記基板上にパシベーション層を付着するス
テップを含み、前記角部が前記パシベーション層内の応
力を低減する、前記（１）記載の方法。 （３）前記回路パターンが、前記回路パターンに垂直な
側壁を形成する第１のステップと、前記回路パターンの
前記底部に沿って傾斜部分を形成する第２のステップと
を含む、２つのステップによりエッチングされる、前記
（１）記載の方法。 （４）前記第２のステップが、前記回路パターンの前記
底部に沿って、スペーサを形成するステップを含む、前
記（３）記載の方法。 （５）前記スペーサが、流動性の絶縁材料を前記回路パ
ターンの前記底部に付着し、該スペーサを形成する前記
流動性の絶縁材料をエッチ・バックすることにより形成
される、前記（４）記載の方法。 （６）前記第２のステップが、前記回路パターンの一体
部分として傾斜部分を形成するステップを含む、前記
（３）記載の方法。 （７）多層スタックの下側の層をテーパ状にすることに
より、前記傾斜部分を形成するステップを含む、前記
（３）記載の方法。 （８）前記回路パターンがダマシーン・トレンチ内に形
成され、前記ダマシーン・トレンチが、該トレンチ内に
垂直の側壁を形成する第１のステップと、前記トレンチ
の前記底部に沿って傾斜部分を形成する第２のステップ
とを含む、２つのステップによりエッチングされる、前
記（１）記載の方法。 （９）前記第１のステップが非重合性のフッ素ベースの
乾式エッチングにより実行される、前記（８）記載の方
法。 （１０）前記第２のステップが重合性の乾式エッチング
により実行される、前記（８）記載の方法。 （１１）基板と、前記基板上に形成される回路パターン
と、前記回路パターン及び基板上に形成されるパシベー
ション層とを含む集積回路であって、前記回路パターン
が該回路パターンの最上部と底部との間に延びる垂直の
側壁と、前記回路パターンの前記底部に沿って延びる丸
みをつけた角部とを有することにより、前記パシベーシ
ョン層内の応力を低減する、集積回路。 （１２）前記丸みをつけた角部が、前記回路パターンの
前記底部に沿って配置されたスペーサである、前記（１
１）記載の集積回路。 （１３）前記丸みをつけた角部が、前記回路パターンの
前記底部と一体の傾斜領域である、前記（１１）記載の
集積回路。 （１４）前記回路パターンがダマシーン・トレンチ内に
収容され、前記トレンチの底部にテーパ状部分が形成さ
れる、前記（１１）記載の集積回路。
【図１】既知の反応性イオン・エッチング法により生成
されるフィーチャ・パターンを有する集積回路の構成断
面図である。
されるフィーチャ・パターンを有する集積回路の構成断
面図である。
【図２】既知のダマシーン・エッチング法により生成さ
れる回路パターンを有する集積回路の構成断面図であ
る。
れる回路パターンを有する集積回路の構成断面図であ
る。
【図３】本発明の方法の第１の実施例に従い生成される
回路パターンを有する集積回路の形成を示す、図１に類
似の構成断面図である。
回路パターンを有する集積回路の形成を示す、図１に類
似の構成断面図である。
【図４】本発明の方法の第２の実施例に従い生成される
回路パターンを有する集積回路の形成を示す、図１に類
似の構成断面図である。
回路パターンを有する集積回路の形成を示す、図１に類
似の構成断面図である。
【図５】本発明に従い生成される回路パターンを有する
集積回路の形成を示す、図２に類似の構成断面図であ
る。
集積回路の形成を示す、図２に類似の構成断面図であ
る。
１、２、１０、２１ 集積回路 ３、１１、２２ 金属化回路フィーチャ・パターン ４、１２、２４ 基板 ５ パシベーション層 ６、２３ トレンチ ７'、７''、１４'、１４''、２５'、２５'' 角部 ８ 金属化回路パターンの最上部 ９ 金属化回路パターンの底部 １１、２２ 導体線 １５ スペーサ １７ テーパ １８ ギャップ １９、２７ 傾斜領域 ２０ 金属化回路パターンの上部 ２６ トレンチの底部
フロントページの続き (72)発明者 リチャード・エイ・コンティ アメリカ合衆国10549、ニューヨーク州マ ウント・キスコ、フォックスウッド・サー クル 47 (72)発明者 デビット・エム・ドブジンスキー アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、シェナンド ア・ロード 29 (72)発明者 ラーティス・エコノミコス アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ・フォールズ、レイク・オニ アド・ドライブ 58 (72)発明者 ジェフェリー・ピィ・ガンビノ アメリカ合衆国06755、コネチカット州ゲ イローズビル、ウェバトゥッチ・ロード 12 (72)発明者 ピーター・ディ・ホウ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、ショート・ カット・コート ５ (72)発明者 シャンドラセクハー・ナラヤン アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、ケンジント ン・ドライブ 62
Claims (14)
- 【請求項１】集積回路基板上に、最上部と底部との間に
延びる垂直な側壁を有する回路パターンをエッチング・
プロセスにより形成する方法において、前記回路パター
ンの前記底部に沿って丸みをつけた角部を形成するステ
ップを含む、方法。 - 【請求項２】前記丸みをつけた角部を形成した後、前記
回路パターン及び前記基板上にパシベーション層を付着
するステップを含み、前記角部が前記パシベーション層
内の応力を低減する、請求項１記載の方法。 - 【請求項３】前記回路パターンが、前記回路パターンに
垂直な側壁を形成する第１のステップと、前記回路パタ
ーンの前記底部に沿って傾斜部分を形成する第２のステ
ップとを含む、２つのステップによりエッチングされ
る、請求項１記載の方法。 - 【請求項４】前記第２のステップが、前記回路パターン
の前記底部に沿って、スペーサを形成するステップを含
む、請求項３記載の方法。 - 【請求項５】前記スペーサが、流動性の絶縁材料を前記
回路パターンの前記底部に付着し、該スペーサを形成す
る前記流動性の絶縁材料をエッチ・バックすることによ
り形成される、請求項４記載の方法。 - 【請求項６】前記第２のステップが、前記回路パターン
の一体部分として傾斜部分を形成するステップを含む、
請求項３記載の方法。 - 【請求項７】多層スタックの下側の層をテーパ状にする
ことにより、前記傾斜部分を形成するステップを含む、
請求項３記載の方法。 - 【請求項８】前記回路パターンがダマシーン・トレンチ
内に形成され、前記ダマシーン・トレンチが、該トレン
チ内に垂直の側壁を形成する第１のステップと、前記ト
レンチの前記底部に沿って傾斜部分を形成する第２のス
テップとを含む、２つのステップによりエッチングされ
る、請求項１記載の方法。 - 【請求項９】前記第１のステップが非重合性のフッ素ベ
ースの乾式エッチングにより実行される、請求項８記載
の方法。 - 【請求項１０】前記第２のステップが重合性の乾式エッ
チングにより実行される、請求項８記載の方法。 - 【請求項１１】基板と、前記基板上に形成される回路パ
ターンと、前記回路パターン及び基板上に形成されるパ
シベーション層とを含む集積回路であって、前記回路パ
ターンが該回路パターンの最上部と底部との間に延びる
垂直の側壁と、前記回路パターンの前記底部に沿って延
びる丸みをつけた角部とを有することにより、前記パシ
ベーション層内の応力を低減する、集積回路。 - 【請求項１２】前記丸みをつけた角部が、前記回路パタ
ーンの前記底部に沿って配置されたスペーサである、請
求項１１記載の集積回路。 - 【請求項１３】前記丸みをつけた角部が、前記回路パタ
ーンの前記底部と一体の傾斜領域である、請求項１１記
載の集積回路。 - 【請求項１４】前記回路パターンがダマシーン・トレン
チ内に収容され、前記トレンチの底部にテーパ状部分が
形成される、請求項１１記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/003107 | 1998-01-06 | ||
| US09/003,107 US5939335A (en) | 1998-01-06 | 1998-01-06 | Method for reducing stress in the metallization of an integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274158A true JPH11274158A (ja) | 1999-10-08 |
Family
ID=21704194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000048A Pending JPH11274158A (ja) | 1998-01-06 | 1999-01-04 | 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5939335A (ja) |
| EP (1) | EP0929099A3 (ja) |
| JP (1) | JPH11274158A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010044925A (ko) * | 1999-11-01 | 2001-06-05 | 박종섭 | 반도체 소자의 레이아웃 방법 |
| JP2005533367A (ja) * | 2001-11-21 | 2005-11-04 | ゼネラル セミコンダクター，インク． | パッシベーション層のクラックの発生を防止した集積回路 |
| US7452825B2 (en) | 2006-08-29 | 2008-11-18 | Samsung Electronics Co., Ltd. | Method of forming a mask structure and method of forming a minute pattern using the same |
| KR101447370B1 (ko) * | 2013-02-18 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 경사 프로파일을 갖는 초후막 트렌치 에칭 공정 |
| US9257367B2 (en) | 2013-03-07 | 2016-02-09 | Kabushiki Kaisha Toshiba | Integrated circuit device, method for producing mask layout, and program for producing mask layout |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541812B2 (en) * | 1998-06-19 | 2003-04-01 | Micron Technology, Inc. | Capacitor and method for forming the same |
| US6503820B1 (en) * | 1999-10-04 | 2003-01-07 | Koninklijke Philips Electronics N.V. | Die pad crack absorption system and method for integrated circuit chip fabrication |
| US6184092B1 (en) * | 1999-11-23 | 2001-02-06 | Mosel Vitelic Inc. | Self-aligned contact for trench DMOS transistors |
| US6245683B1 (en) * | 1999-12-28 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Stress relieve pattern for damascene process |
| US6274483B1 (en) | 2000-01-18 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method to improve metal line adhesion by trench corner shape modification |
| US6426555B1 (en) * | 2000-11-16 | 2002-07-30 | Industrial Technology Research Institute | Bonding pad and method for manufacturing it |
| US7125791B2 (en) * | 2004-10-12 | 2006-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced copper damascene structure |
| US20060267136A1 (en) * | 2005-05-24 | 2006-11-30 | International Business Machines Corporation | Integrated circuit (ic) with on-chip programmable fuses |
| US7348672B2 (en) | 2005-07-07 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnects with improved reliability |
| CN101796632A (zh) * | 2007-09-05 | 2010-08-04 | Nxp股份有限公司 | 晶体管及其制造方法 |
| CN101796616A (zh) * | 2007-09-05 | 2010-08-04 | Nxp股份有限公司 | 晶体管及其制造方法 |
| CN109791923A (zh) * | 2016-08-16 | 2019-05-21 | 英特尔公司 | 用于减小应力的圆化的金属迹线拐角 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4462882A (en) * | 1983-01-03 | 1984-07-31 | Massachusetts Institute Of Technology | Selective etching of aluminum |
| US4425183A (en) * | 1983-08-08 | 1984-01-10 | Ncr Corporation | Metal bevel process for multi-level metal semiconductor applications |
| FR2582445B1 (fr) * | 1985-05-21 | 1988-04-08 | Efcis | Procede de fabrication de transistors mos a electrodes de siliciure metallique |
| US4729815A (en) * | 1986-07-21 | 1988-03-08 | Motorola, Inc. | Multiple step trench etching process |
| US4981551A (en) * | 1987-11-03 | 1991-01-01 | North Carolina State University | Dry etching of silicon carbide |
| US4981810A (en) * | 1990-02-16 | 1991-01-01 | Micron Technology, Inc. | Process for creating field effect transistors having reduced-slope, staircase-profile sidewall spacers |
| US5514624A (en) * | 1990-08-07 | 1996-05-07 | Seiko Epson Corporation | Method of manufacturing a microelectronic interlayer dielectric structure |
| US5106770A (en) * | 1990-11-16 | 1992-04-21 | Gte Laboratories Incorporated | Method of manufacturing semiconductor devices |
| JPH0590258A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 配線構造及び配線の形成方法 |
| JP3086747B2 (ja) * | 1992-05-07 | 2000-09-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5416048A (en) * | 1993-04-16 | 1995-05-16 | Micron Semiconductor, Inc. | Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| JPH09232305A (ja) * | 1996-02-22 | 1997-09-05 | Hitachi Ltd | 成膜方法 |
| US5830797A (en) * | 1996-06-20 | 1998-11-03 | Cypress Semiconductor Corporation | Interconnect methods and apparatus |
| US5849641A (en) * | 1997-03-19 | 1998-12-15 | Lam Research Corporation | Methods and apparatus for etching a conductive layer to improve yield |
-
1998
- 1998-01-06 US US09/003,107 patent/US5939335A/en not_active Expired - Fee Related
- 1998-12-14 EP EP98310213A patent/EP0929099A3/en not_active Withdrawn
-
1999
- 1999-01-04 JP JP11000048A patent/JPH11274158A/ja active Pending
- 1999-03-02 US US09/260,702 patent/US6208008B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010044925A (ko) * | 1999-11-01 | 2001-06-05 | 박종섭 | 반도체 소자의 레이아웃 방법 |
| JP2005533367A (ja) * | 2001-11-21 | 2005-11-04 | ゼネラル セミコンダクター，インク． | パッシベーション層のクラックの発生を防止した集積回路 |
| US7452825B2 (en) | 2006-08-29 | 2008-11-18 | Samsung Electronics Co., Ltd. | Method of forming a mask structure and method of forming a minute pattern using the same |
| KR101447370B1 (ko) * | 2013-02-18 | 2014-10-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 경사 프로파일을 갖는 초후막 트렌치 에칭 공정 |
| US8884441B2 (en) | 2013-02-18 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of ultra thick trench etch with multi-slope profile |
| US9257367B2 (en) | 2013-03-07 | 2016-02-09 | Kabushiki Kaisha Toshiba | Integrated circuit device, method for producing mask layout, and program for producing mask layout |
Also Published As
| Publication number | Publication date |
|---|---|
| US5939335A (en) | 1999-08-17 |
| EP0929099A2 (en) | 1999-07-14 |
| US6208008B1 (en) | 2001-03-27 |
| EP0929099A3 (en) | 1999-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11274158A (ja) | 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路 | |
| JP3790469B2 (ja) | 半導体装置 | |
| US6140217A (en) | Technique for extending the limits of photolithography | |
| US4541169A (en) | Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip | |
| US6221780B1 (en) | Dual damascene flowable oxide insulation structure and metallic barrier | |
| US9018092B2 (en) | Encapsulated metal interconnect | |
| KR19990030228A (ko) | 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법 | |
| US5726498A (en) | Wire shape conferring reduced crosstalk and formation methods | |
| US6313026B1 (en) | Microelectronic contacts and methods for producing same | |
| JP2002009149A (ja) | 半導体装置およびその製造方法 | |
| US6815820B2 (en) | Method for forming a semiconductor interconnect with multiple thickness | |
| JPH0697302A (ja) | 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法 | |
| US6066560A (en) | Non-linear circuit elements on integrated circuits | |
| US9418939B2 (en) | Contact structure for NAND based non-volatile memory device and a method of manufacture | |
| US7183171B2 (en) | Pyramid-shaped capacitor structure | |
| JP4384483B2 (ja) | 二重食刻構造を形成する方法 | |
| US9837305B1 (en) | Forming deep airgaps without flop over | |
| US5924006A (en) | Trench surrounded metal pattern | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| TWI415221B (zh) | 使用襯墊層以防止金屬導線受到傷害之方法 | |
| JP3761462B2 (ja) | 反応性イオンエッチング時に生じるノッチング低減方法 | |
| US6716735B2 (en) | Method for forming metal lines of semiconductor device | |
| KR100575873B1 (ko) | 반도체소자 형성방법 | |
| CN108242386B (zh) | 多层结构与其制造方法及对应其的接触结构 | |
| JPS6196734A (ja) | ポリシリコン フイレツト |